《半导体存储器与CPU的连接课件》由会员分享，可在线阅读，更多相关《半导体存储器与CPU的连接课件（50页珍藏版）》请在金锄头文库上搜索。
1、半导体存储器与半导体存储器与CPU的连接的连接 存储器的分类存储器的分类 内存的基本概念内存的基本概念 动态存储器和静态存储器动态存储器和静态存储器 存储器的扩展存储器的扩展半导体存储器与CPU的连接课件存储器的分类存储器的分类半导体存储器与CPU的连接课件内存的基本概念内存的基本概念SRAMDRAMROMPROM半导体存储器与CPU的连接课件内存的基本概念内存的基本概念Flash ROM特殊的特殊的E2PROM（闪存）（闪存）特点：是按块（特点：是按块（block）擦写（块的具体大）擦写（块的具体大小不固定，不同厂家的产品有不同的规格）。小不固定，不同厂家的产品有不同的规格）。目前许多主板和
2、显卡目前许多主板和显卡BIOS芯片都采用芯片都采用Flash ROM，可以通过软件方便地进行书擦写。，可以通过软件方便地进行书擦写。半导体存储器与CPU的连接课件动态存储器和静态存储器动态存储器和静态存储器动态存储器（动态存储器（DRAM）静态存储器（静态存储器（SRAM）结构简单、集成度高、功耗低、结构简单、集成度高、功耗低、生产成本低，适合制造大容量的存储器生产成本低，适合制造大容量的存储器在工作中不需要刷新，速度快。在工作中不需要刷新，速度快。CACHE采用采用SRAM。在工作中需要不断刷新。在工作中需要不断刷新。半导体存储器与CPU的连接课件内存条内存条1、同步动态随机存取存储器、同步
3、动态随机存取存储器 （Synchronous DRAMSDRAM）2、双倍数据速率同步动态随机存取存储器、双倍数据速率同步动态随机存取存储器 （Double Data Rate Synchronous DRAMDDR SDRAM）3、第二代双倍数据速率同步动态随机存取存储器、第二代双倍数据速率同步动态随机存取存储器（Double Data Rate Two Synchronous DRAM DDR2 SDRAM）半导体存储器与CPU的连接课件高速缓冲存储器（高速缓冲存储器（cache）cpucacheDRAM硬盘硬盘Cache 控制器控制器 DRAM控制器控制器半导体存储器与CPU的连接课件C
4、ache 的结构的结构Cache 的组成的组成 存放由主存储器来的数据存放由主存储器来的数据存放该数据在主存储器中的地址存放该数据在主存储器中的地址Cache 的结构的结构全相联结构（全相联结构（Fully Associative cache)直接映像结构（直接映像结构（Direct mapped cache)成组相联结构（成组相联结构（Set Associative cache)保存数据和相应的地址信息保存数据和相应的地址信息保存数据和地址索引信息保存数据和地址索引信息上述两种结构结合上述两种结构结合多次比较多次比较一次比较一次比较两次比较两次比较半导体存储器与CPU的连接课件内存的工作原理
5、内存的工作原理每个内存单元是有一个能短暂存储电荷的每个内存单元是有一个能短暂存储电荷的电容器构成的，其中电荷的多少表示内存电容器构成的，其中电荷的多少表示内存单元所存储的信息不同单元所存储的信息不同电荷量超过一半电荷量超过一半表示表示 “1”电荷量少于一半电荷量少于一半表示表示 “0”若干个记忆单元组成一个存储单元，若干个记忆单元组成一个存储单元，大量存储单元的集合组成一个存储体大量存储单元的集合组成一个存储体半导体存储器与CPU的连接课件六管静态存储电路半导体存储器与CPU的连接课件动态动态RAM存储元的基本结构存储元的基本结构Cs半导体存储器与CPU的连接课件 由存储元构成的存储信息的基本
6、单元，由存储元构成的存储信息的基本单元， 再由基本存储单元构成存储体。再由基本存储单元构成存储体。1、存储体、存储体存储器的组成存储器的组成2、地址译码电路、地址译码电路为了区分存储体内的存储单元，为了区分存储体内的存储单元，对存储单元进行的编号称为对存储单元进行的编号称为地址地址地址地址存储单元存储单元3、控制电路、控制电路用来对存储单元进行读和写操作用来对存储单元进行读和写操作半导体存储器与CPU的连接课件地址译地址译码码组成组成2）双译码方式：行和列译码）双译码方式：行和列译码10条地址线：条地址线：行行 5条，列条，列5条译码后分别为条译码后分别为32条线，条线，即利用即利用64条线就
7、可访问条线就可访问1024个单元。个单元。1）单译码方式）单译码方式10根地址译码后对应根地址译码后对应1024个单元，个单元，即存储器内部需即存储器内部需1024条线。条线。半导体存储器与CPU的连接课件半导体存储器与CPU的连接课件双译码存储器电路双译码存储器电路半导体存储器与CPU的连接课件半导体存储器与CPU的连接课件半导体存储器与CPU的连接课件 一个实际静态一个实际静态RAM的例子的例子半导体存储器与CPU的连接课件存储器的扩展存储器的扩展1）位扩展）位扩展 2）存储单元的扩展）存储单元的扩展存储器的容量存储器的容量=NBN：表示存储单元的个数：表示存储单元的个数B：表示每个单元存
8、放二进制数的位数：表示每个单元存放二进制数的位数如：如：2K*8位位半导体存储器与CPU的连接课件存储器扩展举例：存储器扩展举例：l1024*1位，位， 组成组成64K*8位位需要需要8片片构成构成8位需要：位需要：1024*8构成构成64K需要：（需要：（1024*8）*64所以共需要：所以共需要：64*8=512片片2K*4 位，组成位，组成64K*8位位需要需要 2*32=64片片8K*8位，组成位，组成64K*8位位半导体存储器与CPU的连接课件存储器的扩展（位扩展）存储器的扩展（位扩展）半导体存储器与CPU的连接课件存储器与存储器与CPU的连接的连接l控制信号的连接控制信号的连接地址
9、信号线的连接地址信号线的连接 读写信号线：读写信号线：R/W、RD、WE、OE片选信号：片选信号：CS、高低字节的选择：高低字节的选择：A0、BHE存储器存储器/IO设备：设备：M/IO 片内地址信号线连接（低地址线）片内地址信号线连接（低地址线） 片选信号的连接（线选法和译码法）片选信号的连接（线选法和译码法）半导体存储器与CPU的连接课件线选法：线选法：地址译码器地址译码器地址线地址线存储体的地址不连续。扩充的容量较小。存储体的地址不连续。扩充的容量较小。译码法：译码法：片选信号片选信号（高地址线）（高地址线）片选信号片选信号地址线地址线（高地址线）（高地址线）半导体存储器与CPU的连接课
10、件线选法（线选法（p227图图5.19）#1 芯片的地址范围：芯片的地址范围：0000H-1FFFH#2 芯片的地址范围：芯片的地址范围：2000H-3FFFHA13为片选为片选#1 芯片的地址范围：芯片的地址范围：0000H-1FFFH#2 芯片的地址范围：芯片的地址范围：8000H-9FFFHA15为片选为片选半导体存储器与CPU的连接课件线选法线选法 线选法简单，节省译码电路，线选法简单，节省译码电路， 但是地址分配重叠，且地址空间不连续。但是地址分配重叠，且地址空间不连续。 在存储容量较小且不要求扩充的系统中，在存储容量较小且不要求扩充的系统中， 存储单元的地址连续的情况下，可以采用。
11、存储单元的地址连续的情况下，可以采用。译码法译码法全译码选择法：全译码选择法：全部地址线参与译码？全部地址线参与译码？部分译码选择法：部分译码选择法：部分高为地址线参与译码部分高为地址线参与译码无地址重叠区无地址重叠区可能出现地址重叠区可能出现地址重叠区半导体存储器与CPU的连接课件全译码法（全译码法（p228图图5.20）半导体存储器与CPU的连接课件74LS138：地址译码器：地址译码器输入信号：输入信号：A、B、C控制信号：控制信号：G、G2A、 G2B输出信号：输出信号：Y0Y7（低电平（低电平有效）有效）Y0Y7G2A74LS138ABCGG2B半导体存储器与CPU的连接课件GG2A
12、G2BCBAY7Y6Y5Y4Y3Y2Y1Y01 0 00000001001000110100010101100111074LS138：地址译码器真值表：地址译码器真值表半导体存储器与CPU的连接课件RAM与与CPU的连接的连接半导体存储器与CPU的连接课件EPROM与与CPU的连接的连接D7-D0D7-D0D7-D0A10-A0A10-A0A10-A0半导体存储器与CPU的连接课件部分译码法（部分译码法（p230图图5.22）半导体存储器与CPU的连接课件8086系统存储体写选择输入信号的连接系统存储体写选择输入信号的连接半导体存储器与CPU的连接课件存储器与存储器与CPU的连接的连接l数据线
13、的连接数据线的连接存储单元存储单元 （BHE=0）若按字节构成访问单元若按字节构成访问单元D0D7 与存储单元相连接与存储单元相连接若按字构成访问单元若按字构成访问单元D0D7（低字节）（低字节）存储单元（存储单元（A0=0）D8D15（高字节）（高字节）半导体存储器与CPU的连接课件80386DX和和80486微处理器的微处理器的 存储体写选择输入信号的连接存储体写选择输入信号的连接半导体存储器与CPU的连接课件现代现代RAM内存条的构成内存条的构成下下图是三星的是三星的DDR内存条的正面以及背面。内存条的正面以及背面。半导体存储器与CPU的连接课件1、PCB板板上上图是是Infineon原
14、装原装256MB DDR266，采用采用单面面8颗粒粒TSOP封装。封装。Infineon(英飞菱英飞菱)内存条结构剖析内存条结构剖析半导体存储器与CPU的连接课件2、金手指、金手指这一根根黄色的接触点是内存与主板内一根根黄色的接触点是内存与主板内存槽接触的部分，数据就是靠它存槽接触的部分，数据就是靠它们来来传输的，的，通常称通常称为金手指。金手指。4、内存、内存颗粒空位粒空位在内存条上你可能常看到在内存条上你可能常看到这样的空位，的空位，这是因是因为采用的封装模式采用的封装模式预留了一片内存芯片。留了一片内存芯片。半导体存储器与CPU的连接课件内存的芯片就是内存的灵魂所在，内存的芯片就是内存
15、的灵魂所在， 内存的性能、速度、容量都是由内存芯片内存的性能、速度、容量都是由内存芯片决定决定的。的。3、内存芯片（颗粒）、内存芯片（颗粒）半导体存储器与CPU的连接课件5、电容容电容采用容采用贴片式片式电容，它容，它为提高内存提高内存条的条的稳定性起了很大作用。定性起了很大作用。6、电阻阻电阻也是采用阻也是采用贴片式片式设计，一般，一般好的内存条好的内存条电阻的阻的分布分布规划也很整划也很整齐合理。合理。半导体存储器与CPU的连接课件7、内存固定卡缺口：内存插到主板上后，主板上的内存插槽会、内存固定卡缺口：内存插到主板上后，主板上的内存插槽会有两个有两个夹子牢固的扣住内存，子牢固的扣住内存，
16、这个缺口便是用于固定内存用的。个缺口便是用于固定内存用的。8、内存脚缺口内存的脚上的缺口一是用来防止内存插反的，、内存脚缺口内存的脚上的缺口一是用来防止内存插反的，二是用来区分不同的内存，以前的二是用来区分不同的内存，以前的SDRAM内存条是有两个缺口内存条是有两个缺口的，而的，而DDR则只有一个缺口，不能混插。只有一个缺口，不能混插。半导体存储器与CPU的连接课件SPD是一个八脚的小芯片，它是一个八脚的小芯片，它实际上是一个上是一个EEPROM可擦写存可擦写存贮器，器，这的容量有的容量有256字字节，可以写入一点信息，可以写入一点信息，这信息中就可以包括内存的信息中就可以包括内存的标准工作状
17、准工作状态、速度、响、速度、响应时间等，以等，以协调计算算机系机系统更好的工作。更好的工作。9、SPD半导体存储器与CPU的连接课件另外内存条上一般另外内存条上一般还有芯片有芯片标志，通常包括厂商名志，通常包括厂商名称、称、单片容量、芯片片容量、芯片类型、工作速度、生型、工作速度、生产日期等，日期等，其中其中还可能有可能有电压、容量系数和一些厂商的特殊、容量系数和一些厂商的特殊标识在里面。芯片在里面。芯片标志是志是观察内存条性能参数的重要察内存条性能参数的重要依据。依据。信息信息半导体存储器与CPU的连接课件中关村在线中关村在线04年内存年内存专题图片鉴赏专题图片鉴赏半导体存储器与CPU的连接
18、课件（金士顿）（金士顿）Kingston ValueRAM DDR400 256MB*2半导体存储器与CPU的连接课件 宇瞻宇瞻Apacer 256MB UNB PC3200（DDR400）*2半导体存储器与CPU的连接课件富豪富豪 小金龙小金龙DDR500 256MB*2半导体存储器与CPU的连接课件金邦金邦DDR400 256MB*2半导体存储器与CPU的连接课件胜创（胜创（kingmax）DDR500 512MB * 2半导体存储器与CPU的连接课件l基本掌握基本掌握 1、存储器的分类：外存和内存的区别；、存储器的分类：外存和内存的区别； 2、内存的基本概念：存储元、存储单元，、内存的基本概念：存储元、存储单元， 存储容量等；存储容量等；l了解内存工作的基本原理和存储芯片的基本组成：了解内存工作的基本原理和存储芯片的基本组成： 存储体、地址译码电路、读写控制逻辑、存储体、地址译码电路、读写控制逻辑、 数据缓冲区等；数据缓冲区等；l重点掌握重点掌握存储器的扩展存储器的扩展 1、位扩展、位扩展 2、地址扩展（线译码和全译码方法）、地址扩展（线译码和全译码方法）半导体存储器与CPU的连接课件作业：作业：分析图示存储器扩展电路，并说明扩展存储单元的地址范围分析图示存储器扩展电路，并说明扩展存储单元的地址范围半导体存储器与CPU的连接课件
