《6月数字电路复习》由会员分享，可在线阅读，更多相关《6月数字电路复习（82页珍藏版）》请在金锄头文库上搜索。
1、复习题复习题20142014数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计 数字数字电路电路与与逻辑逻辑设计设计 复习题2014南京邮电大学南京邮电大学蔡祥宝蔡祥宝蔡祥宝蔡祥宝 E-mail: E-mail: 1复习题复习题20142014数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计 第四章第四章 组合逻辑电路组合逻辑电路2复习题复习题20142014数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计 数字显示译码器数字显示译码器(7段显示译码器段显示译码器)(1)半导体数码管半导体数码管(C391E共阴极共阴极)3复
2、习题复习题20142014数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计 优点优点:工作电压低工作电压低 体积小体积小 寿命长寿命长 可靠性高。可靠性高。缺点：缺点：工作电流比较大，每一段的工作电流在工作电流比较大，每一段的工作电流在10mA左右。左右。 半导体数码管根据二极管的连接不同分为共阴半导体数码管根据二极管的连接不同分为共阴 共阳两种。如下图所示：共阳两种。如下图所示：液晶显示器：用于计算器液晶显示器：用于计算器 电子手表电子手表 电子词典等。电子词典等。4复习题复习题20142014数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计
3、5复习题复习题20142014数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计 (2) BCD 七段显示译码器七段显示译码器(典型芯片典型芯片7448)A3A0：8421BCD输入端。输入端。 YaYg：七段输出端。七段输出端。简化符号简化符号 下面给出下面给出7448的的015十六个十六个字符显示字符显示 :6复习题复习题20142014数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计 图图 4.2.15 015十六个字符显示十六个字符显示7复习题复习题20142014数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计 表
4、表4.2.3 7448功能表功能表8复习题复习题20142014数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计 9复习题复习题20142014数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计 图图 4.2.17 用用7448驱动驱动BS201A的的连接方法连接方法1K7 10复习题复习题20142014数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计 第五章第五章 触发器触发器11复习题复习题20142014数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计 一一. DFF（维持（维持 阻塞阻塞DF
5、F）1 电路结构电路结构 电路的结构电路的结构=基本触发器基本触发器+触发引导电路触发引导电路12复习题复习题20142014数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计 2 功能描述功能描述( (重点掌握重点掌握) )（1）特征方程）特征方程（或次态方程）（或次态方程） Qn+1 = D CP式中：式中：“CP”表示表示FF状态的变化发生在状态的变化发生在CP的上升沿的上升沿。（2）功能表）功能表(重点掌握重点掌握)13复习题复习题20142014数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计 (3)激励表激励表(重点掌握重点掌握)(4)
6、 波形图波形图（重点掌握）（重点掌握）14复习题复习题20142014数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计 举例举例:例一例一: 二分频电路二分频电路(DFF处于计数状态处于计数状态)15复习题复习题20142014数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计 例二例二:用用DFF接成接成2位二进制加法计数器位二进制加法计数器Q1Q216复习题复习题20142014数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计 例三：例三： 维持维持阻塞阻塞D触发器的触发器的CP和和D信号如信号如 图所示图所示,设触发器
7、设触发器Q端的初始为端的初始为“0”, 试作触发器试作触发器Q端的输出波形。端的输出波形。Q17复习题复习题20142014数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计 例四：例四： 维阻维阻D D触发器构成的电路如图所示，触发器构成的电路如图所示， 试作试作Q Q端波形。端波形。CPRDQ解：解：特征方程为：特征方程为：Q端波形如上所示。端波形如上所示。18复习题复习题20142014数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计 例五例五:19复习题复习题20142014数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计数字电路与逻
8、辑设计 5.8 维阻维阻D触发器构成的电路如图触发器构成的电路如图P5.8所示，所示， 试作试作Q端波形。端波形。CPRDQ解：特征方程为：解：特征方程为：Q Qn+1n+1=D=D=Q Qn nQ Q端波形如上所示。端波形如上所示。例六例六:20复习题复习题20142014数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计 二二. 边沿边沿JKFF1 电路结构及符号电路结构及符号图图 5.4.6 边沿边沿JKFF21复习题复习题20142014数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计 2 特征方程特征方程(重点掌握）重点掌握）3 功能表功
9、能表(重点掌握）重点掌握）22复习题复习题20142014数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计 4 激励表激励表(重点掌握）重点掌握）5 波形图波形图(重点掌握）重点掌握）23复习题复习题20142014数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计 24复习题复习题20142014数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计 例二：例二： 画出图中画出图中Q端的波形端的波形,设初态为设初态为“0” 。 Q25复习题复习题20142014数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑
10、设计 5.14 试作出图试作出图P5.14中中Q端和端和Z端的波形。设端的波形。设 Q的初始状态为的初始状态为“0”。解：特征方程解：特征方程例三例三:26复习题复习题20142014数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计 27复习题复习题20142014数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计 第六章第六章 时序逻辑电路时序逻辑电路28复习题复习题20142014数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计 MSI移位寄存器移位寄存器( (典型芯片典型芯片:74194:74194重点掌握重点掌握)
11、)注意注意:左移左移 右移的说法。右移的说法。 右移：右移：Q0 Q3（0 to 3的移位）；的移位）； 左移：左移：Q0 Q3 （3 down to 0的移位）。的移位）。(1). 四位串入四位串入 并入并入串出串出 并出双向移存器并出双向移存器29复习题复习题20142014数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计 功能表功能表30复习题复习题20142014数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计 在计算机通信中在计算机通信中,一般人们把一般人们把8位二进制划分为位二进制划分为一个字节一个字节,从发送机发送数据时从发送机发送
12、数据时,通常是以串出的形式通常是以串出的形式,一个码一个码地发送一个码一个码地发送(即即:并入并入串出串出),对于接收机上对于接收机上的的CPU来讲来讲,它有一个控制信号告诉接收机的计算机它有一个控制信号告诉接收机的计算机数据还没有到齐数据还没有到齐,请计算机等待。请计算机等待。实现数据转换实现数据转换31复习题复习题20142014数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计 当接收机收到的数满了，就将告诉计算机，当接收机收到的数满了，就将告诉计算机，它可以取数了。那么，通知计算机可以取数的信息，它可以取数了。那么，通知计算机可以取数的信息，就是通过一位标志位来进
13、行的。当标志位就是通过一位标志位来进行的。当标志位=0时，通时，通知计算机可以取数。知计算机可以取数。在图在图6.4.7中中 D1 = 0 就是作为标志位就是作为标志位。32复习题复习题20142014数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计 1）串行串行并行并行（接收机）（接收机） Q Q0 0Q Q6 6：并行数据输出端并行数据输出端D D1 1：取取0 0，作为标志码，作为标志码33复习题复习题20142014数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计 工作过程：工作过程：清0置数右移读取M0M1=11 M0M1=10 M0M
14、1=11 34复习题复习题20142014数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计 35复习题复习题20142014数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计 2）并行并行串行串行 （发送机）（发送机）2 2片的片的Q Q3 3：串行数据输出端串行数据输出端 D D0 0：取取0 0，作为标志码，作为标志码36复习题复习题20142014数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计 工作过程：工作过程：启动置数右移M0M1=10 M0M1=11 结束M0M1=11 37复习题复习题20142014数字电路
15、与逻辑设计数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计 38复习题复习题20142014数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计 强调：强调：启动信号启动信号启动：使启动：使M0=M1=1，准备并入。准备并入。39复习题复习题20142014数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计 3. MSI二进制计数器二进制计数器电路结构电路结构 由由4个个JKFF为核心为核心构成四位二进制同步构成四位二进制同步加法计数器。加法计数器。 该电路具有异步该电路具有异步清清“0”控制端控制端CR。 同步置数控制端同步置数控制端LD。(1
16、). 74LS161 (典型芯片典型芯片) 四位二进制四位二进制(M=16)可预置同步加法计数器。可预置同步加法计数器。40复习题复习题20142014数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计 工作模式控制端工作模式控制端P T 。（用于级联）用于级联） 并行数据输入端并行数据输入端D3 D2 D1 D0。 计数输出端计数输出端Q3 Q2 Q1 Q0及进位输出端及进位输出端QCC。功能表功能表41复习题复习题20142014数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计 例例6.6.1设计产生序列码设计产生序列码F=11110101的计
17、数型序列码发的计数型序列码发生器。生器。采用采用MSI , 即即:74161和和74151 实现电路。实现电路。解：解：1）设计）设计M=8的计数器；的计数器；（用（用74161设计）设计）2）设计组合电路。）设计组合电路。（用（用74151设计）设计）42复习题复习题20142014数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计 43复习题复习题20142014数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计 习题习题6.40 写出图写出图P6.40中中74161输出端的状态输出端的状态编码及编码及74151输出端产生的序列信号。输出端产生的
18、序列信号。解解： 1)求计数器的模长求计数器的模长M=102)求求74151的数据端的数据端 D0= D1=1 ； D2= D5= D6= D7=0 ； D3= Q0 ； D4=Q0 。44复习题复习题20142014数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计 3) 列真值表列真值表45复习题复习题20142014数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计 4) 求序列码求序列码 F=111100011046复习题复习题20142014数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计 例二例二:试分析下图电路试
19、分析下图电路,完成要求完成要求1和要求和要求2。1.74194的状态转移表的状态转移表2. 注意别上当注意别上当A2 A1 A0Q0 Q1 Q2 Q3 DSR F0 0 0 0 1 D0=01 0 0 0 1 D4=11 1 0 0 1 D6=01 1 1 0 1 D7=11 1 1 1 0 D7=10 1 1 1 0 D3=00 0 1 1 0 D1=10 0 0 1 0 D0=00 0 0 0 1 D0=0右右移移47复习题复习题20142014数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计 例三例三:用一片用一片74194和若干与非门设计一个产生序列码和若干与非
20、门设计一个产生序列码为为110100, 且能自启动的序列信号发生器。且能自启动的序列信号发生器。要求：导出要求：导出DSL的表达式并画出电路。的表达式并画出电路。解：解：110100，1101002. F端输出的序列信号为端输出的序列信号为: F= 01011010左左移移48复习题复习题20142014数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计 Q1 Q2 Q3 DSL 1 1 0 1 1 0 1 0 0 1 0 0 1 0 0 1 0 0 1 1 0 1 1 0检查自启动：检查自启动：000 001 ，111 110 电路具有自启动性电路具有自启动性49复习题
21、复习题20142014数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计 电路图电路图50复习题复习题20142014数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计 例四例四：分析下图的模长及自启动性。要求列出状态转分析下图的模长及自启动性。要求列出状态转移真值表，并写出移真值表，并写出Q3的输出序列。的输出序列。解：解：1）写出激励函数）写出激励函数 D3= Q2； D2= Q1； D1= Q0； D0= Q3 Q2。2）列出状态转移表）列出状态转移表LD=Q0+ Q1+ Q2+ Q351复习题复习题20142014数字电路与逻辑设计数字电路与
22、逻辑设计数字电路与逻辑设计数字电路与逻辑设计 Q3 Q2 Q1 Q0 0 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 1 0 1 1 0 1 1 0 1 1 0 1 0 0 1 0 1 1 0 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 0 0 1 0 0 0LD=Q0+ Q1+ Q2+ Q3当当 Q3Q2Q1Q0= 0000时时,即即: LD=1 , 计数计数 00000001 D0= Q3 Q2偏离状态偏离状态:00000001 电路具有自启动电路具有自启动3)求出求出Q3序列为序列为:00010011010111152复习题复习题20142
23、014数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计 例五：例五：试用试用74194及及74151设计产生序列设计产生序列 11100010011010，要求电路具有自启动性。要求电路具有自启动性。解：解：11100010011010，111000 降去降去Q3 ：DSL53复习题复习题20142014数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计 注意：注意：要使电路要使电路具有自启动性，具有自启动性，0000一定要取一定要取“1”，才能使才能使00000001。1111一定要取一定要取“0”，才能使才能使11111110。54复习题复习题
24、20142014数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计 55复习题复习题20142014数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计 例七例七:分析下图电路分析下图电路,写出状态转移表写出状态转移表(设初态设初态 Q3 Q2 Q1 Q0=0111)。解：解：74161： D0=Q1 Q2 ， D1= Q0 ， D2= Q1 LD0, 同步并入同步并入56复习题复习题20142014数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计 74151 ： D0= D1= D2= D3=D5=0 , D4= D6= D7
25、= 1 A2= Q2 ， A1= Q1 ， A0= Q0 。 F1= Q2 F2= Y57复习题复习题20142014数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计 列状态转移表列状态转移表Q2 Q1 Q0 F1 F2 1 1 1 1 1（D7） 1 1 0 1 1（D6） 1 0 0 1 1（D4） 0 0 1 0 0（D1） 0 1 0 0 0（D2） 1 0 1 1 0（D5） 0 1 1 0 0（D3） 1 1 1 1 1（D7）74151 ： D0= D1= D2= D3=D5=0 , D4= D6= D7= 1 A2= Q2 ， A1= Q1 ， A0=
26、Q0 。 F1= Q2 F2= Y74161： D0=Q1 Q2 ， D1= Q0 ， D2= Q1 58复习题复习题20142014数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计 59复习题复习题20142014数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计 6.4 试画出用试画出用MSI移存器移存器74194构成构成8位串行位串行并并行码的转换电路（用三片行码的转换电路（用三片74194或两片或两片74194和一个和一个D触发器）。触发器）。解：解：(1)(1)用三片用三片74194构成。构成。60复习题复习题20142014数字电路与逻
27、辑设计数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计 题题6.4 8位串入位串入并出转换电路的状态转移表并出转换电路的状态转移表准备送数010CP7准备右移0110CP6准备右移01110CP5准备右移011110CP4准备右移0111110CP3准备右移01111110CP2准备右移01111111CP1准备送数110清0下一操作Q0M0 M1 D0Q1Q2Q3Q4Q5Q6Q7Q8D0D1D0D1D2D0D1D2D3D0D1D2D3D4D0D1D2D3D4D5D0D1D2D3D4D5D0D1D2D3D4D5D6D6D70000000CP811011111110准备右移0M1Q8反馈函
28、数：反馈函数：61复习题复习题20142014数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计 题题6.4 图图1 串入串入M1Q8反馈函数：反馈函数：62复习题复习题20142014数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计 (2)(2)用两片用两片74194、一个、一个D触发器触发器(和与非门和与非门)构成。构成。题题6.4 图图2 串入串入M1Q8反馈函数：反馈函数：63复习题复习题20142014数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计 串入串入题题6.4 图图3 M1Q8Q8n+1Q7+Q8n用两片
29、用两片74194、一个、一个D触发器触发器(和或门和或门)构成。构成。64复习题复习题20142014数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计 Q8n+1的卡诺图的卡诺图1010Q7Q8n101M1的卡诺图的卡诺图10Q80 1M1Q8Q8n+1Q7+Q8n65复习题复习题20142014数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计 6.40 写出图写出图P6.40中中74161输出端的状态编码表及输出端的状态编码表及74151输出端产生的序列信号。输出端产生的序列信号。题题 P6.4066复习题复习题20142014数字电路与逻辑设
30、计数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计 解：解：74161采用复采用复0法，实现模法，实现模M=10的计数器，的计数器，1)求计数器的模长求计数器的模长M=102)求求74151的数据端的数据端 D0= D1=1 ； D2= D5= D6= D7=0 ； D3= Q0 ； D4=Q0 。3) 列真值表列真值表74LS16174LS161是异步清是异步清“0 0”67复习题复习题20142014数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计 74151输出端产生的序列信号为：输出端产生的序列信号为：1111000110，4) 求序列码求序列码 F=11
31、1100011068复习题复习题20142014数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计 6.42 用用74194设计序列信号发生器产生序列信号：设计序列信号发生器产生序列信号：（1）1110010，；（2）101101,。解：解：（1 1）列状态转移表：）列状态转移表：Q1 Q2 Q3DSL111110100001010101011001011169复习题复习题20142014数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计 Q2Q3Q100011110001111100DSL的卡诺图的卡诺图DSL=Q1Q2+Q1Q2=Q1Q2题题6.
32、42（1）电路图）电路图70复习题复习题20142014数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计 （2）列状态转移表：）列状态转移表： Q1 Q2 Q3DSL101011110101DSL=Q1 题题6.42（2）电路图）电路图71复习题复习题20142014数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计 第八章第八章 D/A和和A/D 变换变换 72复习题复习题20142014数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计 例例1 已知已知 uOm= 5V，n = 10，则则例例2 倒倒T型型网络网络DAC的
33、的uOm= 10V，试问需多少位代试问需多少位代码，才能使分辨率码，才能使分辨率R达到达到2mV。( Rf =R)解解 由题意知：由题意知：73复习题复习题20142014数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计 74复习题复习题20142014数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计 75复习题复习题20142014数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计 76复习题复习题20142014数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计 77复习题复习题20142014数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计 78复习题复习题20142014数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计 79复习题复习题20142014数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计 80复习题复习题20142014数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计 81复习题复习题20142014数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计数字电路与逻辑设计 82
