《有限状态控制器知识》由会员分享，可在线阅读，更多相关《有限状态控制器知识（28页珍藏版）》请在金锄头文库上搜索。
1、课程代码：00830040第八章 同步时序电路分析与综合同步时序电路综合(2)佟冬Microprocessor R&D Chttp:/ 5月12日3课程回顾：同步时序电路综合过程第一步:从文字描述得出状态表第二步:化简状态表，得到最小状态的等效电路第三步:进行状态分配，产生状态和输出的转换表第四步:确定所用的记忆单元,导出激励卡诺图第五步:从激励图得出开关逻辑方程，及输出方程第六步:由逻辑方程和记忆单元画出电路图数字逻辑时序电路（八）2003年5月9日, 5月12日4课程回顾：触发器激励输入表状态转换要求的输入状态转换要求的输入Q0011Q*0101D0101Q0011Q*0101S010dR
2、d010D触发器触发器钟控SR触发器状态转换要求的输入状态转换要求的输入Q0011Q*0101T0110Q0011Q*0101J01ddKdd10钟控T触发器钟控JK触发器数字逻辑时序电路（八）2003年5月9日, 5月12日例158.4 设计举例序列识别器设计一具有一个输入和一个输出的同步时序电路:当输入01串时输出为1,否则输出0。采用下降沿触发SR触发器。输入输出0000000111110101010100000001000001010101A：初始状态；识别出：初始状态；识别出1B：识别出：识别出01/0A0/0B0/0状态分配A：0；B：11/1数字逻辑时序电路（八）2003年5月9
3、日, 5月12日SQCRQ6例1SR触发器实现xSCRQQclockz数字逻辑时序电路（八）2003年5月9日, 5月12日7例1T触发器和JK触发器实现yk0x1x010TCQQy101T(a) Clocked T flip-flopexcitation mapClock(b) Clocked T flip-flopimplementationyk0101dx10dyk010d0x1d1JK(c) Clocked JK excitation maps数字逻辑时序电路（八） 2003年5月9日, 5月12日B C0x8例2“1111”识别器0/0AA：初始状态；识别出0B：识别出1C：识别出“
4、11”D：识别出“111”0/00/01/0 1/00/0(a) State diagramxy1ky2k 0 11/01/1Dy1ky2kx0 1A A/0 B/0B A/0 C/0D A/0 D/1C A/0 D/0(b) State table10000010000状态分配：A：00B：01C：10D：1101111000 1000 1100 11y1k+1y2k+1011110000z010(c) Transition table(d) Output map数字逻辑时序电路（八）2003年5月9日, 5月12日SR29例2SR触发器实现激励输入表法：y1ky2k000111100000
5、0x101ddy1ky2k000111100dd11x1d000S1R1y1ky2k0001111000000x110d1y1ky2k000111100d11dx11100数字逻辑时序电路（八）2003年5月9日, 5月12日210例2T触发器实现y1ky2k0001111000011x10100y1ky2k0001111000110x11101T1T2(a) Clocked T excitation maps数字逻辑时序电路（八）2003年5月9日, 5月12日11例2JK触发器实现y1ky2k0x1y1ky2k0x1y1ky2k0x1y1ky2k0x10001111000dd01dd000
6、11110dd11dd00000111100dd01dd100011110d11dd10dJ1xK1 J2(b) Clocked JK excitation mapsxK2y1 y20001000101y1 y2000100011011011101y21001y11001Y1(c) Excitation K-mapsY2数字逻辑时序电路（八）2003年5月9日, 5月12日12例2JK触发器实现ClockJ1CQy1xK1Q数字逻辑时序电路（八）J2CK2z2003年5月9日, 5月12日QQy213例3精确的“0010”识别器设计同步序电路:当输入准确的00串后输出为10,输出1；否则输出0
7、。例如：x=001001000010010z=000100100000001A：初始状态；重新开始状态：初始状态；重新开始状态B：识别出：识别出0C：识别出：识别出00D：识别出：识别出001E：识别出：识别出0010添加出错状态：G, FG：出现多于两个：出现多于两个0F：1的位置出错的位置出错数字逻辑时序电路（八）2003年5月9日, 5月12日CG14(f)0/00/01/00/10/00/01/00/1例3（续）ABCGFD E ACome here for anincorrect input x = 0Come here for anincorrect input x = 11/0B
8、1/0C0/0GFD1/01/0E(a)(b)0/00/0A0/0B0/0C1/0D0/1EA0/0B0/01/0C0/0D0/1E1/01/00/00/00/0G1/01/01/0其中：E状态和B状态等价A状态和F状态等价1/01/0xGF(c)1/01/0F1/0(d)01ABB/0C/0F/0F/00x10/0CG/0D/0AB/0A/01/0GDEFE/1C/0B/0F/0F/0F/0BCDC/0G/0B/1A/0D/0A/01/0A1/00/0B0/00/10/01/0D数字逻辑时序电路（八）G/0 F/0 G G/0 A/0(e) 2003年5月9日, 5月12日1/0(g)15例
9、5串行加法器Shift register AShift register BaibiSerialaddersi00/001/110/1aibi/si11/00 1ci-1 = 0 00/1 ci-1 = 101/010/011/1(b)状态0：(a)前一位计算的进位0状态1：aibiSi前一位计算的进位1ai bici-1cisi状态分配状态0：0状态1：10 00 00 10 11 01 01 11 1010101010001011101101001CiClockDCQCi-1(c)(d)数字逻辑时序电路（八）2003年5月9日, 5月12日01(d) 5月12日例6Up/Down计数器输入
10、：时钟；Up/Down输出：计数器的计数z=0 z=10 0 110 1 1 013 0 2z=3 z=2(a) State diagramx0 10 1/0 3/01 2/1 0/12 3/2 1/23 0/3 2/3(b) State tablexy1ky2k00 01 1101 10 0011 00 1010 11 01y1k + 1y2k + 1(c) Transition table状态分配状态0：00状态1：01y1y20000dx11dy1y20010dx11d状态2：10状态3：110111101ddd100ddd01011110dd111ddd111d数字逻辑时序电路（八）J
11、1K1 J1 K1 J22003年5月9日,Excitation mapsK2J2K21617例6下降沿JK触发器实现ClockxJ1Qy1CK1Q1J1CK1QQy2LEDs数字逻辑时序电路（八）2003年5月9日, 5月12日0123456789(b)18例7BCD计数器y3k y2ky1ky0k0x10000 0000 0001输入：时钟clockx：0计数器保持1计数器计数x0 10 11 22 33 44 55 66 77 88 99 0(a)0001 0001 00100010 0010 00110011 0011 01000100 0100 01010101 0101 01100
12、110 0110 01110111 0111 10001000 1000 10011001 1001 00001010 dddd dddd1011 dddd dddd1100 dddd dddd1101 dddd dddd1110 dddd dddd1111 dddd dddd数字逻辑时序电路（八）y3k + 1y2k + 1y1k + 1y0k + 12003年5月9日, 5月12日19例7BCD计数器（续）y3k y2ky1ky0k0x10x10x10x10x10x10x10x100000001001000110100010101100111100010011010101111001101
13、1110111100000000dddddddd00000001dddddddddddddddd00dddddddddddddd01dddddd0000dddd00dddddd0001dddd00dddddddddd0000dddddddddddd0001dddddddd00dd00dd00dddddd01dd01dd00dddddddd00dd00dddddddddd01dd01dddddddd0d0d0d0d0ddddddd1d1d1d1d1dddddddd0d0d0d0d0ddddddd1d1d1d1d1ddddddJ3K3J2K2J1K1J0K0数字逻辑时序电路（八）(c)2003年5
14、月9日, 5月12日k20例7BCD计数器y1 y0ky2ky3k0000001011010001dddd11dddd1000dd00001001dddd11dddd1000ddx =0(d)x =1xy3J3CK3y2J2CK2y1J1CK1y0J0CK0ClockLights(e)数字逻辑时序电路（八）2003年5月9日, 5月12日21设计举例有限状态控制器计算机和其他数字系统中的控制部件控制器数据通路(Data path)控制器采用有限状态的同步时序电路控制数据通路处理数据数字逻辑时序电路（八）2003年5月9日, 5月12日22例8机器人控制器设计电路实现:使得该机器人AcB能顺利找
15、到A出口(用JK触发器).DCB机器人的操作:(1)当遇到障碍物时,电子探测器输出为1,否则输出0;A传感器(2)z1,z2两控制线,z1=1时向左转,z2=1时向右转.右转弯左转弯数字逻辑时序电路（八）2003年5月9日, 5月12日23例8机器人控制器状态A:没有遇到障碍物,上次是左转;状态B:监测到障碍物,正在右转;状态C:没有遇到障碍物,上次是右转;状态D:检测到障碍物,正在左转.(1)上次向右转上次向右转,当遇到障碍物时向左转当遇到障碍物时向左转;(2)上次向左转上次向左转,当遇到障碍物时向右转当遇到障碍物时向右转;数字逻辑时序电路（八）2003年5月9日, 5月12日24例8机器人
16、控制器Q* = J Q + KQ0/000/001/10AD1/01X/Z1Z2BC0/001/010/00y1y2ABCDX01A/00 B/01C/00 B/01C/00 D/10A/00 D/10y1y200011110X0100/00 01/0111/00 01/0111/00 10/1000/00 10/101/10状态分配状态A：00状态B：01状态D：10状态转换Q00Q*01J01激励的输入Kdd状态C：111101dd10数字逻辑时序电路（八）2003年5月9日, 5月12日K1 = x + y 225例8机器人控制器Q* = J Q + KQxy1y200011110000
17、0010011xy1y2000111100000011100xy1y20001111000110x1 y1y20 000 011 111 100011011100Z1Z2Y1Y2z1 = xy1z 2 = x y1Y1 = (xy 2 ) y1 + (x + y 2 ) y1 Y2 = (x y1 ) y 2 + (x + y1 ) y 2J1 = xy 2 J 2 = x y1K 2 = x + y1 = xy1数字逻辑时序电路（八）2003年5月9日, 5月12日26例8:机器人控制器xQ1Q1Q2Q2J1K1J2K2z1z2(f)Clock数字逻辑时序电路（八）2003年5月9日, 5月
18、12日027例9投币机控制器NCoindetector DControlunit(a)RCReleasecandyReleasechangeND/RC00/0010/10,01/1110/0001/0001/0000/00500/00 1501/1010/001010/0000/00(b)数字逻辑时序电路（八）2003年5月9日, 5月12日28例10电梯控制器（思考题）目标：为4层楼设计一个简单的电梯控制器输入a：到达一个楼层的安全位置（1有效）输入x1 x2up x2dn x3up x3dn x4：各楼层控制面板(1有效）输入y1y2：电梯内控制面板目标楼层数输出：向上/向下运行停止/开门/关门数字逻辑时序电路（八）2003年5月9日, 5月12日
