《原理图输入方法仿真分析》由会员分享，可在线阅读，更多相关《原理图输入方法仿真分析（34页珍藏版）》请在金锄头文库上搜索。
1、EDAEDA技术与技术与VHDL VHDL 图形设计方法图形设计方法 EDAEDA技术技术6.1 6.1 设计初步设计初步 1. 为本项工程设计建立文件夹为本项工程设计建立文件夹 首先建立工作库目录，以便存储工程项目设计文件。任何一项设计都是一项工程（Project），都必须首先为此工程建立一个放置与此工程相关的所有设计文件的文件夹。此文件夹将被EDA软件默认为工作库（Work Library）。一般，不同的设计项目最好放在不同的文件夹中，而同一工程的所有文件都必须放在同一文件夹中。注意不要将文件夹设在计算机已有的安装目录中，更不要将工程文件直接放在安装目录中。(P107) 假设本项设计的文件
2、夹取名为adder，路径为：d:adder2. 输入设计项目和存盘输入设计项目和存盘 (1) 打开QuartusII，选菜单“File”“New”，在弹出的“New”对话框中选择“DeviceDesign Files”页的原理图文件编辑输入项“Block Diagram/Schematic File”(如图 所示)，按“OK”后将打开原理图编辑窗。图图6-1 元件输入对话框元件输入对话框 (2) 在编辑窗中的任何一个位置上右击鼠标，将出现快捷菜单，选择其中的输入元件项Insert Symbol，于是将弹出如图 所示的输入元件的对话框。，选中需要的元件，单击“打开”按钮，此元件即显示在窗口中，然
3、后单击“Symbol”窗的OK 按钮，即可将元件调入原理图编辑窗中。分别调入元件and2、not、xnor 和输入输出引脚input 和output ，并 用点击拖动的方法连接好电路。然后分别在input 和output 的PIN NAME 上双击使其变黑色，再用键盘分别输入各引脚名：a、b、co 和so。选择菜单FileSave As，选择刚才为自己的工程建立的目录d:adder，将已设计好的原理图文件取名为：h_adder.bdf(注意默认的后缀是.bdf)，并存盘在此文件夹内。6.1 6.1 设计初步设计初步 3. 将设计项目设置成可调用的元件（后面调用）将设计项目设置成可调用的元件（后
4、面调用） 图图6-2 将所需元件全部调入原理图编辑窗并连接好将所需元件全部调入原理图编辑窗并连接好 6.1 6.1 设计初步设计初步 4. 设计全加器顶层文件设计全加器顶层文件 图图6-3 连接好的全加器原理图连接好的全加器原理图f_adder.bdf 具体步骤为了建立全加器的顶层文件，必须再打开一个原理图编辑窗，方法同前，即再次选择菜单“File”“New”原理图文件编辑输入项“Block Diagram/Schematic File”添加生成的symbol在对应的目录中寻找到设计完成全加器顶层文件设计完成全加器顶层文件 5. 将设计项目设置成工程将设计项目设置成工程6.1 6.1 设计初步设计初步 图图6-4 f_adder.bdf工程设置窗工程设置窗 生成project工程完成后即可进行全程编译。开始仿真，首先建立波形文件波形编辑器设置仿真时间长度设置仿真时间长度 设置仿真时间长度设置仿真时间长度 保存文件插入节点查找节点列出节点选中节点开始编辑波形编辑完毕进行波形仿真6.1 6.1 设计初步设计初步 图图6-6 全加器工程全加器工程f_adder的仿真波形的仿真波形
