《第4章主存储器》由会员分享，可在线阅读，更多相关《第4章主存储器（55页珍藏版）》请在金锄头文库上搜索。
1、第第4章章 主存储器主存储器14.1 主存储器处于全机中心地位主存储器处于全机中心地位4.2 主存储器分类主存储器分类4.3 主存储器的主要技术指标主存储器的主要技术指标4.4 主存储器的基本操作主存储器的基本操作4.5 读读/写存储器写存储器(即随机存储器即随机存储器(RAM)4.6 非易失性半导体存储器非易失性半导体存储器4.7 DRAM的研制与发展的研制与发展4.8 半导体存储器的组成与控制半导体存储器的组成与控制4.9 多体交叉存储器多体交叉存储器24.2 主存储器分类主存储器分类4.1 主存储器处于全机中心地位主存储器处于全机中心地位半导体半导体存储器存储器只读存储器只读存储器 （R
2、OM）随机存取存储器随机存取存储器（RAM）静态静态RAM（SRAM）动态动态RAM（DRAM） 掩膜式掩膜式ROM一次性可编程一次性可编程ROM（PROM） 紫外线擦除可编程紫外线擦除可编程ROM（EPROM）电擦除可编程电擦除可编程ROM（EEPROM）34.3 主存储器的主要技术指标主存储器的主要技术指标主存容量主存容量最小信息单位是一个存储字最小信息单位是一个存储字以字或字节为单位来表示主存储以字或字节为单位来表示主存储器存储单元的总数即主存容量器存储单元的总数即主存容量指令中地址码的位数决定了主存指令中地址码的位数决定了主存储器的可直接寻址的最大空间储器的可直接寻址的最大空间44.3
3、 主存储器的主要技术指标主存储器的主要技术指标主存容量主存容量存储器存取时间存储器存取时间从启动一次存储器操作到完从启动一次存储器操作到完成该操作所经历的时间成该操作所经历的时间54.3 主存储器的主要技术指标主存储器的主要技术指标主存容量主存容量存储器存取时间存储器存取时间存储周期时间存储周期时间连续启动两次独立的存储器操作连续启动两次独立的存储器操作(例如例如连续两次读操作连续两次读操作)所需间隔的最小时间所需间隔的最小时间64.4 主存储器的基本操作主存储器的基本操作图图4.1 主存储器与主存储器与CPU的联系的联系 读：读：地址：地址：ARAB读信号：读信号：CPU CB MEM数据：
4、数据：MEM DB DRReady：MEM CB CPU74.4 主存储器的基本操作主存储器的基本操作图图4.1 主存储器与主存储器与CPU的联系的联系 写：写：地址：地址：ARAB写信号：写信号：CPU CB MEM数据：数据：DR DB MEMReady：MEM CB CPU8 高位字节高位字节 地址为字地址地址为字地址 低位字节低位字节 地址为字地址地址为字地址设地址线设地址线 24 根根按按 字节字节 寻址寻址按按 字字 寻址寻址若字长为若字长为 16 位位按按 字字 寻址寻址若字长为若字长为 32 位位字地址字地址字节地址字节地址11109876543210840字节地址字节地址字地
5、址字地址452301420主存中存储单元地址的分配主存中存储单元地址的分配224 = 16 M8 M4 M4.4 主存储器的基本操作主存储器的基本操作9芯片容量芯片容量1. 半导体存储芯片的基本结构半导体存储芯片的基本结构译译码码驱驱动动存存储储矩矩阵阵读读写写电电路路1K4位位16K1位位8K8位位片选线片选线读读/写控制线写控制线地地址址线线数数据据线线地址线地址线（单向）（单向）数据线数据线（双向）（双向）1041411384.5 读读/写存储器写存储器(即随机存储器即随机存储器(RAM) 101. 半导体存储芯片的基本结构半导体存储芯片的基本结构译译码码驱驱动动存存储储矩矩阵阵读读写写
6、电电路路片选线片选线读读/写控制线写控制线地地址址线线数数据据线线片选线片选线读读/写控制线写控制线（低电平写（低电平写 高电平读）高电平读）（允许读）（允许读）CSCEWE（允许写）（允许写）WEOE4.5 读读/写存储器写存储器(即随机存储器即随机存储器(RAM) 11存储芯片片选线的作用存储芯片片选线的作用用用 16K 1位位 的存储芯片组成的存储芯片组成 64K 8位位 的存储器的存储器 32片片当地址为当地址为 65 535 时，此时，此 8 片的片选有效片的片选有效 8片片16K 1位位 8片片16K 1位位 8片片16K 1位位 8片片16K 1位位120,015,015,70,
7、7 读读/写控制电路写控制电路 地地址址译译码码器器 字线字线015168矩阵矩阵07D07D 位线位线 读读 / 写选通写选通A3A2A1A02. 半导体存储芯片的译码驱动方式半导体存储芯片的译码驱动方式(1) 线选法线选法00000,00,7007D07D 读读 / 写写选通选通 读读/写控制电路写控制电路 13A3A2A1A0A40,310,031,031,31 Y 地址译码器地址译码器 X地地址址译译码码器器 3232 矩阵矩阵A9I/OA8A7A56AY0Y31X0X31D读读/写写(2) 重合法重合法00000000000,031,00,31I/OD0,0读读14读读/写存储器写存
8、储器(即随机存储器即随机存储器(RAM) 静态存储器静态存储器动态存储器动态存储器151. 静态存储器静态存储器(SRAM)(1) 存储单元和存储器存储单元和存储器图图4.2 MOS静态存储器的存储单元静态存储器的存储单元 16图图4.3 MOS静态存储器结构图静态存储器结构图17图图4.3 MOS静态存储器结构图静态存储器结构图18AT1 T4T5T6T7T8A写放大器写放大器写放大器写放大器DIN写选择写选择读选择读选择读放读放位线位线A位线位线A列地址选择列地址选择行地址选择行地址选择DOUT 静态静态 RAM 基本电路的基本电路的 读读 操作操作 行选行选 T5、T6 开开T7、T8
9、开开列选列选读放读放DOUTVAT6T8DOUT读选择有效读选择有效19T1 T4T5T6T7T8AADIN位线位线A位线位线A 列地址选择列地址选择行地址选择行地址选择写放写放写放写放读放读放DOUT写选择写选择读选择读选择 静态静态 RAM 基本电路的基本电路的 写写 操作操作 行选行选T5、T6 开开 两个写放两个写放 DIN列选列选T7、T8 开开（左）（左） 反相反相T5A（右）（右） T8T6ADINDINT7写选择有效写选择有效T1 T420图图4.4 1K静态存储器框图静态存储器框图21(2) 开关特性开关特性 读周期的参数读周期的参数图图4.5 存储器芯片读数时间存储器芯片读
10、数时间22 写周期的参数写周期的参数 图图4.6 描述写周期的开关参数描述写周期的开关参数232. 动态存储器动态存储器(DRAM)(1) 存储单元和存储器原理存储单元和存储器原理图图4.7 三管存储单元电路图三管存储单元电路图 24图图4.8 单管存储单元线路图单管存储单元线路图 25(2) 再生再生DRAM是通过把是通过把电荷充积电荷充积到到MOS管的栅极电容管的栅极电容或专门的或专门的MOS电容中去来实现信息存储的。但电容中去来实现信息存储的。但是由于是由于电容漏电阻电容漏电阻的存在，随着时间的增加，其的存在，随着时间的增加，其电荷会逐渐漏掉，从而使存储的信息丢失。为了电荷会逐渐漏掉，从
11、而使存储的信息丢失。为了保证存储信息不遭破坏，必须在电荷漏掉以前就保证存储信息不遭破坏，必须在电荷漏掉以前就进行进行充电充电，以恢复原来的电荷。把这一充电过程，以恢复原来的电荷。把这一充电过程称为称为再生再生，或称为，或称为刷新刷新。对于。对于DRAM，再生一般，再生一般应在小于或等于应在小于或等于2ms的时间内进行一次。的时间内进行一次。DRAM采用采用“读出读出”方式进行再生。方式进行再生。26图图4.9 16K1动态存储器框图动态存储器框图 27 (3) 动态动态 RAM 刷新刷新 刷新与行地址有关刷新与行地址有关 集中刷新集中刷新 （存取周期为存取周期为0.5 s s ）周期序号周期序
12、号地址序号地址序号tc0123871 387201tctctctc3999V W01127读读/写或维持写或维持刷新刷新读读/写或维持写或维持3872 个周期个周期（1936 s s） 128个周期个周期 （64 s s） 刷新时间间隔刷新时间间隔 （2 ms）刷新序号刷新序号tcXtcY 以以128 128 矩阵为例矩阵为例28tC = = tM + + tR读写读写 刷新刷新 分散刷新分散刷新（存取周期为存取周期为1 s ）(存取周期为存取周期为 0.5 s + 0.5 s )以以 128 128 矩阵为例矩阵为例W/RREF0W/RtRtMtCREF126REF127REFW/RW/RW
13、/RW/R刷新间隔刷新间隔 128 个存取周期个存取周期29 分散刷新与集中刷新相结合（异步刷新）分散刷新与集中刷新相结合（异步刷新）对于对于 128 128 的存储芯片的存储芯片（存取周期为存取周期为 0.5 s s ）若每隔若每隔 15.6 s s 刷新一行刷新一行每行每隔每行每隔 2 ms 刷新一次刷新一次30(4) 动态动态 RAM 和静态和静态 RAM 的比较的比较DRAMSRAM存储原理存储原理集成度集成度芯片引脚芯片引脚功耗功耗价格价格速度速度刷新刷新电容电容触发器触发器高高低低少少多多小小大大低低高高慢慢快快有有无无主存主存缓存缓存314.6 非易失性半导体存储器非易失性半导体
14、存储器1.只读存储器只读存储器(ROM)2. 可编程序的只读存储器可编程序的只读存储器(PROM)3. 可擦可编程序的只读存储器可擦可编程序的只读存储器(EPROM)4. 可电擦可编程序只读存储器可电擦可编程序只读存储器(E2PROM)5. 快擦除读写存储器快擦除读写存储器(Flash Memory)32表表4.1 列出几种存储器的主要应用列出几种存储器的主要应用 存储器应 用SRAMcacheDRAM计算机主存储器ROM固定程序，微程序控制存储器PROM用户自编程序。用于工业控制机或电器中EPROM用户编写并可修改程序或产品试制阶段试编程序E2PROMIC卡上存储信息Flash Memory
15、固态盘，IC卡4.7 DRAM的研制与发展334.8 半导体存储器的组成与控制半导体存储器的组成与控制1.存储器容量扩展存储器容量扩展 用用 1K 4位位 存储芯片组成存储芯片组成 1K 8位位 的存储器的存储器？片？片 (1) 位扩展位扩展（增加存储字长）（增加存储字长）10根地址线根地址线8根数据线根数据线DDD0479AA021142114CSWE2片片34用用 2片片 16K*4位的存储芯片组成位的存储芯片组成16K*8位的存储器位的存储器图图4.18 位扩展连接方式位扩展连接方式35 (2) 字扩展（增加存储字的数量）字扩展（增加存储字的数量） 用用 1K 8位位 存储芯片组成存储芯
16、片组成 2K 8位位 的存储器的存储器11根地址线根地址线8根数据线根数据线？片？片2片片1K 8 8位位1K 8 8位位D7D0WEA1A0A9CS0A10 1CS136用用 4片片 16K*8位组成位组成64K*8位的存储器位的存储器图图4.19 字扩展连接方式字扩展连接方式37 (3) 字、位扩展字、位扩展用用 1K 4位位 存储芯片组成存储芯片组成 4K 8位位 的存储器的存储器8根数据线根数据线12根地址线根地址线WEA8A9A0.D7D0A11A10CS0CS1CS2CS3片选片选译码译码1K41K41K41K41K41K41K41K4？片？片8片片38用用 8片片 1K*4位存储
17、芯片组成位存储芯片组成4K*8位存储器位存储器图图4.20 静态存储器芯片与静态存储器芯片与CPU的连接的连接 39存储扩展问题分析存储扩展问题分析问题描述：问题描述：已有已有m（字）（字）n（位）的存储芯片，设计一（位）的存储芯片，设计一个个mn的存储器，其中的存储器，其中m=m与与/或或n=nm=m, nn 即单纯的位扩展即单纯的位扩展mm, n=n 即单纯的字扩展即单纯的字扩展mm, nn 即字和位均需扩展即字和位均需扩展40存储扩展问题分析存储扩展问题分析设计要点设计要点用用mn芯片构造一个芯片构造一个pq的阵列，待设计的阵列，待设计存储器所需的模块数为存储器所需的模块数为pq，其中，
18、其中p=m/m,q=n/n如果如果m=m，则不需增加地址位数；如果，则不需增加地址位数；如果mm，则需增加地址位数，并设计相应的，则需增加地址位数，并设计相应的地址控制电路地址控制电路正确连接各芯片的片选线、读正确连接各芯片的片选线、读/写控制线、写控制线、数据输入线和数据输出线，并使存储器与数据输入线和数据输出线，并使存储器与CPU的时序妥善地配合。的时序妥善地配合。41存储器扩展实例存储器扩展实例举例举例问题试用试用1K 4位的位的RAM芯片为某计算机系统设芯片为某计算机系统设计一个存储器，存储单元长度为计一个存储器，存储单元长度为1个字节，个字节，寻址范围从寻址范围从3000H至至37F
19、FH，该系统的地址，该系统的地址总线宽度为总线宽度为16位（位（A15A0），数据总线宽），数据总线宽度为度为8位（位（D7D0），），CPU对存储器发出的对存储器发出的控制信号为控制信号为/MREQ和和R/W。42存储器扩展实例存储器扩展实例设计计算存储单元数（容量） 37FFH-3000H+1H=800H，每个单元为，每个单元为8位，位，故容量为故容量为2K 8计算所用RAM芯片数 2K/1K 8/4=4片片芯片构成阵列，确定总体布局 芯片横向扩展芯片横向扩展2片，构成单元长度为片，构成单元长度为8位的位的芯片组芯片组 芯片纵向扩展芯片纵向扩展2片，构成片，构成2K个单元个单元431K 4
20、1K 41K 41K 4第一组（模块）3000H33FFH第二组（模块）3400H37FFH存储器扩展实例存储器扩展实例芯片内部寻址需要芯片内部寻址需要10位地址（位地址（A9A0），其他作为芯片组），其他作为芯片组选择选择44存储器扩展实例存储器扩展实例设计译码控制电路 A15 A14 A13 A12 A11 A10 A9 A8 A0 地址 0 0 1 1 0 0 0 0 0 3000H 0 0 1 1 0 0 1 1 1 33FFH 0 0 1 1 0 1 0 0 0 3400H 0 0 1 1 0 1 1 1 1 37FFH用于控制译码器的使能用于选择译码输出用于片内寻址45存储器扩展实
21、例存储器扩展实例设计存储器的读设计存储器的读/写控制电路写控制电路 存储器有两个控制输入端：片选存储器有两个控制输入端：片选/CS和和/WE。 /CS有译码器输出加以控制；有译码器输出加以控制； /WE=/MREQ+R/W46存储器扩展实例存储器扩展实例画出连接电路图画出连接电路图/cs /we1K4 D7D4 /cs /we1K4 D7D4 /cs /we1K4 D3D0 /cs /we1K4 D3D0 11/y0/y1/y2/y3/y4/y5/y6/y7/G3/G1CBAA15A14A13A12A11A10/MREQR/W001100001101/G23000H33FFH3400H37FF
22、H74LS13874LS3274LS3247设设CPU有有16根地址线，根地址线，8根数据线，并用根数据线，并用/MREQ作为作为访存控制信号（低电平有效），用访存控制信号（低电平有效），用/WR作为读作为读/写控制写控制信号（高电平为读，低电平为写）。现有下列存储芯信号（高电平为读，低电平为写）。现有下列存储芯片：片：1K*4位位RAM、4K*8位位RAM 、8K*8位位RAM 、2K*8位位ROM 、4K*8位位ROM 、8K*8位位ROM及及74LS138译码器和各种门电路。画出译码器和各种门电路。画出CPU与存储器的与存储器的连接图，要求如下：连接图，要求如下：1主存地址空间分配：主存
23、地址空间分配：6000H-67FFH为系统程序区。为系统程序区。 6800H-6BFFH为用户程序区。为用户程序区。2合理选用上述存储芯片，说明各选几片。合理选用上述存储芯片，说明各选几片。3详细画出存储芯片的片选逻辑图。详细画出存储芯片的片选逻辑图。练习练习：48 解解: : (1) 写出对应的二进制地址码写出对应的二进制地址码(2) 确定芯片的数量及类型确定芯片的数量及类型0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0A15A14A13 A11 A10 A7 A4 A3 A00 1 1 0 0 1 1 1 1 1 1 1 1 1 1 10 1 1 0 1 0 0 0 0 0
24、 0 0 0 0 0 00 1 1 0 1 0 1 1 1 1 1 1 1 1 1 12K8位位1K8位位RAM2片片1K4位位ROM1片片 2K8位位49(3) 分配地址线分配地址线A10 A0 接接 2K 8位位 ROM 的地址线的地址线A9 A0 接接 1K 4位位 RAM 的地址线的地址线(4) 确定片选信号确定片选信号C B A0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0A15 A13 A11 A10 A7 A4 A3 A00 1 1 0 0 1 1 1 1 1 1 1 1 1 1 10 1 1 0 1 0 0 0 0 0 0 0 0 0 0 00 1 1 0 1
25、0 1 1 1 1 1 1 1 1 1 12K 8位位1片片 ROM1K 4位位2片片RAM50 2K 8位位 ROM 1K 4位位 RAM1K 4位位 RAM&PD/ProgrY5Y4G1CBAG2BG2AMREQA14A15A13A12A11A10A9A0D7D4D3D0WR CPU 与存储器的连接图与存储器的连接图514.9 多体交叉存储器多体交叉存储器4.9.1 编址方式编址方式多模块存储器实现重叠与交叉存取。多模块存储器实现重叠与交叉存取。在在M个模块上交叉编址个模块上交叉编址(M=2m)，则称为模，则称为模M交叉交叉编址。编址。52表表4.2 地址的模四交叉编址地址的模四交叉编址
26、模体地址编址序列对应二进制地址最低二位M00,4,8,12,4j+0,0 0M11,5,9,13,4j+1,0 1M22,6,10,14,4j+2,1 0M33,7,11,15,4j+3,1 1534.9.2 重叠与交叉存取控制重叠与交叉存取控制 两种方式访问两种方式访问同时访问：所有模块同时启动一次存储周期，相同时访问：所有模块同时启动一次存储周期，相对各自的数据寄存器并行地读出或写入信息。对各自的数据寄存器并行地读出或写入信息。交叉访问：交叉访问：M个模块按一定的顺序轮流启动各自个模块按一定的顺序轮流启动各自的访问周期，启动两个相邻模块的最小时间间隔的访问周期，启动两个相邻模块的最小时间间隔等于单模块访问周期的等于单模块访问周期的1/M。图图4.22 多体交叉存储多体交叉存储54作业作业4.44.54.655
