《第五部分存储器原理与接口教学课件》由会员分享，可在线阅读，更多相关《第五部分存储器原理与接口教学课件（53页珍藏版）》请在金锄头文库上搜索。
1、第五章存储器原理与接口n存储器分类n存储器结构n8086CPU最小模式下总线产生n存储器接口5.1存储器分类一、有关存储器几种分类存储介质分类半导体存储器半导体存储器磁盘和磁带等磁表面存储器磁盘和磁带等磁表面存储器光电存储器光电存储器 半导体存储器按存取方式分类随机存储器随机存储器RAM(RandomAccessMemory)RAM(RandomAccessMemory)只读存储器只读存储器ROMROM（Read-OnlyMemoryRead-OnlyMemory）串行访问存储器串行访问存储器(SerialAccessStorage)(SerialAccessStorage)按在计算机中的作用
2、分类主存储器(内存)辅助存储器(外存)高速缓冲存储器二、半导体存储器的分类二、半导体存储器的分类1、随机存取存储器RAM2、只读存储器ROM二、半导体存储器的分类二、半导体存储器的分类1、随机存取存储器RAMa.静态RAM（ECL，TTL，MOS）b.动态RAM2、只读存储器ROMa. 掩膜式ROM b. 可编程的PROM c. 可用紫外线擦除、可编程的EPROM d. 可用电擦除、可编程的E2PROM等 可编程的可编程的PROMPROM绝缘层绝缘层浮动栅雪崩注入式浮动栅雪崩注入式MOS管管可用紫外线擦除、可编程的EPROMn编程编程n使栅极带电n擦除擦除nEPROM芯片上方有一个石英玻璃窗口
3、n当一定光强的紫外线透过窗口照射时，所有存储电路中浮栅上的电荷会形成光电流泄放掉，使浮栅恢复初态。n一般照射2030分钟后，读出各单元的内容均为FFH，说明EPROM中内容已被擦除。 浮栅隧道氧化层浮栅隧道氧化层MOS管管Flotox(Floating gate Tunnel Oxide)：浮栅与漏区间的氧化物层极薄（浮栅与漏区间的氧化物层极薄（20纳纳米以下），称为隧道区。当隧道区电场大于米以下），称为隧道区。当隧道区电场大于107V/cm时时隧道区双向导通。隧道区双向导通。 当隧道区的等效电容当隧道区的等效电容极小时，加在控制栅和极小时，加在控制栅和漏极间的电压大部分降漏极间的电压大部分降
4、在隧道区，有利于隧道在隧道区，有利于隧道区导通。区导通。擦除和写入均利擦除和写入均利用隧道效应用隧道效应10ms可用电擦除、可编程的E2PROM分分 类类掩模掩模ROM可编程可编程ROM（PROM）可擦除可编程可擦除可编程ROM（EPROM）随机存储器随机存储器RAM静态存储器静态存储器SRAM动态存储器动态存储器DRAM按按功功能能(Read- Only Memory)(Random Access Memory)(Programmable ROM)(Erasable PROM)UVEPROMEEPROM只读存储器只读存储器ROMFlash Memory(Ultra-Violet)(Elect
5、rically)电可擦除电可擦除紫外线擦除紫外线擦除(Static RAM)快闪存储器快闪存储器(Dynamic RAM)只能读出不能只能读出不能写入写入,断电不失断电不失还可以按制造工艺还可以按制造工艺分为双极型和分为双极型和MOS型两种。型两种。 主要指标：存储容量、存取速度。主要指标：存储容量、存取速度。 存储容量存储容量:用字数用字数位数表示，也可只用位数表示。如，某动位数表示，也可只用位数表示。如，某动态存储器的容量为态存储器的容量为109位位/片。片。三、多层存储结构概念1、核心是解决容量、速度、价格间的矛盾，建立起多层存储结构。一个金字塔结构的多层存储体系充分体现出容量和速度关系
6、n n2 2、 多层存储结构多层存储结构多层存储结构多层存储结构uu寄存器寄存器寄存器寄存器uuCache(Cache(高速缓存高速缓存高速缓存高速缓存) )uu内存（主存）内存（主存）内存（主存）内存（主存）uu磁盘磁盘磁盘磁盘uu磁道、光盘磁道、光盘磁道、光盘磁道、光盘（主存）（主存）辅存辅存辅存辅存Cache主存层次：解决CPU与主存的速度上的差距；主存辅存层次：解决存储的大容量要求和低成本之间的矛盾。5.2、主存储器结构一、主存储器的主要技术指标n n存储容量n n存取速度n n可靠性n n功耗1、容量存储容量 存储器可以容纳的二进制信息量称为存储容量（寻址空间，由CPU的地址线决定）
7、实际存储容量：在计算机系统中具体配置了多少内存。2、存取速度 存取时间是指从启动一次存储器操作到完成该操作所经历的时间，又称为读写周期。 SDRAM: 12ns 10ns 8nsRDRAM:1ns 0.625ns3、可靠性可靠性是用平均故障间隔时间来衡量（MTBF,MeanTimeBetweenFailures）4、功耗 功耗通常是指每个存储元消耗功率的大小 二、主存储器的基本组成MOS型器件构成的RAM，分为静态和动态RAM两种，静态RAM通常有6管构成的触发器作为基本存储电路静态存储单元，动态RAM通常用单管组成基本存储电路。1 1 、静态存储单元、静态存储单元、静态存储单元、静态存储单元
8、（2 2）动态存储单元）动态存储单元）动态存储单元）动态存储单元（3 3）、结构）、结构 地址译码地址译码 输入输出控制输入输出控制 存储体存储体 地地址址线线控制线控制线数据线数据线存储体存储体译译码码器器输输入入输输出出控控制制单单译码结构译码结构地址译码器：接收来自地址译码器：接收来自CPUCPU的的n n位地址，经译码位地址，经译码后产生后产生2 2n n个地址选择信号，实现对片内存储单个地址选择信号，实现对片内存储单元的选址。元的选址。控制逻辑电路：接收片选信号控制逻辑电路：接收片选信号CSCS及来自及来自CPUCPU的读的读/ /写控制信号，形成芯片内部控制信号，控制写控制信号，形
9、成芯片内部控制信号，控制数据的读出和写入数据的读出和写入( (双向双向) )。存储体：是存储芯片的主体，由基本存储元按存储体：是存储芯片的主体，由基本存储元按照一定的排列规律构成。照一定的排列规律构成。译码器译码器译码器译码器矩阵译码电路矩阵译码电路行线行线列线列线地地址址线线地址线地址线一一、8086CPU的管脚及功能的管脚及功能 8086是16位CPU。它采用高性能的N沟道，耗尽型负载的硅栅工艺(HMOS)制造。由于受当时制造工艺的限制，部分管脚采用了分时复用的方式，构成了40条管脚的双列直插式封装5.3、8086CPU总线产生二、二、8086的两种工作方式的两种工作方式最小模式：最小模式
10、：系统中只有8086一个处理器，所有的控制信号都是由8086CPU产生。 最大模式：最大模式：系统中可包含一个以上的处理器，比如包含协处理器8087。在系统规模比较大的情况下，系统控制信号不是由8086直接产生，而是通过与8086配套的总线控制器等形成。三、最小模式下三、最小模式下8086CPU总线产生（一）、地址线、数据线产生 相关信号线及芯片相关信号线及芯片 1、AD15AD0 (Address Data Bus)地址/数据复用信号，双向，三态。在T1状态（地址周期）AD15AD0上为地址信号的低16位A15A0；在T2T4状态（数据周期）AD15AD0上是数据信号D15D0。 2、A19
11、/S6A16/S3(Address/Status)：地址/状态复用信号，输出。在总周期的T1状态A19/S6A16/S3上是地址的高4位。在T2T4状态，A19/S6A16/S3上输出状态信息。机器周期：时钟周期机器周期：时钟周期总线周期：对内存或对总线周期：对内存或对I/O接口的一次操作的时接口的一次操作的时间间指令周期：指令执行的时间指令周期：指令执行的时间MOV2000H,AX地址周期地址周期数据周期数据周期S4S3当前正在使用的段寄存器当前正在使用的段寄存器00ES01SS10CS或未使用任何段寄存器或未使用任何段寄存器11DS3、三态缓冲的、三态缓冲的8位数据锁存器位数据锁存器74L
12、S373 (8282)A、CP正脉冲，正脉冲，DQB、CP为零，保持为零，保持C、/OE=0，O0输出；否则高阻输出；否则高阻4、ALE(Address Latch Enable) 地址锁存使能信号，输出，高电平有效。用地址锁存使能信号，输出，高电平有效。用来作为地址锁存器的锁存控制信号。来作为地址锁存器的锁存控制信号。触发类型：上升沿，下降沿，高电平，低电平n n1 1、AD0AD0AD15AD15，A16/S1A16/S1A19/S4A19/S4出现地址信息；出现地址信息；出现地址信息；出现地址信息；n n2 2、ALE ALE 发正脉冲，地址信息进发正脉冲，地址信息进发正脉冲，地址信息进
13、发正脉冲，地址信息进74LS37374LS373；n n3 3、AD0AD0AD15AD15转换为数据线转换为数据线转换为数据线转换为数据线, A16/S1 , A16/S1 A19/S4A19/S4输出状输出状输出状输出状态态态态11233（二）、数据线驱动相关信号线及芯片相关信号线及芯片 1、双向数据总线收发器（双向数据总线收发器（8286，74LS245） 两个功能：两个功能：a、双向选择双向选择b、通道控制通道控制A、/OE控制通道控制通道/OE0，或门导通；或门导通； /OE1，或门封锁；或门封锁；B、T控制方向控制方向T0，BAT1，ABA、/OE控制通道控制通道/OE0，或门导通
14、；或门导通； /OE1，或门封锁；或门封锁；B、T控制方向控制方向T0，BAT1，AB2、/DEN (Data Enable) 数数据据使使能能信信号号，输输出出，三三态态，低低电电平平有有效效。表表示示CPU对数据线操作。对数据线操作。用于数据总线驱动器的控制信号。用于数据总线驱动器的控制信号。3、DT/R (Data Transmit/Receive)： 数数据据驱驱动动器器数数据据流流向向控控制制信信号号，输输出出，三三态态。在在8086系系统统中中，通通常常采采用用8286或或8287作作为为数数据据总总线线的的驱驱动动器器，用用DT/R#信信号号来来控控制制数数据据驱驱动动器器的的数
15、数据据传传送送方方向向。当当DT/R#1时时，进进行行数数据据发发送送；DT/R#0时时，进进行数据接收。行数据接收。n1、如果、如果CPU输出数据，输出数据，DT/R1，三态门方向为三态门方向为AB, 如果如果CPU输入数据，输入数据，DT/R0，三态门方向为三态门方向为BA；n2、/DEN有效，有效，74LS245工作；工作；n3、CPU输输入入/输输出出数数据据完完成成， /DEN无无效效，74LS245停停止止工工 作，通道断开。作，通道断开。10n1、如果、如果CPU输出数据，输出数据，DT/R1，三态门方向为三态门方向为AB, 如果如果CPU输入数据，输入数据，DT/R0，三态门方向为三态门方向为BA；n2、/DEN有效，有效，74LS245工作；工作；n3、CPU输输入入/输输出出数数据据完完成成， /DEN无无效效，74LS245停停止止工工 作，通道断开。作，通道断开。01232
