《VLSI后端设计实现课件》由会员分享，可在线阅读，更多相关《VLSI后端设计实现课件（22页珍藏版）》请在金锄头文库上搜索。
1、VLSI后端设计实现一、后端设计的主要内容 后端设计的主要工作是根据确定的生产工艺，把逻辑网表（或电路网表）转化成物理层（版图）的描述，版图的描述可以转化成掩模板（MASK），一种集成电路生产厂商普遍可以接受的生产母板。逻辑或电路网表物理设计制作MASK生产厂家DRCERCLVSLPEVLSI后端设计实现11、DRC（设计规则检查） 设计规则是工艺厂家规定的对版图设计的约束，只有在满足约束条件下的版图才能转化为合格的MASK，否则就有可能在生产中产生一系列的问题。 版图一般由三类元件组成： 晶体管（R、C、L）、连线、连接孔（含通空） 设计规则约束规定了一系列最小线宽、最小间距等的规则，主要包
2、括： I、元件的最小尺寸规则。 II、元件的互连规则，如线宽。 III、元件的间距规则。 层内：同一层的设计规则，主要是宽度和间距。 层间：不同层间的设计规则，主要是元件层间规则和连接孔规则。1a1b1a：AL线最小宽度1b：AL线最小间距2a2a：AL线覆盖接触孔最小尺寸。VLSI后端设计实现23a3a：Poly和有源区的最小间距AL线接触孔有源区多晶硅设计规则的描述形式I、 设计规则 是一个无量纲的参数， 设计规则就是建立以 为基础的约束关系， 作为版图设计中的标识尺寸是一个待定参数。可以统一代入1um、2um、0.5um等具体单位。II、um设计规则 以具体的绝对值作为约束单位，这些约束
3、都是以um为单位。如上图： 1a=2um, 如果是 设计规则， =1um,则1a=2 。VLSI后端设计实现32、ERC（电气设计规则检查） ERC就是检查在版图设计中是否符合电器设计规则，ERC主要检查的内容包括开路、短路、浮空、与电源和地是否连接、连接线是否能通过足够的电流、是否满足驱动能力的要求。3、LPE（版图参数提取） I、提取元件如： 晶体管、R、C、L和寄生元件NMOS管GATEvssSDCVLSI后端设计实现4II、参数计算 LPE工具根据厂家提供的工具，计算相应的参数，如R、C、L的大小，晶体管的工作特性、连线的延迟等，生成标准的TDF（time delay file)文件，
4、在做时序分析和后仿真时要用到这类文件。4、LVS检查（版图对线路检查） 这一步主要是根据LPE提取的线路（从版图中提取得到）和原设计线路的对照检查。 vssVddLayoutSchematicVLSI后端设计实现5二、VLSI后端设计实现的几种常用方法1、全定制设计实现 版图设计师从最底层的单元开始设计，所有的单元都是由版图设计师定制完成，包括逻辑门、I/O口、连线等。电路实现性能较好，但设计效率较低。主要适合于模拟电路和小规模电路的版图实现（10万门以下）。2、门阵列实现技术 门阵列是用大量同种门构成的阵列，在排列紧密的单元行之间留有布线通道。一般我们把布线之前的门阵列称为母片，用户可以根据
5、电路完成最终连线。3、基于标准单元库的设计 标准单元就是经过实践验证正确的电路单元的集合。包括电路符号库、功能参数库和版图描述库三个部分。 I 、标准单元的特性 a、包括基本单元、宏单元、I/O单元。 b、 单元一般等高而不等宽。 c、Vdd和Vss的引出端一般在顶部或底部。VDDVSSVDDVSSAYABYINVnand2VLSI后端设计实现6三、版图设计实现的一般流程平面规划布局全局布线详细布线DRC/ERC/LVS版图设计实现的一般流程数据通路RAM标准单元标准单元标准单元标准单元VddI/OVssVddI/OVss布线通道1、平面规划VLSI后端设计实现72、布局 布局就是在平面规划完
6、成后，根据约束条件将各模块的位置安排妥当，为后续的布线提供比较好的条件。 布局的准则如下： I、尽量减少互连线的总长度 II、创造条件满足关键路径的时序要求。 III、设法使互连的拥挤程度最小化。3、布线 布线是版图设计的最后一步，这一步将全部单元端口之间的所有物理实体互连线全部确定，包括线长、线宽、过孔等。 全局布线详细布线布线是一种预布线，选用布线通道，对块内、块外的的详细布线作出规划。详细布线就是对规划的块内和块外的布线要求加以详细实施。一般目标I、布通概率最大化。II、总的互连线长度最小化。III、关键路径延迟最小化。VLSI后端设计实现84、设计检查 I、DRC（设计规则检查） II
7、、ERC（电气规则检查） III、LVS （版图电路对照检查） IV、 LPE（版图参数提取）及后仿真。VLSI后端设计实现9版图设计例子1-反相器单元设计1、版图设计中各层次说明N+N+2有源区N+: NMOS管的S、DP+: PMOS管的S、DN+N+4Poly：多晶硅，作为MOS管的Gate， 或作为信号连线。N+N+5Contact: 接触孔，1、连接有源区和金属层，2、连接多晶硅和金属层。VLSI后端设计实现10N+N+6Metal：金属层，信号互连，电源和地。P+P+3P+: PMOS管的S、D1Nwell: N阱，PMOS管所在的区域。SiO2；氧化层，层与层之间的隔离绝缘，栅下
8、面叫栅氧，厚度比较薄。其它地方叫场氧，厚度比较厚。P型硅片(衬底）VLSI后端设计实现11P+P+ VDDN+N+VSS NwellVSSVDDYAYAA2、INV：剖面图和版图对照NMOSPMOSVLSI后端设计实现12AVSSVDDY3、INV另外一种版图形状NMOSPMOSVLSI后端设计实现13版图设计例子2-2输入与非门(或非门）单元设计AVSSVDDNMOS BYPMOSVLSI后端设计实现14VSSVDDNMOSPMOSBAYVLSI后端设计实现15AVSSVDDNMOS BPMOSYVLSI后端设计实现16VSSVDDNMOSPMOSBAYVLSI后端设计实现17版图设计例子3
9、-传输门单元设计VSSVDDYNMOSPMOSAClk+CLK-VLSI后端设计实现18版图设计例子4-单元信号互连AN BN ABYVSSVDDABANBNYSchematicLayout布线通道布线通道元件PMOSNMOSVLSI后端设计实现19版图设计例子5-I/O口电路1、Input压焊点（封装引点）VSSVDD到内部逻辑电路衬底接地Nwell接VDD100um* 100um左右VLSI后端设计实现202、Output压焊点（封装引点）VSSVDD到内部逻辑电路衬底接地Nwell接VDD100um* 100um左右VLSI后端设计实现21版图设计例子5-Latch电路DEVSSVDDCLRQENVLSI后端设计实现22
