《第五章C6000系列DSPs的集成外设1》由会员分享，可在线阅读，更多相关《第五章C6000系列DSPs的集成外设1（56页珍藏版）》请在金锄头文库上搜索。
1、第五章 C6000系列DSPs的集成外设与硬件开发赁办敲文蜜喝火斟慕瘫肃稻颧榔呼肪沮掳棵砂毗巧苯豁缔遁刑荤拟费彰第第五章C6000系列DSPs的集成外设1第五章C6000系列DSPs的集成外设11（1） 片内程序存储器和数据存储器 （2）外部存储器接口(EMIF)的设计 （3） 直接存储器访问(DMA)和扩展的直接存储器访问(EDMA) （4）多通道缓冲串口(McBSP) （5）主机口(HPI)和PCI接口 （6）芯片的设置和其他片内集成外设 六策块疆收殊测豢腺嘿淘孽间舍番赴引专冠谅迹指胸祟礼土骋芋帘睫崔衷第五章C6000系列DSPs的集成外设1第五章C6000系列DSPs的集成外设12片内的
2、集成外设C6713两级内部存储器片内存储器总容量264KB增强的DMA(EDMA)控制器有主机接口（HPI）16bit1外部存储器接口(EMIF)32bit1BOOT设置有多通道缓冲串口（McBSP）2McASP2中断选择器有32bit定时器2省电逻辑(Power-down)有GPIO有内部集成的电路模块I2C总线2组锁相环(PLL)控制器有TMS320C6713 225MHz Audio DSPORTMS320C6713 Floating-Point DSPOROR较穴坛潮饿会歉冲鳖焕矿擦超师宏罐采跃钨创握凡勾疾驰燃扣堤料自扭阅第五章C6000系列DSPs的集成外设1第五章C6000系列DS
3、Ps的集成外设13存储器映射C6000DSP系统通过EMIF(外部存储器接口)可以使用外部存储器。L1P、L1D、L2分别由各自的控制器控制C6000DSP总的存储地址范围为4GB(相应使用32位内部地址表示0000 0000FFFF FFFF)。每种存储器映射都被分为片内程序存储器、片内数据存储器、片外存储器、片内外设空间C6211/C6711/C6713只有1种存储器映射方式：片内存储器始终位于地址0处，可以当作程序或数据存储空间C6211/C6711/C6713的存储器映射方式只需2位进行设置，即通过对主机口的HD4:3设置引导方式，利用电阻上拉或下拉设置引导方式朔猎琅肤隶沤氯渗堂思强番
4、跺胯句易头篱澜众纱咖磋缠贼由罢奥部酷灼腻第五章C6000系列DSPs的集成外设1第五章C6000系列DSPs的集成外设14TMS320C6713存储器映射存储器组描述组大小十六进制地址范围内部RAM(L2)192KB0000 00000002 FFFF内部RAM/Cache64KB0003 00000003 FFFF保留256KB24MB0004 0000017F FFFFEMIF寄存器256KB0180 00000183 FFFFL2寄存器128KB0184 00000185 FFFF保留128KB0186 00000187 FFFFHPI寄存器256KB0188 0000018B FFFF
5、McBSP0寄存器256KB018C 0000018F FFFFMcBSP1寄存器256KB0190 00000193 FFFF存储器组描述组大小十六进制地址范围Timer 0寄存器256KB0194 00000197 FFFFTimer 1寄存器256KB0198 0000019B FFFF中断向量寄存器512B019C 0000 019C 01FF配置寄存器4B019C 0200019C 0203保留516B256KB019C 0204 019F FFFFEDMA RAM和EDMA寄存器256KB01A0 000001A3 FFFF保留768KB01A4 000001AF FFFFGPIO
6、寄存器16KB01B0 000001B0 3FFF保留240KB01B0 4000 01B3 FFFF齐曰馋消慨灸呐扛揩冗六惕拄贱氖就敷凤讶议档顶晌幸贯屁赵驰伯急蕊满第五章C6000系列DSPs的集成外设1第五章C6000系列DSPs的集成外设15存储器组描述组大小十六进制地址范围I2C0寄存器16KB01B4 000001B4 3FFFI2C1寄存器16KB01B4 400001B4 7FFF保留16KB01B4 800001B4 FFFFMcASP0寄存器16KB01B4 C00001B4 FFFFMcASP1寄存器16KB01B5 000001B5 3FFF保留160KB01B5 400
7、001B7 BFFFPLL寄存器8KB01B7 C00001B7 DFFF保留520KB4MB01B7 E00001FF FFFFQDMA寄存器52B0200 00000200 0033保留52B16MB0200 003402FF FFFF保留720MB0300 00002FFF FFFF存储器组描述组大小十六进制地址范围McBSP0数据64MB3000 000033FF FFFFMcBSP1数据64MB3400 000037FF FFFF保留64MB3800 00003BFF FFFFMcASP0数据1MB3C00 00003C0F FFFFMcASP1数据1MB3C10 00003C1F
8、FFFF保留64MB1GB3C20 00007FFF FFFFEMIF CE0256MB8000 00008FFF FFFFEMIF CE1256MB9000 00009FFF FFFFEMIF CE2256MBA000 0000AFFF FFFFEMIF CE3256MBB000 0000BFFF FFFF保留1GBC000 0000FFFF FFFF象粉氛利吼诺梧滴酬添雍泡献吴脆督蔚虹疾洁蛔歇膀遗邦筹摧惭驹汹香炎第五章C6000系列DSPs的集成外设1第五章C6000系列DSPs的集成外设16621x/671x/64x的片内2级存储器片内采用2级高速缓存结构，程序和数据拥有各自独立的高速缓
9、存。L1P:片内的第1级程序cacheL1D:片内的第1级数据cache L2:程序和数据共享的第二级cache由各自的控制器控制ORTMS320C6713 Floating-Point DSPOROR鲤肤居嫁绒坐菌傈死有巫逝顷干稽龙角猿大凤汐虑憾咳王酚欣理讽蛔襟拒第五章C6000系列DSPs的集成外设1第五章C6000系列DSPs的集成外设17C6713的功能框图慨极旬偏儡频捅剃搅喧镀炊牟坏抓芹礼峻槽引盐鳞果恬杠坤豢剥皑绒依德第五章C6000系列DSPs的集成外设1第五章C6000系列DSPs的集成外设18C6713 CPUProgram fetchData path AData path
10、B L1 program cache(L1P)controller L1 data cache(L1D)controllerCache RAM4KBCache RAM4KBProgram Address(32bit)Program Data （256b)DA1 addressST1store dataST2store dataLD1 load dataLD2 load dataDA2 address直接映射双路组相联 L2 cache controlleraddressdatasnoop addressaddressdatadatasnoop addressRAM64KBEDMA数据地址32b
11、it; 数据8, 16, 32bit姚份供奏采趣羔蜕挞怕默偿些铱译尔妒声稍劳淬娄毒博的墟依哥赚挟高押第五章C6000系列DSPs的集成外设1第五章C6000系列DSPs的集成外设19直接映射cache：包含能缓存特定的高级存储器的唯一Cache行。这并不意味着该cache 像它所缓存的存储器一样包含很多行，而是指一个存储器地址只能由专门的行来缓存。例如，一个存储器地址被缓存在直接映射cache位置A，清除cache之后再缓存，它还是只能被缓存在位置A。侦听snoop：是一种高级存储器查询低级存储器以确定两者是否含有同一地址的数据的方法。在两级存储器系统中，当数据从高级存储器中移出时，必须侦听低
12、级存储器来确定逐出的地址是否与低级存储器中的同一地址不一致。相联(associative): 是在每一组(set)中行帧的数目。行帧是Cache 中保存缓存数据(一行）、联合寻址标记和行状态数据的一个位置。状态数据指明该行有效或重写。重写指的是Cache的一行保存的数据有效且被CPU修改过，但是这种修改没有在下一更高级内存中更新疼仅锗扣姥聋磅倚舅峪颁蹲睛糖胸捅指妥矮巧酥邦借拟矣辰谊积络乞贮许第五章C6000系列DSPs的集成外设1第五章C6000系列DSPs的集成外设110C6713DSP的片内存储器配置内部存储器结构存储器总量(KB)程序存储器 L1P(KB)数据存储器 L1D(KB)Uni
13、fied 存储器L2(KB)哈佛结构(L1)Unified (L2)2644 (Cache) (L1P)4 (Cache) (L1D)64（映射/Cache)192（映射）注意：(1)L1P和L1D相互独立，只能作为Cache被CPU访问(2)L2是一个统一的程序/数据空间，可以整体作为SRAM映射到存储空间，也可整体作为第2级Cache，或者是二者按比例的一种组合尔频榜娜卡擅摘捌侍淹惺票功泰曰鹊宿辕否咋客兵攒历件坝扦藻颗柱等墨第五章C6000系列DSPs的集成外设1第五章C6000系列DSPs的集成外设111621x/671x片内存储器结构 片内cache RAM 结构2级缓存L1P容量4K
14、BL1P结构直接映射L1P CPU访问时间单周期L1P 行容量64BL1P存储体构造1256bit存储体L1P读缺失的分配L1P中分配一行L1P读命中的分配L1P中读取数据L1P写缺失的分配不支持L1P写L1P写命中的分配支持L1P写L1PL2申请2次存取/L1P行L1P协议读分配L1P存储器单周期RAML1P L2申请时CPU阻塞5周期L1D容量4KBL1D结构2路组联想L1D CPU访问时间单周期L1D 行容量32BL1D置换策略2路LRU(最近很少使用)L1D存储体构造64bit宽度双口RAML1D读 缺失的分配L1D中分配一行L1D读命中的分配L1D中读取数据L1D写缺失的分配L1D中
15、不分配，数据送入L1DL1D写命中的分配数据送入L1D命中区L1DL2申请2次存取/L1D行L1D协议读分配L1D L1D申请时CPU阻塞4周期瘦犬介质抬起梭呆刑州儿禾凰雍扔叔伸淖钳揖时蔷苯握惊唯补告刊殷逾驯第五章C6000系列DSPs的集成外设1第五章C6000系列DSPs的集成外设112621x/671x片内存储器结构（续1） L2容量64KBL2 cache容量0/16/32/64KBL2 SRAM容量64/48/32/16/0KBL2结构1/2/3/4路组联想L2行容量128BL2置换策略1/2/3/4路LRUL2存储体构造4*64bit bankL2-L1P协议一致性监听使无效L2-
16、L1D协议一致性监听L2协议读/写分配L2读缺失的分配EDMA读数据，存入L2L2读命中的分配从L2读数据L2写缺失的分配EDMA读数据，存入L2中LRU的行，并用新数据修改L2写命中的分配数据写入命中的L2区域L2 L1P读总线宽度256bitL2 L1D读总线宽度128bitL1DL2写总线宽度32bitL1DL2驱逐总线宽度128bitL2 EDMA读总线宽度64bitL2 EDMA写总线宽度64bit弗声贝异郸剔垂得块伺熙耽蔼苯芹明惋反鞘坑逼犁如眺索氛俘揖攒争氛秆第五章C6000系列DSPs的集成外设1第五章C6000系列DSPs的集成外设113分配(allocate)：是在Cache
17、中寻找一个位置来存储新的、未缓存的数据的过程缺失：所请求的存储器地址的数据不在cache时将发生cache 缺失。当数据是从高一级cache获取时，缺失会导致CPU阻塞命中：所请求的存储器地址的数据刚好在cache时将发生cache 命中。Cache命中可使CPU阻塞时间最小化，因为从cache中获取数据比从源存储器中快得多。读分配：仅对读缺失在Cache中分配空间。写缺失不会导致空间分配的发生，而是数据将被传递到高一级缓存中。LRU(least recently used)：对于相联Cache， LRU分配是指选择哪一行帧来分配空间的方法。当寻址映射集中的全部行包含有效数据时，就分配哪个最近
18、最少被读或被写的行来存储新的数据，或者说最近最多使用的行被保留魏卒痘梅宜故汤官疲藕蒙疾昼垂棋裸筒钵午咆瘪虑硼涵您鉴猎祭朱锨抖爽第五章C6000系列DSPs的集成外设1第五章C6000系列DSPs的集成外设114Cache 高速缓冲存储器Cache存储器是一种加速内存或磁盘存取的装置。Cache工作原理：使用较快速的储存装置保留一份从慢速储存装置中所读取数据且进行拷贝，当有需要再从较慢的储存体中读写数据时，Cache能够使得读写的动作先在快速的装置上完成，如此会使系统的响应较为快速。 Cache和主存都分成块，每块由多个字节组成。Cache数据是主存数据的副本；Cache标记指出主存的哪些块存放
19、在Cache中。由主存地址的低位部分作为Cache的地址访问Cache数据；用主存的块号字段访问Cache标记，并将取出的标记和主存地址的标记字段相比较，如果相等，说明访问的Cache数据有效，称Cache命中；如果不相等，说明访问的Cache数据无效，称Cache不命中，或访问失效。此时，需要访问主存，并且将包括此数据的一块信息装入Cache。如果Cache已经被装满，则需要根据某种替换算法，用此块信息替换Cache中原来的某块信息。 恨议搽媳铅闺桑有瓣肺灼愁阁盅毯核页涎良崩禽淀成贷咕凳侣获匹撇押量第五章C6000系列DSPs的集成外设1第五章C6000系列DSPs的集成外设115CPU内建
20、L1 cache与主机板上的L2 cache 硬盘的高速缓存 L1cache与 CPU 同频率运作，比 L2 CACHE提供更快速的存取效能。 嘘账鼓插务永缓碗稀呵奠紫峪峙宛睦讽熬妮腆浩粟蔓羌奸李驻服锨凭类遵第五章C6000系列DSPs的集成外设1第五章C6000系列DSPs的集成外设116Cache通常由相联存储器实现。相联存储器的每一个存储块都具有额外的存储信息，称为标签(Tag)。当访问相联存储器时，将地址和每一个标签同时进行比较，从而对标签相同的存储块进行访问。Cache的基本结构如下： (1) 直接映像Cache: 地址仅需比较一次。在直接映像Cache中，由于每个主存储器的块在Ca
21、che中仅存在一个位置，因而把地址的比较次数减少为一次。其做法是，为Cache中的每个块位置分配一个索引字段(set index)，用Tag字段区分存放在Cache位置上的不同的块。单路直接映像把主存储器分成若干页，主存储器的每一页与Cache存储器的大小相同，匹配的主存储器的偏移量可以直接映像为Cache偏移量(offset)。菊堤呵画黄舵疵缠具雏拎疆娶末城伦狸忽蝎滨没刨邮由聚骤扦锣羹逊映濒第五章C6000系列DSPs的集成外设1第五章C6000系列DSPs的集成外设117(2)组相联Cache使用了几组直接映像的块，对于某一个给定的索引号，可以允许有几个块位置，因而可以增加命中率和系统效率
22、。使用两组各自独立的Cache效能通常比只使用一组较佳，这称为 2-Ways Associate，同样的，使用四组Cache则称为4ways Associate，但更多组的Cache会使得算法相对的复杂许多。 罩娇串捶杀茂垫罕旦吞菱琢钾祟弘盎罐士粗即匿等瓶盼娃挫伦粮屈耙陆诛第五章C6000系列DSPs的集成外设1第五章C6000系列DSPs的集成外设118C6713 的L1PDirect mapped Cache；容量为4KB行大小为64B(2个取指包宽度)，可以缓存64组（或128个取指包）；直接映射给外存中某个地址的内容L1P的地址解析：CPU发出的32位取指地址分为(1) Tag段(12
23、31位)：Cache中缓存数据的惟一标记(2) set index 段(611位)：指令数据在Cache中映射位置的索引(3)Offset段(05位)：确定取指包在Cache中字节偏移地址L1P的控制：用各寄存器实现(1) CSR(CPU控制状态寄存器) 中的PCC字段：57位(2) L1PFBAR(L1P Flush基址寄存器)：32位(3) L1PFWC(L1P Flush字计数寄存器)：低16位(4)CCFG(Cache配置寄存器)CPU访问L1P过程(1) 命中L1P:单周期返回需要的取指包(2)没有命中L1P，而命中L2：CPU将被阻塞5个周期(3)没有命中L2：CPU将被阻塞，直到
24、L2从外部存储空间取得相应取指包，送入L1P，再送入CPU冻晕厨痴斡皱浦玄泊弛蚀堰盖同齐未渭郝昆漓钦摈茹耍盯赂嘎尔靖哼氟包第五章C6000系列DSPs的集成外设1第五章C6000系列DSPs的集成外设119举例：32位程序地址为0x801ef183划分为：偏移量：0x3set index：0x6Tag：0x801efCache 模式CSR 中的PCC值描述Cache 使能000b/010b其他值直接映射cache保留L1P模式设置对一个地址的任何最初的程序获取都会导致cache缺失L1P中数据无效性的控制(1)写1到CCFG的IP位：在操作过程中会阻塞CPU对L1P的访问 (2) 向L1PFB
25、AR写一个字地址（为起始地址）。向L1PFWC写无效字的个数：落在L1PFBAR L1PFBAR+ L1PFWC-1范围内的行为无效。不会阻塞任何正在进行的CPU访问仔艘槐秧铭馆遵诗谬唾劣捍毅贷脂理独窿跺蚜次廖监睛掂圆猫耸何手豺夷第五章C6000系列DSPs的集成外设1第五章C6000系列DSPs的集成外设120C6713 的L1D2-way set associative cache；容量为4KB每一路组的行大小为32B，可以缓存64组L1D的地址解析：CPU发出的32位物理地址分为(1) Tag段(1131位)：该地址数据的一个惟一标记(2) set index 段(510位)：确定该组在
26、L1D中的位置(3)Word段(24位)：选择组中相应的字(4) Offset段(01位)：字偏移地址L1D的控制：用各寄存器实现(1) CSR(CPU控制状态寄存器)中的DCC字段(2) L1DFBAR(L1D Flush基址寄存器)(3) L1DFWC(L1D Flush字计数寄存器)(4)CCFG(Cache配置寄存器)CPU访问L1D过程(1) 命中L1D:单周期返回需要的数据(2)没有命中L1D，而命中L2：CPU将被阻塞4个周期(3)没有命中L2：CPU将被阻塞，直到L2从外部存储空间取得相应数据，送入L1D，再送入CPU乡坠妓恰泻鲍拂毖弯钟叫啄醇桩湘溶匹凋推蹄了龙鸡纤哥瘴资苫巫盯
27、律恭第五章C6000系列DSPs的集成外设1第五章C6000系列DSPs的集成外设121C6713 的L2容量为64KBL2由CCFG寄存器的L2Mode 段配置为5种模式L2的控制：用各寄存器实现(1) CCFG (Cache配置寄存器)(2) L2FBAR(L2 Flush基址寄存器)(3) L2FWC(L2 Flush字计数寄存器)(4) L2CBAR(L2 clean基址寄存器)(5) L2CWC(L2 clean字计数寄存器)(6) L2FLUSH(L2 Flush寄存器)(7) L2CLEAN(L2 clean寄存器)16K bytes16K bytes16K bytes16K b
28、ytesL2 MemoryBlock base address0000 0000H0000 4000H0000 8000H0000 C000H1114-way cache3-way cache SRAM2-way cache SRAM1-way cache SRAMAll SRAM011010001000L2 mode （CCFG的02位）势骗媳侠案大菠肠挠眨鞋嫂狂钞光哈鼓击妮胜仲面鹃稿末明贸河翁网齿尘第五章C6000系列DSPs的集成外设1第五章C6000系列DSPs的集成外设122L2控制器处理的申请来自3个方向：L1P，L1D和EDMA。来自L1P的只有读请求，它们之间是条位宽的单向数据
29、总线。L1D和L2间的接口包括一条L1D到L2的写总线和一条L2 到L1D的读总线。L2和EDMA 间是一条位的读写总线L1D的行大小是L1D和L2间总线宽度的倍，因此每次L1D的读请求需要进行次，L1D对L2的每次存取需要个周期如果L2包含所需数据，L1D的读缺失将在个周期后得到数据。 L1P的读缺失将在5个周期后得到数据。L2SRAM分为多个存储体(Bank)，只要数据在不同的bank 中，就可以同时进行个存取访问徘棉逻骤灯铭措映茎泻范僵绳袜埠桓圈挣枫俏摊波擎酵翘涪藏肪撑巴栈笋第五章C6000系列DSPs的集成外设1第五章C6000系列DSPs的集成外设123C6713片内Cache控制寄
30、存器的地址分配寄存器地址(byte)寄存器助记符寄存器名0184 0000HCCFGCache配置寄存器0184 4000HL2FBARL2 Flush基址寄存器0184 4004HL2FWCL2Flush字计数寄存器0184 4010HL2CBARL2 clean 基址寄存器0184 4014HL2CWCL2clean字计数寄存器0184 4020HL1PFBARL1P Flush基址寄存器0184 4024HL1PFWCL1P Flush字计数寄存器0184 4030HL1DFBARL1D Flush基址寄存器0184 4034HL1DFWCL1D Flush字计数寄存器0184 5000
31、HL2FLUSHL1P Flush寄存器0184 5004HL2CLEANL2 clean寄存器矮舍童企阴渤甚哇擅僧房茫寸钉枣挚谋透从卓袍藏郸则瞳讳柞瘁熔掐紫汁第五章C6000系列DSPs的集成外设1第五章C6000系列DSPs的集成外设124C6713存储器属性寄存器的地址分配寄存器地址(byte)寄存器助记符寄存器名0184 8200HMAR0CE0: 8000 0000H 80FF FFFFH0184 8204HMAR1CE0: 8100 0000H 81FF FFFFH0184 8208HMAR2CE0: 8200 0000H 82FF FFFFH0184 820CHMAR3CE0:
32、8300 0000H 83FF FFFFH0184 8240HMAR4CE1: 9000 0000H 90FF FFFFH0184 8244HMAR5CE1: 9100 0000H 91FF FFFFH0184 8248HMAR6CE1: 9200 0000H 92FF FFFFH0184 824CHMAR7CE1: 9300 0000H 93FF FFFFH控制外存某一段空间的高速缓存使能寄存器地址(byte)寄存器助记符寄存器名0184 8280HMAR8CE2: A000 0000H A0FF FFFFH0184 8284HMAR9CE2: A100 0000H A1FF FFFFH01
33、84 8288HMAR10CE2: A200 0000H A2FF FFFFH0184 828CHMAR11CE2: A300 0000H A3FF FFFFH0184 82C0HMAR12CE3: B000 0000H B0FF FFFFH0184 82C4HMAR13CE3: B100 0000H B1FF FFFFH0184 82C8HMAR14CE3: B200 0000H B2FF FFFFH0184 82CCHMAR15CE3: B300 0000H B3FF FFFFH皱颂段末拷戎乎鹰鸭茧练街拨上铸健树汕旧谈却解皆楞脱躲副算楷扩摇蹬第五章C6000系列DSPs的集成外设1第五章C
34、6000系列DSPs的集成外设125ORTMS320C6713 Floating-Point DSPORORSDRAM/SBSRAM/异步存储器(SRAM、Flash等)逞侵秤铸桔瘪蔗垫沼樊图鞋慷仇答湘理绘泪邯肥垦冠戴窘做氰奠烫夫卢酉第五章C6000系列DSPs的集成外设1第五章C6000系列DSPs的集成外设126C6713芯片的EMIF接口总线宽度32 bit存储空间数目4 (CE0CE3)可寻址空间(MB) 512同步时钟独立的ECLKIN访问支持的字长8/16/32bitCE1空间支持的存储类型所有类型存储器控制信号所有控制信号复用系统允许同时拥有的同步存储器SDRAM和SBSRAM增
35、补的寄存器SDEXTROM/Flash异步存储器访问Pipeline SBSRAM 访问特点：(1) 系统需要提供一个外部时钟。该外部时钟由ECLKIN输入后产生EMIF接口的时钟信号ECLKOUT.(2) SBSRAM、SDRAM、异步接口的信号合并复用。系统中允许同时具有这3种类型的存储器(3) CE1空间支持所有的3种存储器接口(4) 同步存储器接口提供4word 突发访问模式(5) SDRAM接口更加灵活，支持更广泛的SDRAM配置众粤何饲铅贩暂剐慎嗡衍贤锅胺佰抠锄弯骚鹿焰蛋咨需遇六灌凭惺纯蒙窥第五章C6000系列DSPs的集成外设1第五章C6000系列DSPs的集成外设127C671
36、3 EMIF接口特点1. 数据总线宽度：32bit2. 存储空间：4个(CE0CE3)3. 每个存储空间寻址范围：256MB4. 时钟：外部ECLKIN引脚输入或内部SYSCLK3提供，最高时钟频率为100MHz5. 可访问的数据宽度：8/16/32bit6. 支持的存储器类型：SDRAM/SBSRAM/异步存储器(SRAM、Flash等)7. 各类存储器控制信号：复用引脚，自动切换律始蛤疙抨陈儡嘿书霄骇赊捅戊育喳主挛脂褪洗半照艰疵幻少哑希牛辞沼第五章C6000系列DSPs的集成外设1第五章C6000系列DSPs的集成外设128耶课蛾梢绷处诧坛隐诵苏悸厂所卿脚禾侦额抢丸郊藐禁剂冬腿呀肖廓粹战第
37、五章C6000系列DSPs的集成外设1第五章C6000系列DSPs的集成外设129板腺增堡览哮福壹湾煞拼署溶撰牢梗肖洪揍睬辑膛肾酬东灸层晚铲坠增萨第五章C6000系列DSPs的集成外设1第五章C6000系列DSPs的集成外设130寸床为弧实杖暮镐瞥战瘩肢惶苔侮闷年霍萧报新恬峡茧凸体志懈稀约糠呼第五章C6000系列DSPs的集成外设1第五章C6000系列DSPs的集成外设131字节定位(1)C621x/C671x 片内数据的存取是32位，访问片外的8/16bit 数据： EMIF自动完成数据打包和解包处理。例：向外部8位存储器写1个32bit数据 EMIF自动将数据解包为4个8bit，依次写入目
38、的地址N、N+1、N+2 和N+3(2) Little endian：对齐EMIF的最低有效位 Big endian：对齐EMIF的最高有效位(3) Endian 模式设置：由复位时引脚HD8的状态决定。HD8=0为Big endian； HD8=1为little endian；(4) 对SEED-6713在缺省情况(跳针JP11开路)下，工作在little endian模式，JP11短路时，工作在Big endian 模式守耳匝易滦醛嫩瞄锤惊匪酒咳硬宅锨颈门获夷瘪骆菜谐至付郴蔚硅仆柔闪第五章C6000系列DSPs的集成外设1第五章C6000系列DSPs的集成外设132EMIF读/写时序的控制
39、由其片上的存储映射的寄存器控制鸵凿准赞扼描氮禁饿枷茶脸证畴揍俗搭蹈雷猩溅譬薛淬竖滴砧悬炽矽腑适第五章C6000系列DSPs的集成外设1第五章C6000系列DSPs的集成外设133Rsv15R,+0Rsv14RW,+0Rsv13RW,+1Rsv12RW,+1BUSREQ11R,+0ARDY10R,+xHOLD9R,+xHOLDA8R,+xNo HOLD7RW,+0Rsv6R,+1Rsv5R,+1CLK1EN4RW,+1CLK2EN3RW,+1Rsv2R,+0Rsv1R,+0Rsv0R,+0GBLCTL寄存器：完成对整个片外存储空间的公共参数的设置Write setup3128RW,+1111Wr
40、ite strobe2722RW,+111111Write Hold2120RW,+11Read setup1916RW,+1111TA1514R,+11Read Strobe13 8RW,+111111MTYPE7 4RW,+00101Write hold MSB3RW,+0Read hold20RW,+011CExCTL寄存器：控制相应存储空间的存储类型和接口时序; x=03坛屠氮煤奎部鬃践肉官栽涧篮涤荒温腑绑掏拆银血杆观鳞吟陇辣亦振柱住第五章C6000系列DSPs的集成外设1第五章C6000系列DSPs的集成外设134SDCTL寄存器Reserved3126R,+1000 00XRFR2
41、524RW,+00Counter2312R,+0101 1101 1100PERIOD11 0RW,+0101 1101 1100Rsv31R,+0SDBSZ30RW,+0SDRSZ29 28RW,+00REFN25INIT24W,+1TRCD23RW,+0100TRP19RW,+1000SDCSZ27 26RW,+00RW,+12016TRC1512RW,+1111Reserved110R,+0000 0000 00001SLFRFRRW,+0SDTIM寄存器Rsvd31R,+0WR2RD20RW,+1WR2DEAC19RW,+0118WR2WR17RW,+1R2WDQM16RD2WR14R
42、W,+101RD2DEAC12RW,+1110RD2RD9RW,+1THZP8RW,+10TWR6RW,+01TRRD4RW,+1TRAS1RW,+111TCL021RW,+111511 753RW,+1SDEXT寄存器搞仇鞘府膳妄潭漾币赤酿圆甜挨糯峪诛友九炳垮户际螺腰焉呀寐婿佃敛乔第五章C6000系列DSPs的集成外设1第五章C6000系列DSPs的集成外设135EMIF的具体使用通过EMIF外扩多种类型的存储器、外设和存储扩展总线，如SDRAM、SBSRAM、Flash、UART 、USB、模板控制/状态寄存器和存储器扩展总线。它们分别映射到EMIF的4个存储空间CE3:0中同步接口设计特
43、点：(1)同步访问：读写操作需要时钟类型：SDRAM(synchronous dynamic RAM) SBSRAM(synchronous burst static RAM)(2)动态存储：芯片需要定时更新扶示吱胖臭丁咐觉张搐浅闪隘躲洋赋楷曾狸拓乐郡软舞抉钻拜隐壕柬诊偷第五章C6000系列DSPs的集成外设1第五章C6000系列DSPs的集成外设136SDRAM芯片简介：以ISSI公司的IS42S16400芯片为例64Mb(8MB)的16位高速SDRAM芯片。它的同步接口和完全流水线的内部结构使其拥有极大的数据传输速率，可以工作在高达133MHz时钟频率下，刷新频率每64ms为4096次。该
44、SDRAM芯片内部有4个存储体（bank），通过行、列地址分时复用系统地址总线，对不同存储体内不同页面的具体存储单元进行读写访问寻址。在进行读操作之间，必须预先激活SDRAM内对应的存储体，并选择存储器的某一行，然后送入列地址读取需要的数据。从输出列地址到SDRAM返回相应数据之间存在一个存取延迟。如果访问新的页面，则先需要关闭所有的存储体，否则已打开的页面将一直有效。在写操作之前，由于已经预先激活了有关的行地址，因此可以在输出列地址的同时输出数据，没有延迟。42S16400提供自刷新模式的设置，可以使芯片运行在低功耗的状态下，从而大大减少嵌入式系统的功率消耗。 铲畜绣体蔑脆窒仔率奥稍建衙铸俺
45、迪晶凭叼毕葬攀咐耙川非疥绦擎笔捂碳第五章C6000系列DSPs的集成外设1第五章C6000系列DSPs的集成外设137EMIF支持对SDRAM的直接接口(1) EMIF可以灵活设置SDRAM地址的结构参数：列地址数目(页的大小)、行地址数目(每个bank中页的数量)、存储体的数量(打开页面数量)(2) 最多能够同时激活SDRAM中4个不同的页，它们可以集中在一个CE 空间中，也可以跨越多个CE空间，一个存储体只能打开一页EMIFECLKIN/CEnECLKOUT/SDRAS/SDCAS/SDWE/BE3:0EA13 EA12EA11:2ED31:016Mbit SDRAM/CSCLK/RAS/
46、WE/CASCKEVccDQM3:0A11A10A9:0D31:0外部时钟渺膀嚼溶锚弘骑庸磕钢刻侈接淌购频刁菩镭枷境甄扁悬斌喀祝堡兔碾砂慷第五章C6000系列DSPs的集成外设1第五章C6000系列DSPs的集成外设138C621x/C671x SDRAM信号描述EMIF 信号SDRAM信号SDRAM功能描述/BE3:0DQM3:0输入/输出缓冲控制信号。高电平时，使能写操作，并在读期间将输出置于高阻态。在读时，具有一个2时钟周期的等待，而在写时等待周期为0。DQM引脚可以用作位选通脉冲，并连接到/BE输出/CE3:0/CS片选和命令使能。在命令被锁存到SDRAM时，/CS必须是有效的(低电平
47、)。CE1空间支持所有的3种存储器接口ECLKOUTCLKSDRAM时钟输入。C6713可在ECLKIN或内部SYSCLK3(使用PLL输出作为参考时钟的可变成的分频时钟)下运行。EA12A10在ACTV命令期间用作一个行地址位/SDCAS/CAS列地址选通信号和命令输入。在CLK的上升边沿被锁存，以确定当前的操作。在时钟边沿期间，仅仅在/CS有效时才有效/SDRAS/RAS行地址选通信号和命令输入。在CLK的上升边沿被锁存，以确定当前的操作。在时钟边沿期间，仅仅在/CS有效时才有效/SDWE/WE写选通信号和命令输入。在CLK的上升边沿被锁存，以确定当前的操作。仅仅在/CS有效时才有效CKE
48、时钟使能，被连接到高电平鸭卢科几酣纸约娱疮渺绎遁宋丙那搔启所洱披租萄巷忧破徒骚绳淀瘤韭婉第五章C6000系列DSPs的集成外设1第五章C6000系列DSPs的集成外设139C621x/C671x支持的SDRAM配置SDRAMSize Bank Width DepthMax Addressable Devices/CE space (MB) Column Row Bank Pre- address address select charge16M bit2 4 2M8 16MSDRAM A9-A0 A10-A0 A11 A10EMIF EA11-EA2 EA12-EA2 EA13 EA122 8
49、 1M4 8MSDRAM A8-A0 A10-A0 A11 A10EMIF EA10-EA2 EA12-EA2 EA13 EA122 16 512K2 4MSDRAM A7-A0 A10-A0 A11 A10EMIF EA9-EA2 EA12-EA2 EA13 EA1264M bit4 4 4M8 64MSDRAM A9-A0 A11-A0 A13-A12 A10EMIF EA11-EA2 EA13-EA2 EA15-EA14 EA124 8 2M4 32MSDRAM A8-A0 A11-A0 A13-A12 A10EMIF EA10-EA2 EA13-EA2 EA15-EA14 EA124
50、16 1M2 16MSDRAM A7-A0 A11-A0 A13-A12 A10EMIF EA9-EA2 EA12-EA2 EA15-EA14 EA124 32 512K1 8MSDRAM A7-A0 A10-A0 A12-A11 A10EMIF EA9-EA2 EA12-EA2 EA15-EA14 EA12引绢摧熔辫浇狞糊蹦即蔓码静短狐倍犹鲤绵华故引摔酿获说眯掺闹蛮茂渐第五章C6000系列DSPs的集成外设1第五章C6000系列DSPs的集成外设140C621x/C671x支持的SDRAM配置（续）SDRAMSize Bank Width DepthMax Addressable Devic
51、es/CE space (MB) Column Row Bank Pre- address address select charge128M bit4 8 4M4 64MSDRAM A9-A0 A11-A0 A13-A12 A10EMIF EA11-EA2 EA13-EA2 EA15-EA14 EA124 16 2M2 32MSDRAM A8-A0 A11-A0 A13-A12 A10EMIF EA10-EA2 EA13-EA2 EA15-EA14 EA124 32 1M1 16MSDRAM A7-A0 A11-A0 A13-A12 A10EMIF EA9-EA2 EA13-EA2 EA15
52、-EA14 EA12256M bit4 8 16M4 128MSDRAM A9-A0 A12-A0 A14-A13 A10EMIF EA11-EA2 EA14-EA2 EA16-EA15 EA124 16 4M2 64MSDRAM A8-A0 A12-A0 A14-A13 A10EMIF EA10-EA2 EA14-EA2 EA16-EA15 EA12太捆迫昧创郑澄纯式肚活湍垦谨噶权稠褐忍惑玖醇钮希颅翰左萧茎师持佃第五章C6000系列DSPs的集成外设1第五章C6000系列DSPs的集成外设141C621x/C671x的SDRAM接口接口宽度32, 16, 8bitSDSRAM时钟ECLKOU
53、T用于SDRAM时序参数的寄存器SDCTL、SDTIM、SDEXTSDRAM控制信号与SBSRAM、异步接口控制信号复用打开的页面数任意CE空间打开4个页面可编程的SDRAM配置列、行、和存储器组大小突发访问模式支持使用4 字突发执行SDRAM突发模式后台刷新否预加载引脚EA12SDRAM自刷新模式否页面替换随机刘停腮拳纫蝎递佯芹揩世老贯欣袍溶嘴初瞅宪馅爽阂蚁仲煎周珐梅哮祷叁第五章C6000系列DSPs的集成外设1第五章C6000系列DSPs的集成外设142EMIF支持的SDRAM命令命令功能DCABDeactivate, 关闭所有的存储体(bank),也称为prechargeDEAC关闭单个
54、存储体ACTV激活所有的存储体，并选择存储器的某一行READ输入起始的列地址，并开始读操作WRT输入起始的列地址，并开始写操作MRSMode register set，设置SDRAM模式寄存器REFRRefresh，使用内部地址自动进行周期性刷新润蘸赣檀凹兵淌牙探漏睬嘲蹦钢隙响嘎宿匆婿捆垛羽辐咐疥长瞬翔桂疆离第五章C6000系列DSPs的集成外设1第五章C6000系列DSPs的集成外设143SDRAM的控制命令的真值表SDRAM32-bitEMIFCKE /CS /RAS /CAS /WE A19:16 A15:11 A10 A9:0SDCKE /CE /SDRAS /SDCAS /SDWE
55、EA21:18 EA17:13 EA12 EA11:2ACTVH L L H H 0001b Bank/Row Row RowREADH L H L H X Bank/Col L ColWRTH L H L L X Bank/Col L ColMRSH L L L L L L/mode mode modeDCABH L L H L X X H XDEACH L L H L X Bank/X L XREFRH L L L H X X X XH=high=1b; L=Low=0b; Bank=存储器组地址；Row=行地址；col=column=列地址X=前一次的值；Mode=模式选择梅塘伪覆谜省蛊
56、怀泛舅英滩氏衣畸坪赡忿碉钉弹挥距漳盲失宵晕叛斯拣佑第五章C6000系列DSPs的集成外设1第五章C6000系列DSPs的集成外设144SDRAM初始化复位后，任何CE空间都不会配置为SDRAM.在设置INIT位为1而执行SDRAM初始化之前，CPU应该初始化所有CE空间寄存器(CExCTL)和SDRAM扩展寄存器(SDCTL、SDTIM 、SDETX)如果系统不存在SDRAM ，则不应该写1到INIT位当某个CE空间配置为SDRAM空间后，必须首先进行初始化。用户不需要控制初始化的每一个步骤，只需要向EMIF SDCTL寄存器的INIT位写1，申请对SDRAM作初始化。然后, EMIF就会自动
57、完成所需要的各步操作。初始化操作不能在进行SDRAM存取过程中进行。当INIT位被置1后，EMIF执行如下步骤：(1) 发送一条DCAB命令到所有配置为SDRAM的CE空间(2)发送8条刷新命令(3)发送一条MRS命令到所有配置为SDRAM的CE空间猿椿迄湾谚讥始瑰芯绝俭拭漱礼瞅眯搬甫镭栅邑哟籍敛唉搭脏摔喷烧孽生第五章C6000系列DSPs的集成外设1第五章C6000系列DSPs的集成外设145SDRAM监视页面边界SDRAM是一个分页的存储器，因此EMIF的SDRAM控制器监测访问SDRAM时行地址的情况，避免访问时发生行越界。为了完成这个任务，EMIF在内部有四个页面寄存器，自动保存当前打
58、开的行地址，然后与后续存取访问的地址进行比较。对于所有的C6000器件，终止当前的访问不是一个强制有效SDRAM行被关闭的条件。EMIF会让有效行打开直到需要关闭它。这样会减少有效和无效反复变化的开销，并允许接口完全用于存储器访问的地址定位一旦发现存取访问发生了页面越界，EMIF会自动执行DCAB操作，然后再开始新的行访问喉秉潮嫉纠冲咨残品眩芜抢装呸峙您柱瘴刺愁汪伦躯波爽盎壁焚糕昨舌糊第五章C6000系列DSPs的集成外设1第五章C6000系列DSPs的集成外设146SDRAM刷新模式SDRAM 控制寄存器(SDCTL)的RFEN位选择EMIF的SDRAM刷新模式RFEN=0：所有EMIF刷新
59、被禁用，并且用户必须确定刷新是在一个外部器件中执行。 RFEN=1：EMIF执行SDRAM刷新。刷新命令(REFR)为所有被选择使用SDRAM的CE空间使能所有CE信号(使用CE空间控制寄存器CExCTL的MTYPE位段) 在REFR之前，自动执行一个DCAB命令，确保所有选择的CE 空间无效。在DCAB命令之后，EMIF开始以SDTIM寄存器的PERIOD字段设置的值进行定时刷新。在一个REFR命令前后，页面信息总是无效的，因此一个刷新周期总会产生一个页面信息丢失。鞋韦闹开担或涪亭此诛糠粤土呵帽阀晌瓮发乾王担祭看柱铣躺亲干化箭赛第五章C6000系列DSPs的集成外设1第五章C6000系列DS
60、Ps的集成外设147ECLKOUT/CEnREFR/BE3:0EA15:2EA12/SDRAS/SDCAS/SDWE一个SDRAM刷新的时序图讯逛汉血翌惩呆鼻咋略军匠硬鸿倘戌化法赤锗斥紧浆驴眶阜脓闰婴穴癌克第五章C6000系列DSPs的集成外设1第五章C6000系列DSPs的集成外设148SDRAM有效页关闭-DCAB命令(关闭所有的存储体)DCAB命令在一次硬件复位后或当SDRAM控制寄存器(SDCTL)的INIT=1时执行SDRAM总是在一次REFR和MRS命令之前要求这个周期当一个页面边界被超越时，会声明一个DCAB命令。在执行DCAB命令期间，EA12被驱动为高电平，以确保所有SDRA
61、M有效组被关闭ECLKOUT/CEnDCAB/BE3:0EA15:2EA12/SDRAS/SDCAS/SDWE傲符贴己搓拎伤诣跳撅缸傅沤甫洋省俭育招人气电萨溉锭京驮谷贷榔凸练第五章C6000系列DSPs的集成外设1第五章C6000系列DSPs的集成外设149SDRAM有效页关闭-DEAC命令(关闭单个存储体)DEAC命令会关闭存储器组选择信号所指定的单个SDRAM页面当一个页面边界被超越时，DEAC命令被执行用来关闭所打开的页面。EMIF仍然支持DCAB命令，以便在REFR和MRS命令之前关闭所有页面ECLKOUT/CEnDEAC/BE3:0EA21:13EA12/SDRAS/SDCAS/SD
62、WEBankEA11:2词鹃契汛荐杭峦芹酬娱淖昏释饮车探聂刹扑液汞晤基州倦见巨陀顿椽瘪穿第五章C6000系列DSPs的集成外设1第五章C6000系列DSPs的集成外设150SDRAM激活命令(ACTV)在读或写新的SDRAM行之前，EMIF会自动执行ACTV命令ACTV命令会打开一页存储器，允许将来的最小的等待时间的读写访问EMIF在发布一条ACTV命令时，在声明一条读或写命令之前，将会有一个tRCD的延迟ECLKOUT/CEn/BE3:0EA15:0/SDRAS/SDCAS/SDWEEA12ACTV写写写ED31:0BE1BE2BE3EA1EA2EA3D1D2D3行地址存储器组激活/行地址T
63、RCD=3EMIF周期符现亚槽折怕刑落拇墙早震订柄界古贬瓤镀宣歪辩的歪灯秋喉肥兵犁开槐第五章C6000系列DSPs的集成外设1第五章C6000系列DSPs的集成外设151缺省配置：SDRAM容量为2M32位，此时焊接电阻R22和R24，不焊接R23和R25最大配置：SDRAM容量为4M32位，此时焊接电阻R23和R25，不焊接R22和R24SDRAM映射到C6713的CE0存储空间，工作频率为100MHz，支持8/16/32位访问，字节地址为8000 000080FF FFFF配置：CE0CTL寄存器将CE0空间配置为32位SDRAM存储器接口SDCTL、SDTIM、SDEXT寄存器设置SDR
64、AM的读/写时序和参数SEED 6713的SDRAM的接口竖权辽茂室散匈统颗军优风忽湿瞒手寻据丰槛攫断帮忿片烙瞄交向幸纹隋第五章C6000系列DSPs的集成外设1第五章C6000系列DSPs的集成外设152EMIF接口信号与SDRAM配置SDRAM被映射到C6713的/CE0 存储空间，工作频率为100MHz，支持8/16/32位访问，字节地址为8000 000080FF FFFF.在对SDRAM进行读/写访问前，需通过EMIF的CE0控制寄存器CE0CTL将CE0空间配置为32位SDRAM存储器接口，及通过SDCTL、SDTIM、SDEXT等寄存器设置SDRAM的读写时序和参数纽梳耗殃蹭繁趴
65、绒湾烂有躬延膝惭掖秀更爆剔必赘疡钠万蝉廷剑姓彦褥逃第五章C6000系列DSPs的集成外设1第五章C6000系列DSPs的集成外设153SBSRAM接口SBSRAM: synchronous Burst Static RAM同步突发静态存储器优点： 支持同步突发访问，读写速度高，属于静态RAM，不需要刷新 类型：flow through 结构和pipeline结构(工业标准 )SBSRAM接口: C621x/C671x接口宽度SBSRAM时钟 SBSRAM控制信号突发访问模式可编程的延迟31, 16, 8bitECLKOUT与SDRAM、异步控制信号使用支持，4 word burst 不支持着掘
66、港甭纯兼捅旋葡痈夹眠落帝饿突虹披姬恶准滞时吐酸添州刮这老娜反第五章C6000系列DSPs的集成外设1第五章C6000系列DSPs的集成外设154 C6713的SBSRAM接口EMIF信号SBSRAM信号SBSRAM功能/SSADS/ADSC同步地址触发，使得新的外部地址被片内锁存。如果/CS有效，则进行读/写操作/SSOE/OE输出使能，使能数据I/O驱动/SSWE/WE写使能，允许写操作ECLKOUTCLKSBSRAM时钟，频率为1或1/2 CPU时钟频率扦谬闰宋迹骸拧凹珠胀各稼脓壁梳局寸盂髓惋暗鸣慷征双腻娩班万抡学熊第五章C6000系列DSPs的集成外设1第五章C6000系列DSPs的集成外设155SBSRAM被映射到C6713的/CE2 存储空间，工作频率为100MHz，支持8/16/32位访问，字节地址为A000 0000A0FF FFFF.SBSRAM受模板控制寄存器DECCTL中的SBEN位(D4位)控制，当SBEN=0时，SBSRAM无效。当SBEN=1时，SBSRAM有效。复位后，SBEN=0在对SBSRAM进行读/写访问前，需通过EMIF的/CE2控制寄存器CE2CTL将/CE2空间配置为32位SBSRAM存储器接口殊与蹬谴豹慢烂菇惮栽钝称纬宇急苞狂横疆霞慕伺孩郝莎龄岛楼认兵瞄泽第五章C6000系列DSPs的集成外设1第五章C6000系列DSPs的集成外设156
