《第15章低频数字相位测量仪的》由会员分享，可在线阅读，更多相关《第15章低频数字相位测量仪的（107页珍藏版）》请在金锄头文库上搜索。
1、第第1515章章 低频数字相位测量仪的低频数字相位测量仪的设计与分析设计与分析 第第15章章 低频数字相位测量仪的低频数字相位测量仪的 设计与分析设计与分析 15.1 系统设计要求系统设计要求 15.2 系统设计方案系统设计方案 15.3 主要主要VHDL源程序和汇编语言程序源程序和汇编语言程序 15.4 系统仿真系统仿真/硬件验证硬件验证 15.5 设计技巧分析设计技巧分析 15.6 系统扩展思路系统扩展思路 第第1515章章 低频数字相位测量仪的低频数字相位测量仪的设计与分析设计与分析 15.1 系统设计要求系统设计要求 设计并制作一个低频数字相位测量仪，其设计要求如下：(1)频率范围：2
2、0Hz20kHz。(2)相位测量仪的输入阻抗100k。(3)允许两路输入正弦信号峰-峰值可分别在15V范围内变化。(4)相位测量绝对误差2。第第1515章章 低频数字相位测量仪的低频数字相位测量仪的设计与分析设计与分析 (5)具有频率测量及数字显示功能。(6)相位差数字显示：相位读数为0359.9，分辨力为0.1。第第1515章章 低频数字相位测量仪的低频数字相位测量仪的设计与分析设计与分析 15.2 系统设计方案系统设计方案15.2.1总体设计方案根据系统的设计要求，本系统可分为三大基本组成部分：数据采集电路、数据运算控制电路和数据显示电路。考虑到FPGA/CPLD具有集成度高，I/O资源丰
3、富，稳定可靠，可现场在线编程等优点，而单片机具有很好的人机接口和运算控制功能，本系统拟用FPGA/CPLD和单片机相结合，构成整个系统的测控主体。第第1515章章 低频数字相位测量仪的低频数字相位测量仪的设计与分析设计与分析 图15.1系统原理框图第第1515章章 低频数字相位测量仪的低频数字相位测量仪的设计与分析设计与分析 15.2.2信号整形电路的设计最简单的信号整形电路就是一个单门限电压比较器(如图15.2所示)，当输入信号每通过一次零时触发器的输出就要产生一次突然的变化。当输入正弦波时，每过一次零，比较器的输出端将产生一次电压跳变，它的正负向幅度均受到供电电源的限制，因此输出电压波形是
4、具有正负极性的方波，这样就完成了电压波形的整形工作。第第1515章章 低频数字相位测量仪的低频数字相位测量仪的设计与分析设计与分析 图15.2采用单门限触发器的整形电路第第1515章章 低频数字相位测量仪的低频数字相位测量仪的设计与分析设计与分析 为了避免过零点多次触发的现象，我们使用施密特触发器组成的整形电路。施密特触发器在单门限电压比较器的基础上引入了正反馈网络。由于正反馈的作用，它的门限电压随着输出电压Uo的变化而改变，因此提高了抗干扰能力。本系统中我们使用两个施密特触发器对两路信号进行整形，电路图如图15.3所示。第第1515章章 低频数字相位测量仪的低频数字相位测量仪的设计与分析设计
5、与分析 图15.3采用施密特触发器的整形电路第第1515章章 低频数字相位测量仪的低频数字相位测量仪的设计与分析设计与分析 15.2.3FPGA数据采集电路的设计FPGA数据采集电路的功能就是实现将待测正弦信号的周期、相位差转变为19位的数字量。FPGA数据采集的硬件电路我们可采用FPGA下载板来实现，该下载板包含FPGA芯片、下载电路和配置存储器，其电路结构可参见对应的FPGA下载板说明书。本电路主要是进行FPGA的硬件描述语言(HDL)程序设计。第第1515章章 低频数字相位测量仪的低频数字相位测量仪的设计与分析设计与分析 根据系统的总体设计方案，FPGA数据采集电路的输入信号有：CLK系
6、统工作用时钟信号输入端；CLKAA，CLKBB两路被测信号输入端；EN单片机发出的传送数据使能信号，在EN的上升沿，FPGA向单片机传送数据；RSEL单片机发出的传送数据类型信号，当RSEL=0时，FPGA向单片机传送被测信号频率数据，当RSEL=1时，FPGA向单片机传送被测信号相位差数据。FPGA数据采集电路的输出信号有：DATA18.0FPGA到单片机的数据输出口，由输出控制信号EN和RSEL控制。第第1515章章 低频数字相位测量仪的低频数字相位测量仪的设计与分析设计与分析 本数字式相位测量仪的要求是测试并显示输入信号频率范围在20Hz20kHz，测试并显示信号a、b的相位差，相位差的
7、变化范围为0359.9，相位差的显示分辨力为0.1，要求测量相位的绝对误差2。由此可知：第第1515章章 低频数字相位测量仪的低频数字相位测量仪的设计与分析设计与分析 图15.4FPGA数据采集电路系统组成框图第第1515章章 低频数字相位测量仪的低频数字相位测量仪的设计与分析设计与分析 15.2.4单片机数据运算控制电路的设计单片机数据运算控制电路的功能就是负责读取FPGA/CPLD采集到的数据，并根据这些数据计算待测正弦信号的频率及两路同频正弦信号之间的相位差，同时通过功能键切换，显示出待测信号的频率和相位差。第第1515章章 低频数字相位测量仪的低频数字相位测量仪的设计与分析设计与分析
8、单片机数据运算控制电路的硬件可由单片机、晶振电路、按键及显示接口电路等组成。我们在设计中考虑到，单片机具有较强的运算能力和控制能力的特点，因此使用单片机的P0口，P2口及P1.0、P1.1、P1.2、P1.3接收FPGA送来的对应于正弦信号的周期、相位差的19位数据信号，P1口的P1.7、P1.6接入两个轻触按键，完成功能选择与设置。该电路的工作原理是，单片机通过向FPGA发送数据传送指令，使FPGA按照单片机的要求发送数据，同时通过使用单片机的串口，将待显示的数据信息送给数据显示电路显示。其原理图如图15.5所示。第第1515章章 低频数字相位测量仪的低频数字相位测量仪的设计与分析设计与分析
9、 图15.5单片机系统原理图第第1515章章 低频数字相位测量仪的低频数字相位测量仪的设计与分析设计与分析 单片机数据运算控制电路的软件设计思路是，单片机不断地从FPGA读取信号的周期和a、b信号相位差所对应的时间差，读取数据后进行有关计算，并通过转换后，送出给显示模块，实现频率和相位差的显示。单片机主程序流程图如图15.6所示。单片机在获取FPGA的数据时，开始的是一般的读取指令MOV指令，分别从单片机的P0口、P2口、P1口的低3位读入数据，组合为一个19位的二进制数据，通过控制口线P1.3、P1.5控制FPGA释放数据。经过多次测试，采用这种方式获得了比较好的效果。单片机读取FPGA数据
10、的程序流程图如图15.7所示。第第1515章章 低频数字相位测量仪的低频数字相位测量仪的设计与分析设计与分析 图15.6主程序流程图第第1515章章 低频数字相位测量仪的低频数字相位测量仪的设计与分析设计与分析 图15.7读FPGA数据程序流程图第第1515章章 低频数字相位测量仪的低频数字相位测量仪的设计与分析设计与分析 单片机从FPGA读取信息后，对信息进行计算，算出信号a的频率，其流程图如图15.8所示。由于a、b信号是两路频率相同、相位不同的正弦波信号，因此经过整形电路后形成频率相同，时间上不重合的两路信号，这样，FPGA可以计数出两路信号的时间差从而可以计算出a、b信号的相位差，其程
11、序流程图如图15.9所示。第第1515章章 低频数字相位测量仪的低频数字相位测量仪的设计与分析设计与分析 图15.8计算a的频率程序流程图第第1515章章 低频数字相位测量仪的低频数字相位测量仪的设计与分析设计与分析 图15.9计算a、b相位差的程序流程图第第1515章章 低频数字相位测量仪的低频数字相位测量仪的设计与分析设计与分析 最后单片机需要将信号送到输出端显示出来，即单片机通过显示子程序将信息送到显示电路显示出来，程序流程图如图15.10所示。第第1515章章 低频数字相位测量仪的低频数字相位测量仪的设计与分析设计与分析 图15.10显示程序流程图第第1515章章 低频数字相位测量仪的
12、低频数字相位测量仪的设计与分析设计与分析 15.2.5数据显示电路的设计整个系统硬件电路中，单片机MCU与FPGA进行数据交换占用了P0口、P1口和P3口，因此数据显示电路的设计采用静态显示的方式，显示电路由8个共阳极七段数码管和8片1位串入8位并出的74LS164芯片组成。这种显示方式不仅可以得到较为简单的硬件电路，而且可以得到稳定的数据输出；这种连接方式不仅占用单片机端口少，而且充分利用了单片机的资源，容易掌握其编码规律，简化了软件编程，在实验过程中，也体现出较高的可靠性。数据显示电路如图15.11所示。第第1515章章 低频数字相位测量仪的低频数字相位测量仪的设计与分析设计与分析 图15
13、.11数据显示电路第第1515章章 低频数字相位测量仪的低频数字相位测量仪的设计与分析设计与分析 74LS164是一种8位高速串入/并出的移位寄存器，随着时钟信号的高低变化，串行数据通过一个2输入与门同步的送入，使用独立于时钟的主控复位端让寄存器的输出端变为低电平，并且采用肖特基钳位电路以达到高速运行的目的。并且还具有以下的特点：典型的35MHz移位频率；异步主控复位；门控串行输入；同步数据传输；采用钳位二极管限制高速的终端；静电放电值大于3500V。第第1515章章 低频数字相位测量仪的低频数字相位测量仪的设计与分析设计与分析 在本系统中，74LS164的连接方式为：74LS164的输出Q0
14、Q7分别接LED数码管的dp、g、f、e、d、c、b、a，并且Q7连接下一个74LS164的A、B端，时钟CLK连接单片机的TXD端，第一片芯片的AB端连接单片机的RXD端，74LS164芯片的主控复位端接高电平VCC。在这种状态下，数码管的编码如表15.1所示。第第1515章章 低频数字相位测量仪的低频数字相位测量仪的设计与分析设计与分析 表15.1数码管的编码表第第1515章章 低频数字相位测量仪的低频数字相位测量仪的设计与分析设计与分析 15.3 主要主要VHDL源程序和汇编语言程序源程序和汇编语言程序15.3.1FPGA的VHDL源程序清单-SZXWYVHDLIBRARYIEEE；US
15、EIEEE.STD_LOGIC_1164.ALL；USEIEEE.STD_LOGIC_UNSIGNED.ALL；ENTITYSZXWYISPORT(CLK:INSTD_LOGIC；CLKAA:INSTD_LOGIC；第第1515章章 低频数字相位测量仪的低频数字相位测量仪的设计与分析设计与分析 CLKBB:INSTD_LOGIC；EN,RSEL:INSTD_LOGIC；CLKAC,CLKBC:OUTSTD_LOGIC；-仿真观测输出点，调试好后应去掉，以下同CLKFC:OUTSTD_LOGIC； -仿真观测输出用DATAAC:OUTSTD_LOGIC_VECTOR(18DOWNTO0)；-仿真
16、观测输出用DATABC:OUTSTD_LOGIC_VECTOR(18DOWNTO0)；-仿真观测输出用第第1515章章 低频数字相位测量仪的低频数字相位测量仪的设计与分析设计与分析 CLAC,CLBC:OUTSTD_LOGIC；-仿真观测输出用DAC:OUTSTD_LOGIC_VECTOR(18DOWNTO0)；-仿真观测输出用CLRAC:OUTSTD_LOGIC；-仿真观测输出用ENAC:OUTSTD_LOGIC；-仿真观测输出用LOADAC:OUTSTD_LOGIC；-仿真观测输出用DATA:OUT STD_LOGIC_VECTOR(18 DOWNTO 0)；第第1515章章 低频数字相位
17、测量仪的低频数字相位测量仪的设计与分析设计与分析 ENDENTITYSZXWY；ARCHITECTUREARTOFSZXWYISSIGNALCLKF:STD_LOGIC；SIGNALDATAA:STD_LOGIC_VECTOR(18DOWNTO0)；SIGNALDATAB:STD_LOGIC_VECTOR(18DOWNTO0)；SIGNALCLB:STD_LOGIC；SIGNALDA:STD_LOGIC_VECTOR(18DOWNTO0)；SIGNALCLRA:STD_LOGIC；SIGNALENA:STD_LOGIC；SIGNALLOADA:STD_LOGIC；BEGIN第第1515章章 低
18、频数字相位测量仪的低频数字相位测量仪的设计与分析设计与分析 -信号分频模块FPQ:BLOCKISBEGINPROCESS(CLK)ISVARIABLETEMP:INTEGERRANGE0TO4；VARIABLECL:STD_LOGIC；BEGINIFRISING_EDGE(CLK)THENIFTEMP=3THENTEMP:=0；CL:=1；ELSETEMP:=TEMP+1；第第1515章章 低频数字相位测量仪的低频数字相位测量仪的设计与分析设计与分析 CL:=0；ENDIF；ENDIF；CLKF=CL；CLKFC=CLKF；-仿真观测输出用ENDPROCESS；ENDBLOCKFPQ；-控制信
19、号产生模块KZXH:BLOCKISSIGNALCLKA,CLKB:STD_LOGIC；SIGNALCLA:STD_LOGIC；BEGIN第第1515章章 低频数字相位测量仪的低频数字相位测量仪的设计与分析设计与分析 CLKA=NOTCLKAA；CLKB=NOTCLKBB；CLKAC=CLKA；-仿真观测输出用CLKBC=CLKB；-仿真观测输出用PROCESS(CLKA)ISBEGINIFRISING_EDGE(CLKA)THENCLA=NOTCLA；ENDIF；ENA=CLA；第第1515章章 低频数字相位测量仪的低频数字相位测量仪的设计与分析设计与分析 LOADA=NOTCLA；CLAC=
20、CLA；-仿真观测输出用ENAC=ENA；-仿真观测输出用LOADAC=LOADA；-仿真观测输出用ENDPROCESS；PROCESS(CLKB)ISBEGINIFRISING_EDGE(CLKB)THENCLB=NOTCLB；ENDIF；CLBC=CLB；-仿真观测输出用第第1515章章 低频数字相位测量仪的低频数字相位测量仪的设计与分析设计与分析 ENDPROCESS；PROCESS(CLKA,CLA)ISBEGINIFCLKA=0ANDCLA=0THENCLRA=1；ELSECLRA=0；ENDIF；CLRAC=CLRA；-仿真观测输出用ENDPROCESS；ENDBLOCKKZXH；
21、第第1515章章 低频数字相位测量仪的低频数字相位测量仪的设计与分析设计与分析 -时间检测模块SJJC:BLOCKISBEGINPROCESS(ENA,CLRA,CLKF)ISBEGINIFCLRA=1THENDA=0000000000000000000；ELSIFRISING_EDGE(CLKF)THENIFENA=1THENDA=DA+1；ENDIF；ENDIF；第第1515章章 低频数字相位测量仪的低频数字相位测量仪的设计与分析设计与分析 DAC=DA；-仿真观测输出用ENDPROCESS；ENDBLOCKSJJC；-数据锁存模块SJSC:BLOCKISBEGINPROCESS(CLB)
22、IS-时间差数据进程BEGINIFCLBEVENTANDCLB=0THENDATAB=DA；ENDIF；第第1515章章 低频数字相位测量仪的低频数字相位测量仪的设计与分析设计与分析 DATABC=DATAB； -仿真观测输出用ENDPROCESS；PROCESS(LOADA)IS-提取周期数据进程BEGINIFRISING_EDGE(LOADA)THENDATAA=DA；ENDIF；DATAACDATADATANULL；ENDCASE；ENDIF；ENDPROCESS；ENDBLOCKSCXZ；ENDARCHITECTUREART；第第1515章章 低频数字相位测量仪的低频数字相位测量仪的设
23、计与分析设计与分析 15.3.2单片机的汇编语言源程序清单；SZXWY.ASMDATAHEQU 40H;周期的时间DATALEQU41HDATA2LEQU42H;时间差DATA2HEQU43HDATA3EQU44HDATA33EQU45H第第1515章章 低频数字相位测量仪的低频数字相位测量仪的设计与分析设计与分析 AD0EQU30H;除法占用;乘法占用AD1EQU31HAD2EQU32HAD3EQU33HAD4EQU34HAD5EQU35HAD6EQU36HADAEQU4FHADBEQU5FHADCEQU4DHADEEQU5DH第第1515章章 低频数字相位测量仪的低频数字相位测量仪的设计与
24、分析设计与分析 DSELBITP1.3FEN BITP1.5KEY1BITP1.7KEY2BITP1.6ALA BITP3.5DISPBITBIT2FH.0ORG00HLJMP100HORG100HMIAN:MOV2FH,#01H第第1515章章 低频数字相位测量仪的低频数字相位测量仪的设计与分析设计与分析 MIAN1:NOPLCALLDUSHUJU;读FPGA数据LCALLZHUNBEIZHOUQI;装入频率除法数据CLR2FH.3JNB2FH.3,DIVDD1LJMPCHCHU第第1515章章 低频数字相位测量仪的低频数字相位测量仪的设计与分析设计与分析 DIVDD1:LCALLDIVD1
25、;计算频率MOV 6FH,4FHMOV 6EH,4EHMOV 6DH,4DHMOV 6CH,4CHMOV 35H,4FHMOV 34H,4EHMOV 33H,4DHMOV 32H,4DHLCALLBCDST ;二进制转换为BCD码第第1515章章 低频数字相位测量仪的低频数字相位测量仪的设计与分析设计与分析 MOV R0,#30HMOV R1,#3FHMOV R7,#04HMOV 30H,#0MOV 31H,#0MOV 32H,#0MOV 33H,#0MOV 34H,#0MOV 35H,#0MOV 36H,#0LCALLBCD_2BCDMOV 70H,#18第第1515章章 低频数字相位测量仪
26、的低频数字相位测量仪的设计与分析设计与分析 MOV 71H,30HMOV 72H,31HMOV 73H,32HMOV 74H,33HMOV 75H,34HMOV 76H,35HMIANWC:LCALLX3600;装入相位计算数据LCALLMULNMMOV 4AH,5AH;将以X3600为初始地址单元的积送入除法缓冲区第第1515章章 低频数字相位测量仪的低频数字相位测量仪的设计与分析设计与分析 MOV4BH,5BHMOV4CH,5CHMOV4DH,5DHMOV4EH,5EHMOV4FH,5FHMOV5FH,DATAL ;装入被测周期时间MOV5EH,DATAHMOV5DH,DATA3LCALL
27、DIVD1;得到相位差值MOV 35H,4FHMOV 34H,4EH第第1515章章 低频数字相位测量仪的低频数字相位测量仪的设计与分析设计与分析 MOV 33H,4DHMOV 32H,#0LCALLBCDST;二进制转换为BCD码MOVR0,#30HMOVR1,#3FHMOVR7,#04HMOV30H,#0MOV31H,#0MOV32H,#0MOV33H,#0MOV34H,#0MOV35H,#0第第1515章章 低频数字相位测量仪的低频数字相位测量仪的设计与分析设计与分析 MOV 36H,#0LCALLBCD_2BCDMOV 78H,#16MOV 79H,30HMOV 7AH,31HMOV
28、7BH,32HMOV 7CH,33HMOV 7DH,34HMOV 7EH,35HCHCHU:LCALLDISP第第1515章章 低频数字相位测量仪的低频数字相位测量仪的设计与分析设计与分析 KEYCOD:JBP1.7,MIAN11LCALLDELAY1JNBP1.7,$CPL2FH.0LCALLDELAY2MIAN11:LCALLDELAY1LCALLDELAY1LCALLDELAY1LJMP MIAN1PROCDUSHUJU第第1515章章 低频数字相位测量仪的低频数字相位测量仪的设计与分析设计与分析 DUSHUJU:CLRDSELCLRFENMOVA,P0MOVDATAL,AMOVA,P2
29、MOVDATAH,AMOVA,P1ANLA,#00000111BMOVDATA3,ASETBDSELSETBFENNOP第第1515章章 低频数字相位测量仪的低频数字相位测量仪的设计与分析设计与分析 CLRFENMOVA,P0MOVDATA2L,AMOVA,P2MOVDATA2H,AMOVA,P1ANLA,#00000111BMOVDATA33,ASETBFENRETNOP;PC值出错处理第第1515章章 低频数字相位测量仪的低频数字相位测量仪的设计与分析设计与分析 NOP;空操作NOP;空操作LJMP MIAN;重新复位起动ENDPROCZHUNBEIZHOUQIZHUNBEIZHOUQI:
30、；2NBYTE/NBYTE=NBYTE,HEREN=3IN31H；(4A,4B,4C,4D,4E,4FH)/(5D,5E,5FH)=(4D,4E,4FH)第第1515章章 低频数字相位测量仪的低频数字相位测量仪的设计与分析设计与分析 MOV5FH,DATALMOV5EH,DATAHMOV5DH,DATA3MOV4FH,#80H;低位MOV4EH,#96HMOV4DH,#98HMOV4CH,#00HMOV4BH,#0HMOV4AH,#0HRETNOP;PC值出错处理第第1515章章 低频数字相位测量仪的低频数字相位测量仪的设计与分析设计与分析 NOP;空操作NOP;空操作LJMPMIAN;重新复
31、位起动ENDPROCMULNMMULNM:NOP；NBYTESXMBYTES=N+MBYTESHEREN=3；M=3MOV30H,#03H ； (4D,4E,4FH)(5D,5E,5FH)=(5A5FH)MOV31H,#03H第第1515章章 低频数字相位测量仪的低频数字相位测量仪的设计与分析设计与分析 MULTT:MOVA,AD0MOVR3,AD1MOVR2,AADDA,R3INCAMOVAD2,AMOVA,#ADBCLRCSUBBA,R3MOVAD6,AMOVR1,ASUBBA,R2第第1515章章 低频数字相位测量仪的低频数字相位测量仪的设计与分析设计与分析 MOV AD5,AINCR2
32、MULNMZ:MOV R1,#00HDECR1DJNZR2,MULNMZMULNMB:MOV R2,AD0MOV R1,AD6MOV R0,#ADACLR00HMULNML:MOV A,ADB第第1515章章 低频数字相位测量仪的低频数字相位测量仪的设计与分析设计与分析 JZMULNMDMOVB,R0MULABADDA,R1MOVR1,AJNB00H,MULNM1INCBMULNM1:MOVA,BDECR1ADDC A,R1MOVR1,AMOV00H,CDECR0DJNZR2,MULNML第第1515章章 低频数字相位测量仪的低频数字相位测量仪的设计与分析设计与分析 MULNMD:MOV R0
33、,AD5CLRAMOVR2,AD2MULNMS:XCHA,R0INCR0DJNZR2,MULNMSDJNZR3,MULNMBRETNOP;PC值出错处理NOP;空操作第第1515章章 低频数字相位测量仪的低频数字相位测量仪的设计与分析设计与分析 NOP ;空操作LJMP MIAN;重新复位起动ENDPROCX3600；NBYTESXMBYTES=N+MBYTESHEREN=3；M=3；(4D,4E,4FH)*(5D,5E,5FH)=(5A-5FH)X3600:MOV 4DH,DATA33MOV 4EH,DATA2H第第1515章章 低频数字相位测量仪的低频数字相位测量仪的设计与分析设计与分析
34、MOV4FH,DATA2LMOV5DH,#00HMOV5EH,#0EHMOV5FH,#10HRETNOP;PC值出错处理NOP;空操作NOP;空操作LJMPMIAN;重新复位起动END第第1515章章 低频数字相位测量仪的低频数字相位测量仪的设计与分析设计与分析 PROCBCD_2BCDBCD_2BCD:NOPLOOP0:CLRAMOVA,R1MOVB,A；SWAPAANLA,#0FHMOVR0,AINCR0MOVA,BSWAP AANLA,#0FH第第1515章章 低频数字相位测量仪的低频数字相位测量仪的设计与分析设计与分析 MOVR0,ADECR1INCR0DJNZR7,LOOP0RETN
35、OP;PC值出错处理NOP;空操作NOP;空操作LJMPMIAN;重新复位起动END第第1515章章 低频数字相位测量仪的低频数字相位测量仪的设计与分析设计与分析 PROC DISP;显示程序模块DISP:PUSH ACCPUSHPSWPUSHDPHPUSH DPLMOVA,76HCJNEA,#0,NOPBMOV76H,#17MOVA,75HCJNEA,#0,NOPBMOV75H,#17第第1515章章 低频数字相位测量仪的低频数字相位测量仪的设计与分析设计与分析 MOVA,74HCJNEA,#0,NOPBMOV74H,#17MOVA,73HCJNEA,#0,NOPBMOV73H,#17MOV
36、A,72HCJNEA,#0,NOPBMOV72H,#17MOVA,71HCJNEA,#0,NOPBMOV71H,#0第第1515章章 低频数字相位测量仪的低频数字相位测量仪的设计与分析设计与分析 MOVA,70HCJNEA,#0,NOPBMOV70H,#17NOPB: MOVA,7EHCJNEA,#0,NOPB1MOV7EH,#17MOVA,7DHCJNEA,#0,NOPB1MOV7DH,#17第第1515章章 低频数字相位测量仪的低频数字相位测量仪的设计与分析设计与分析 MOV A,7CHCJNE A,#0,NOPB1MOV 7CH,#17MOV A,7BHCJNE A,#0,NOPB1MO
37、V 7BH,#17NOPB1:MOVR1,#70H;起始显示地址为JNB2FH.0,DISXWJMPDISPP第第1515章章 低频数字相位测量仪的低频数字相位测量仪的设计与分析设计与分析 DISXW:MOVR1,#78HDISPP: MOVR2,#7DISP1: MOVA,R1MOVDPTR,#TABMOVC A,A+DPTRJB2FH.0,OKOKMOVB,AMOVA,R1CJNEA,#7AH,NONOMOVA,BANLA,#11110111BJMPOKOK第第1515章章 低频数字相位测量仪的低频数字相位测量仪的设计与分析设计与分析 NONO:MOVA,BOKOK:MOVSBUF,ADL
38、1: JNBTI,DL1CLRTIINCR1DJNZ R2,DISP1POPDPLPOPDPHPOPPSWPOPACC第第1515章章 低频数字相位测量仪的低频数字相位测量仪的设计与分析设计与分析 RETNOP;PC值出错处理NOP;空操作NOP;空操作LJMPMIAN;重新复位起动TAB:DB88H,0EBH,04CH,049H,2BH;自制的显示模块DB19H,18H,0CBH,08H,09HDB0AH,38H,9CH,68H,1CH,1EH ,00FH,0FFH,2AHEND第第1515章章 低频数字相位测量仪的低频数字相位测量仪的设计与分析设计与分析 PROCDELAY1DELAY1:
39、CLRALAMOVR6,#64HDELAY11:MOV R7,#250 DJNZ R7,$ DJNZ R6,DELAY11 SETB ALA RET NOP;PC值出错处理NOP;空操作第第1515章章 低频数字相位测量仪的低频数字相位测量仪的设计与分析设计与分析 NOP;空操作LJMPMIAN;重新复位起动ENDPROCDELAY2DELAY2:MOVR6,#64HDELAY21:MOVR7,#250 DJNZ R7,$第第1515章章 低频数字相位测量仪的低频数字相位测量仪的设计与分析设计与分析 DJNZ R6,DELAY21 RET NOP;PC值出错处理NOP;空操作NOP;空操作LJ
40、MP MIAN;重新复位起动ENDPROCDIVD1第第1515章章 低频数字相位测量仪的低频数字相位测量仪的设计与分析设计与分析 DIVD1:NOP；;2NBYTE/NBYTE=NBYTE,HEREN=3IN31H;(4A,4B,4C,4D,4E,4FH)/(5D,5E,5FH)=(4D,4E,4FH) MOV 30H,#06H;被除数的字节数为6AD0=06HMOV 31H,#03H;除数的字节数第第1515章章 低频数字相位测量仪的低频数字相位测量仪的设计与分析设计与分析 DIVPP:MOVA,AD1MOVR2,A;R2=03HRLARLARLAMOV R3,A;R3=18H=24DCL
41、R0F0H;B.0=0清标志位CLRC;C=0第第1515章章 低频数字相位测量仪的低频数字相位测量仪的设计与分析设计与分析 MOV A,#ADASUBB A,R2MOV AD3,A;AD3=4CHMOV R1,#ADBDIVMB2B:MOV A,R1JNZDIVM2BDECR1DJNZ R2,DIVMB2BSETB 0F0HRET第第1515章章 低频数字相位测量仪的低频数字相位测量仪的设计与分析设计与分析 DIVM2B:MOV R2,AD1MOV R1,#ADBMOV R0,AD3DIVM2L:MOV A,R0SUBB A,R1DECR0DECR1DJNZR2,DIVM2LJNCDIVM2
42、0DIVM2D:LCALLSHIL1JCDIVM2S第第1515章章 低频数字相位测量仪的低频数字相位测量仪的设计与分析设计与分析 DIVM2C:MOV R0,AD3MOV R1,#ADBMOV R2,AD1DIVM2CL:MOV A,R0SUBB A,R1DECR0DECR1DJNZR2,DIVM2CLJCDIVM2E第第1515章章 低频数字相位测量仪的低频数字相位测量仪的设计与分析设计与分析 DIVM2S:INCADAMOVR2,AD1MOVR0,AD3MOVR1,#ADBLCALLSUBMBBDIVM2E:DJNZ R3,DIVM2DRETDIVM20:SETB 0F0HRETDB02
43、H,12H第第1515章章 低频数字相位测量仪的低频数字相位测量仪的设计与分析设计与分析 SHIL1:MOV R2,AD0MOVR0,#ADASHIL1B:CLRCSHILL:MOV A,R0RLCAMOVR0,ADECR0DJNZR2,SHILLRET第第1515章章 低频数字相位测量仪的低频数字相位测量仪的设计与分析设计与分析 SUBMB:MOV R2,AD0;NOSIGNNBYTESMINUSENBYTESMOV R0,#ADA;(.4FH)-(.5FH)=(.4FH)MOV R1,#ADBSUBMBB:CLRCSUBMB1:MOV A,R0SUBB A,R1MOV R0,A第第1515
44、章章 低频数字相位测量仪的低频数字相位测量仪的设计与分析设计与分析 DECR0DECR1DJNZ R2,SUBMB1RETNOP;PC值出错处理NOP;空操作NOP;空操作LJMP MIAN;重新复位起动END第第1515章章 低频数字相位测量仪的低频数字相位测量仪的设计与分析设计与分析 PROCBCDSTBCDST:MOV R7,#32CLRCMOV 3FH,#00HMOV 3EH,#00HMOV3DH,#00HMOV3CH,#00HMOV3BH,#00HMOV3AH,#00H第第1515章章 低频数字相位测量仪的低频数字相位测量仪的设计与分析设计与分析 KKK:MOVA,35HRLCAMO
45、V35H,A MOVA,34HRLCAMOV34H,A MOVA,33H RLCA MOV33H,A第第1515章章 低频数字相位测量仪的低频数字相位测量仪的设计与分析设计与分析 MOVA,32H RLCA MOV32H,A MOVA,3FH ADDC A,3FH DAA MOV3FH,A MOVA,3EH ADDC A,3EH DAA MOV3EH,A第第1515章章 低频数字相位测量仪的低频数字相位测量仪的设计与分析设计与分析 MOVA,3DH ADDC A,3DH DAAMOV3DH,A MOVA,3CH ADDC A,3CH DAA MOV3CH,A MOVA,3BH ADDC A,3
46、BH DAA MOV3BH,A第第1515章章 低频数字相位测量仪的低频数字相位测量仪的设计与分析设计与分析 MOVA,3AH ADDC A,3AH DAA MOV3AH,A DJNZR7,KKK RET NOP;PC值出错处理NOP ;空操作NOP ;空操作LJMPMIAN;重新复位起动 END END第第1515章章 低频数字相位测量仪的低频数字相位测量仪的设计与分析设计与分析 15.4 系统仿真系统仿真/硬件验证硬件验证 15.4.1系统调试的方法本系统既含有FPGA自编程硬件设计电路，又含有单片机控制电路，整个系统比较复杂，因此我们采用自底向上的调试方法，也就是先进行各个单元电路的软件
47、仿真和硬件调试，在各个单元电路调试好后再进行系统联调，最后进行硬件的编程固化及系统的组装。第第1515章章 低频数字相位测量仪的低频数字相位测量仪的设计与分析设计与分析 15.4.2系统调试的软/硬件(1)系统设计开发软件：MAX+plus10.0、伟福6000(WAVE6000forwindows)。(2)单片机及FPGA/CPLD调试设备：PIV计算机、伟福E6000L单片机仿真器及POD8X5XP仿真头、GW48-CK EDA实 验 开 发 系 统 及 EPF10K20TC144-4FPGA适配板、单片机最小系统、炜煌WH-500B程序编写加密器、GDS-820S数字存储示波器。第第15
48、15章章 低频数字相位测量仪的低频数字相位测量仪的设计与分析设计与分析 15.4.2系统的有关仿真图15.12是FPGA数据采集电路VHDL程序设计仿真图。请读者自己对照程序进行仿真分析。第第1515章章 低频数字相位测量仪的低频数字相位测量仪的设计与分析设计与分析 图15.12FPGA数据采集电路仿真图第第1515章章 低频数字相位测量仪的低频数字相位测量仪的设计与分析设计与分析 15.4.4系统的硬件验证1单元电路的调试FPGA/CPLD数 据 采 集 电 路 的 调 试 ： 使 用MAX+plus10.0、计算机、GW48-CKEDA实验开发系统等软件和设备，对FPGA/CPLD测控电路
49、进行VHDL程序的调试、有关仿真以及编程下载，硬件测试等。第第1515章章 低频数字相位测量仪的低频数字相位测量仪的设计与分析设计与分析 单片机数据处理控制程序的调试：使用伟福6000(WAVE6000forwindows)、计算机、伟福E6000L单片机仿真器及POD8X5XP仿真头等软件和设备，对单片机数据处理控制程序进行调试。第第1515章章 低频数字相位测量仪的低频数字相位测量仪的设计与分析设计与分析 2系统的联合调试在各个单元电路调试好后即可进行系统联调，各联调设备的连接请参考相关内容。3系统的硬件验证系统联合调试成功后，可将单片机程序通过编程器固化到单片机中并插入EDA实验开发系统
50、中的单片机插座上，将VHDL设计经过综合适配后的网表对CPLD/FPGA进行编程下载，输入相关的信号，并进行有关性能指标的测试，直到满足系统的设计要求为止。第第1515章章 低频数字相位测量仪的低频数字相位测量仪的设计与分析设计与分析 15.5 设计技巧分析设计技巧分析 (1)在系统的总体设计方面，考虑到FPGA/CPLD具有集成度高，I/O资源丰富，稳定可靠，可现场在线编程等优点，而单片机具有很好的人机接口和运算控制功能，本系统利用FPGA/CPLD和单片机相结合，构成整个系统的测控主体，其中FPGA/CPLD主要负责数据采集，而单片机则负责读取FPGA/CPLD采集到的数据进行有关计算处理
51、，以及键盘和显示的控制。第第1515章章 低频数字相位测量仪的低频数字相位测量仪的设计与分析设计与分析 (2)由于FPGA对脉冲信号比较敏感，而被测信号是周期相同，相位不同的两路正弦波信号，为了准确的测出两路正弦波信号的相位差及其频率，我们对输入波形在送入FPGA进行处理前先设置了一个具有正反馈功能的、由施密特触发器组成的整形电路进行整形，使正弦波变成方波信号，提高了系统的抗干扰能力。第第1515章章 低频数字相位测量仪的低频数字相位测量仪的设计与分析设计与分析 (3)FPGA数据采集电路测量正弦波信号频率的原理是：在正弦波信号整形后得到方波信号的一个周期内对周期为Tc秒的数据采样信号进行计数
52、，其计数结果乘以1/Tc，就是被测正弦波信号的频率，单位为Hz。第第1515章章 低频数字相位测量仪的低频数字相位测量仪的设计与分析设计与分析 (4)在本系统的设计中，FPGA在10MHz数据采集信号作用下对待测信号周期计数，并对两个同频正弦信号的相位差所对应的时间差进行计数，分别得到19位数字量，19位数字量的物理单位是0.1s。(5)单片机数据运算控制电路的软件设计思路是，单片机不断地从FPGA读取信号的周期和a、b信号相位差所对应的时间差，读取数据后进行有关计算，并通过转换后，送出给显示模块实现频率和相位差的显示。第第1515章章 低频数字相位测量仪的低频数字相位测量仪的设计与分析设计与
53、分析 (6)整个系统硬件电路中，单片机MCU与FPGA进行数据交换占用了P0口、P1口和P3口，因此我们数据显示电路的设计采用静态显示的方式，显示电路由8个共阳极七段数码管和8片1位串入8位并出的74LS164芯片组成。这种显示方式不仅可以得到较为简单的硬件电路，而且可以得到稳定的数据输出，这种连接方式不仅占用单片机端口少，而且充分利用了单片机的资源，容易掌握其编码规律，简化了软件编程，在实验过程中，也体现出较高的可靠性。数据显示电路详见图15.11所示。第第1515章章 低频数字相位测量仪的低频数字相位测量仪的设计与分析设计与分析 15.6 系统扩展思路系统扩展思路 (1)设计并制作系统工作
54、的外围电路：信号发生器(正弦波、三角波、方波)、直流工作电源。第第1515章章 低频数字相位测量仪的低频数字相位测量仪的设计与分析设计与分析 (2)系统联合调试成功后，可将单片机程序通过编程器进行固化到单片机中，将VHDL设计经过综合适配后的网表对CPLD/FPGA进行编程下载，将整个系统的外围电路设计制成印刷电路板。(3)参考图15.13设计制作一个移相网络：输入信号频率：100Hz、1kHz、10kHz；连续相移范围：?45+45；A、B输出的正弦信号峰?峰值可分别在0.35V范围内变化。第第1515章章 低频数字相位测量仪的低频数字相位测量仪的设计与分析设计与分析 图15.13移相网络电路图第第1515章章 低频数字相位测量仪的低频数字相位测量仪的设计与分析设计与分析 (4) 设计并制作一个数字式移相信号发生器(图15.14)，用以产生相位测量仪所需的输入正弦信号，要求：频率范围：20Hz20kHz，频率步进为20Hz，输出频率可预置；A、B输出的正弦信号峰?峰值可分别在0.35V范围内变化；相位差范围为0359，相位差步进为1，相位差值可预置；数字显示预置的频率、相位差值。第第1515章章 低频数字相位测量仪的低频数字相位测量仪的设计与分析设计与分析 图15.14数字式移相信号发生器电路图
