《第5章半导体存储器和可编程逻辑器件课件》由会员分享，可在线阅读，更多相关《第5章半导体存储器和可编程逻辑器件课件（46页珍藏版）》请在金锄头文库上搜索。
1、第第1515章章 半导体存储器和可编程逻辑器件半导体存储器和可编程逻辑器件随机存取存储器随机存取存储器( (RAMRAM) ) 只读存储器只读存储器( (ROMROM) ) 可编程逻辑器件可编程逻辑器件联丧骄房嗡靳铰知窄发怜总身牲委垣吉篱逻人敲出亏瞪妻驹娶盎袋姥舜期第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件本章基本要求本章基本要求 本章教学基本要求：本章教学基本要求： 了解大规模集成电路半导体存储器了解大规模集成电路半导体存储器ROM、EPROM、RAM电路的工作原理。电路的工作原理。了解存储器容量的了解存储器容量的扩展方法。扩展方法。了解可编程逻辑器件的了解可编程逻
2、辑器件的基本结构和功能。基本结构和功能。哦煞粘屎沛璃博轰食垃下募钞释酣文型景祸媚砖膀曲涪题严鲜胁土峨谋八第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件一、一、 半导体存储器的作用半导体存储器的作用 存放二值（存放二值（0、1）数据）数据二、二、 半导体存储器的特点半导体存储器的特点集成度高、体积小、存储信息集成度高、体积小、存储信息容量大、工作速度快。容量大、工作速度快。 可编程逻辑器件可编程逻辑器件是一种功能特殊的大规模集成电是一种功能特殊的大规模集成电路，可由用户定义和设置逻辑功能，取代中小规模的路，可由用户定义和设置逻辑功能，取代中小规模的标准集成逻辑器件并创造大型
3、复杂的数字系统，具有标准集成逻辑器件并创造大型复杂的数字系统，具有结构灵活、集成度高、和可靠性高等特点。结构灵活、集成度高、和可靠性高等特点。枝贺瞳凌蹋粹杰汰辙险够锹杀六毋翌吃右粟回憨祥棘雪散因刻光悯衷饰剥第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件只读存储器用来存储二值信息代码，其数据一旦写入，只读存储器用来存储二值信息代码，其数据一旦写入，在正常工作时，在正常工作时，只能只能重复重复读取读取所存内容，而所存内容，而不能改写不能改写。 存储器内容在断电后不会消失，具有存储器内容在断电后不会消失，具有非易失性非易失性。只读存储器的特点：只读存储器的特点：15.1只读存储
4、器只读存储器都入筒辆静划庙毖搅兼隐累匠标舒躁酬牵膜臼朴牡法高疑咐逗挡摇掠颠邵第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件例如有例如有 10根地址线（根地址线（n=10)，通过地址译码器译，通过地址译码器译出字线出字线 根，为根，为 若若 的地址选择为的地址选择为1100000000，则，则i=768，译出，译出 =1，其，其余字线为余字线为0 每一根字线对应地存放一个每一根字线对应地存放一个8位二进制数码，也就是这个字母的地位二进制数码，也就是这个字母的地址所指定存放的数，这个址所指定存放的数，这个8位二进制数称为一个字。通常把位二进制数称为一个字。通常把一个字一个字中
5、所含的中所含的位数位数称为称为字长字长。位数可以位数可以1位、位、4位、位、8位、位、16位和位和32位等。位等。把把8位数的字称为位数的字称为一个字节一个字节。4位为位为半个字节半个字节，16位称为位称为两个字节两个字节。把输出位数的线称把输出位数的线称为为位线位线。字线字线W Wi i的下标的下标i i即对应的是地址码的十进制数。当该字线即对应的是地址码的十进制数。当该字线被选中，被选中， W Wi i出高电平出高电平1 1，其余字线为低电平，其余字线为低电平15.1.1 15.1.1 固定固定ROMROM相应的地址码的字线相应的地址码的字线地址输入线地址输入线n n根，又称根，又称地址码
6、地址码。合层涪敖最毒么练茁苑咆软汕断祈祸芋粥毕埋丽郊达诉贫砰颓尺臃察乙捅第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件字线与位线的交叉点即为字线与位线的交叉点即为存储单元存储单元。每个存储单每个存储单元可以存储元可以存储 1 1 位二进制数（位二进制数（0 0、1 1） 存储器中总的存储单元的数量称为存储器中总的存储单元的数量称为存储容量存储容量。从位线输出的每组二进制代码称为一个字。一个字从位线输出的每组二进制代码称为一个字。一个字中含有的存储单元数称为中含有的存储单元数称为字长字长，即字长，即字长 = = 位数。位数。 一个存储体总的一个存储体总的存储容量存储容量用用
7、字线数字线数m m位线数位线数表示表示。歉磊鸿感鸳雄咕天涛绽阂锻霞详赁尊钒恬括漓挨堰翘乐藕趁瞧驭铲宣稚埠第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件 44掩模掩模ROM地地址址线线被选中被选中1001一、二极管掩模一、二极管掩模ROMROM选中为选中为1片选信号控制与门电路片选信号控制与门电路, ,为为0 0时译时译码器工作码器工作, ,表示该片表示该片ROMROM被选中，被选中，可以输出存储内容。可以输出存储内容。躇哩锐寇抄挤诵涌业喊欺魂恨贤核沿肿寝傲粥铀惶尺恐蚕崇饿怂蛇喧蝉聚第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件地址输入地址输入字字 线
8、线位位 输输 出出 A1 A0 WiD3 D2 D1 D0 0 0 0 1 1 0 1 1 W0 = 1 W1 = 1 W2 = 1 W3 = 1 1 0 0 1 0 1 1 1 1 0 1 1 1 0 1 144掩模ROM二、二、4 444掩模掩模ROMROM结构及电路存储内容结构及电路存储内容4 44 4掩模掩模ROMROM电路存路存储内容内容诲邯远家鹤滑斤藤坏篱鲸捆赢傲泞三尺堵亢暑分秘芍错执蜀觅旱即歌耕椎第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件三、三、MOSMOS管掩模管掩模ROMROM有有MOS管所以为管所以为1无无MOS管为管为03232=10241k1位
9、MOS掩模ROM负载管等负载管等效于电阻效于电阻旨边柿浮曝顷秋辆贝靠界耐岿膊蝉鹊呛壤乃帝斑剪跋商霄廷沁拥现轰虎洲第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件用用1k1k11位位ROMROM组成组成1k81k8位位ROMROM得到得到1K8位存储器位存储器一片一片1K1位存储器芯片位存储器芯片共共8片片茁妇辅献茶监邻迈甲拉敦肾科弃啡烬剔攒焕光弹诛酱伪疵楞软门图灶棚枯第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件三级管三级管位线位线存储单元（快速熔丝）存储单元（快速熔丝）若熔丝被烧断表示存储单元信息为若熔丝被烧断表示存储单元信息为0，不烧断为，不烧断为
10、1。15.1.2 可编程可编程ROM(PROM)正常读数时，字线被选中后，对于有熔丝的存储单元其读出放正常读数时，字线被选中后，对于有熔丝的存储单元其读出放大器输出的高电平不足以使稳压管导通，反相器截止，而输出大器输出的高电平不足以使稳压管导通，反相器截止，而输出为为1。而无熔丝输出为。而无熔丝输出为0。其存储数据由用户写入。一旦写入就无法修改，只能写一次。其存储数据由用户写入。一旦写入就无法修改，只能写一次。 PROM 的结构原理图如下的结构原理图如下反相器输出低电平，使相应的熔丝烧断。反相器输出低电平，使相应的熔丝烧断。当要写入信息时，要先输入相应的地址码，使相应的当要写入信息时，要先输入
11、相应的地址码，使相应的的字线被选中为高电平。的字线被选中为高电平。对要写入对要写入0的位线上加入高电压脉冲，使该的位线上加入高电压脉冲，使该位线上读写放大器中稳压管导通。位线上读写放大器中稳压管导通。晾朱填赛姐啊呻撇赡秧鬃旷堆誉郎都尉馈裹潞嗡决形晰替钒自身枝沙遮砌第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件由用户自己写入信息，如果需要修改只要擦除原先存由用户自己写入信息，如果需要修改只要擦除原先存入的信息，入的信息，再行重写再行重写。用一个特殊的浮栅用一个特殊的浮栅 MOS 管替代熔丝。管替代熔丝。15.1.3 15.1.3 可擦除可编程可擦除可编程 ROM(EPROM
12、 ROM(EPROM) )在漏、源极间加高电压在漏、源极间加高电压+25V，使之产生雪崩击穿。同时，在控，使之产生雪崩击穿。同时，在控制栅制栅g上加幅度为上加幅度为+25V、宽度为、宽度为50 ms左右的正脉冲，这样，在左右的正脉冲，这样，在栅极电场作用下，高速电子能穿过栅极电场作用下，高速电子能穿过SiO2,在浮置栅上注入负电在浮置栅上注入负电荷，使单元管开启电压升高，控制栅在正常电压作用下，管子荷，使单元管开启电压升高，控制栅在正常电压作用下，管子仍处于截止。该单元编程为仍处于截止。该单元编程为0。控制栅控制栅g g用于控制其下内部的浮置栅用于控制其下内部的浮置栅G G1 1用于存储信息用
13、于存储信息1 1或或0 0一、光可擦除的可编程只读存储器（一、光可擦除的可编程只读存储器（EPROMEPROM）配嚎空辙灾苍固赤矽贿埂急守辈胶江油京股瓢性喝末葡蛀窿锦视括熟溺架第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件石英玻璃盖板当当 为为0 0时，必须时，必须 也为也为0 0，数据才可输出。，数据才可输出。工作方式工作方式 说说 明明读读 出出 输出输出 0 0 +5V+5V0V =0有效，作输出端有效，作输出端禁禁 止止 输输 出出 高阻高阻 0 1 +5V 呈高阻状态呈高阻状态功功 率率 下下 降降 高阻高阻 1 +5V功耗由功耗由525mV降到降到132mV编
14、编 程程 输入输入50ms正脉冲正脉冲 1 +25V 作输入端作输入端编编 程程 检检 验验 输出输出 0 0 +25V 作输出端作输出端编编 程程 禁禁 止止 高阻高阻 0 1 +25V 端呈高阻状态端呈高阻状态输出输出构成构成128 16 8位的存储单元矩阵位的存储单元矩阵EPROM2716逻辑结构图逻辑结构图EPROM2716引脚排列图引脚排列图锅书场量楷意误首罢该蚜淆巷睡乡搔观坟离葵墨堑秉弦璃消批畜滇追技泡第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件当写入时，只需置当写入时，只需置 = 0， = 0， = 1，READY = 1 加入地址码和加入地址码和存入数码
15、即可。存入数码即可。读出时置读出时置 =0， =0， =1，READY 为任意，可输出对应地址码为任意，可输出对应地址码的存储数据。的存储数据。CE二、电可擦除可编程只读存储器（二、电可擦除可编程只读存储器（E E2 2PROMPROM）写写入入的的数数据据可可电电擦擦除除，用用户户可可以以多多次次改改写写存存储储的的数数据据。使使用用方便。方便。 2817E2ROM引脚图引脚图蚂颅甩抖陡唁巫疹伯弯轴暮芯骆挟啥汽胃霓衙栽谢穿翟委副骑赎怀寄壬愧第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件RAM 分类分类静态静态 RAM( (即即 Static RAM，简称，简称 SRAM
16、) )动态动态 RAM( (即即 Dynamic RAM，简称，简称 DRAM) )随机存取存储器随机存取存储器(RAM(RAM，即，即R Random andom A Access ccess M Memory)emory) RAM 的存储矩阵由触发器或动态存储单元构的存储矩阵由触发器或动态存储单元构成，成， 是时序逻辑电路是时序逻辑电路。RAM 工作时工作时能读出，能读出， 也能写入也能写入。读或写由读。读或写由读 / 写控制电路进行控制。写控制电路进行控制。 RAM 掉电后数据将丢失掉电后数据将丢失。在读出过程中进行刷新存储单元在读出过程中进行刷新存储单元15.2 随机存取存储器随机存取
17、存储器 融峨厌记济猩臃跺扶总仗叔稽挚教瓮惦氏绽抬央掖狈婴辟封羚伯丈鸟听仇第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件15.2.1 RAM15.2.1 RAM的电路结构和工作原理的电路结构和工作原理一、六管静态存储单元及读写控制电路一、六管静态存储单元及读写控制电路壤华七橡扶挟翘胎橱诲骇迸桃菩羊今蹋氢针侣辛囊狰盼退坞肆怯荐郡椿熬第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件 构成构成RS触发器双稳触发器双稳态电路，存储态电路，存储1位二值信息位二值信息0或或1门电路门电路 读读/写控制电路，写控制电路，I/O端为输端为输入入/输出双向传输线的信号端，
18、信息由此写输出双向传输线的信号端，信息由此写入或读出。入或读出。等于等于1不可工作，等于不可工作，等于0可工作可工作当当Yj = 1时，使时，使 T7、T8 导通，若为导通，若为0，就截止，就截止。当当Xi = 1，T5、T6 导通，导通， 与与 位线接通；当位线接通；当Xi = 0，T5、T6 截止，截止，则联系切断。则联系切断。存储单元由存储单元由 MOS管组成管组成T5、T6 为存储单元门控管，为存储单元门控管，起模拟开关作用，控制起模拟开关作用，控制 RS 触发器输出端触发器输出端Q Q 与与B B 位线的联系。位线的联系。T5 T6 由行选择线由行选择线Xi 控制。控制。一列存储单元
19、公用的门控一列存储单元公用的门控管管T7、 T8由列选择线由列选择线 Yj 控制。控制。汽林摇醇柳征葡码拽夏吃赌娄郡郎寡讲贮谬蠕轿借擂阻仑播能涪膝错权尧第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件二、二、2114型静态型静态RAM介绍介绍逻辑符号图逻辑符号图电路结构图电路结构图行地址线64根行选择线列地址线16根列选择线一个六管静态存储单元一个六管静态存储单元饲敲盼箕娄壁盖蛛藏穷境搬助肥异春瓤病糙狐姬鞘勤信晨停氓晌况孔火缔第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件存储单元以T2和C 为主组成信息存储于C 中。当电容中充有一定电荷时，T2导通，表
20、示存储信息为0；当电荷少或是没有， T2不能导通，表示存储信息为1。此时当此时当C上有电荷上有电荷 ，使，使T2 2导通时，导通时，则则T2 2漏极为漏极为0 0信息，经信息，经T3 3管通过管通过T5 5管输出管输出DO O = 0 = 0。若。若C上无电荷输上无电荷输出为出为1 1。 D1 经经T4 送入刷新电路，在送入刷新电路，在G3 门门输出为输出为D1反相信号。反相信号。如果如果D1 =1，则，则T1 传送传送0 信号，信号，电容电容C 放电；若相反传送放电；若相反传送1 信号，信号，电容电容C 充电。即分别存储充电。即分别存储1和和0信信息。息。 Xi Yi均为均为1，T1 T4导
21、通。导通。 =0，G2被封锁，被封锁，G1打开。打开。 =1， Xi Yi 均为均为1，T3 T5导通。导通。 若读位线为若读位线为0 ，G1输出也为输出也为0 ，使，使“写写”位线为位线为1，对，对C充电进行刷新。充电进行刷新。动态动态RAM特点：要在特点：要在读出过程中读出过程中进行进行刷新刷新存储单元的操作。存储单元的操作。三、三管动态存储单元三、三管动态存储单元T1、T3构成门控管写操作时写操作时读操作时读操作时000101珠最晋吞假慕戎陈惦驹波握俗券羔怂争妙萨箔腔缩帕翼啸列秘囚笆风阶馆第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件读写控制线并联读写控制线并联片选
22、信号并联片选信号并联输出字总位数输出字总位数扩展扩展8位位为为1 1时时工作有输出工作有输出 使字线使字线1K扩展为扩展为2K为为0 0时时工作有输出工作有输出15.2.2 RAM15.2.2 RAM存储容量的扩展方法存储容量的扩展方法一、位数的扩展一、位数的扩展二、字数的扩展二、字数的扩展驭距彻痛偷蛛框崩天奖贡至矩驯徒玄宝资撞淘挤魏呻沫莉庇恭梨常夹林率第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件15.3 可编程逻辑阵列器件可编程逻辑阵列器件只读存储器只读存储器ROMROM由地址译码器和组成矩阵形式的由地址译码器和组成矩阵形式的存储单元构成。存储单元构成。ROMROM中
23、的中的地址译码器地址译码器也可用存储单元组成的也可用存储单元组成的矩阵矩阵电路电路构成，这样的电路可以用来表示组合逻辑电路构成，这样的电路可以用来表示组合逻辑电路的最小项的最小项与或表达式与或表达式，如果将其输出给触发器，如果将其输出给触发器再反馈到输入端，还可实现再反馈到输入端，还可实现时序逻辑电路时序逻辑电路的功能。的功能。由用户自己根据要求来编程存入信息，构成了由用户自己根据要求来编程存入信息，构成了专用专用集成逻辑器件集成逻辑器件，称为可编程逻辑器件（，称为可编程逻辑器件（PLD）利尉诱狙畴摇棱讨翅悟汗嘻史菌拥村慰疫背厚囊滤钙狡肩犁匈矾鸽瘦菲神第5章半导体存储器和可编程逻辑器件第5章半
24、导体存储器和可编程逻辑器件 我们已知，任意组合逻辑电路均可用最小项与或式或者简化的我们已知，任意组合逻辑电路均可用最小项与或式或者简化的与或式表示。下表为全加器的真值表。与或式表示。下表为全加器的真值表。15.3.1 PLD15.3.1 PLD基本电路的结构、功能与习惯表示法基本电路的结构、功能与习惯表示法0 11 01 01 1 1 0 0 1 0 1 1 1 0 1 1 1m4m5m6m70 00 10 11 0 0 0 0 0 0 1 0 1 0 0 1 1m0m1m2m3输出Ci Si输入Ai Bi Ci-1最小项输出Ci Si 输入Ai Bi Ci-1最小项与或逻辑表达式为：与或逻辑
25、表达式为：水供靴鹏刘惧薪喂渣森下园点露炮尸淤桅斗坪赣荐顾锦逼痛涡部恭汁墙绢第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件简化表示的与、或阵列简化表示的与、或阵列上述两个与或表达式可用二极管固定上述两个与或表达式可用二极管固定 ROM ROM 来实现。把输入变量来实现。把输入变量A Ai i、B Bi i、C Ci-1i-1看作看作ROMROM中的地址码中的地址码A A2 2、A A1 1、A A0 0，而把输出变量，而把输出变量S Si i、C Ci i看作看作 ROM ROM 的输出数的输出数据据D D1 1、D D0 0，如图所示。，如图所示。用二极管固定ROM实现全
26、加器D D1 1 D D2 2 D D3 3 实现与的逻辑式：实现与的逻辑式：D4D4D7D7组成或逻辑电路：组成或逻辑电路：即为如图所示的二极管与门电路狗汛陪赤烂怨薄葬驹腑犹酒派雪簧缩肺恕犬究鸡信请欢岛韦炊臻由诗印奎第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件 在前所述的在前所述的PROMPROM存储器，其与阵列是固定的，用作地存储器，其与阵列是固定的，用作地址译码器，而或阵列是可编程的。址译码器，而或阵列是可编程的。图8.3.4PLD逻辑图形符号(a)与门(b)或门 (c)连接方式(d)互补输入缓冲器 (e)三态输出缓冲器 这也是一种可编程图形符号，习惯上用下图所示
27、形式表示。这也是一种可编程图形符号，习惯上用下图所示形式表示。耍持槛驳敷杨庶墟顿铡瘦销碰挡赂良暑苏蹄远冈讯楷傣洒只才讥弓鼻向往第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件一、一、PLAPLA的结构的结构可编程逻辑阵列由可编程逻辑阵列由可编程可编程的的与阵列与阵列、可编程可编程的的或阵列或阵列和三态输出缓冲器组成。和三态输出缓冲器组成。15.3.215.3.2可编程逻辑阵列（可编程逻辑阵列（PLAPLA）TIFPLA839TIFPLA839（三态输出）（三态输出）PLAPLA内部结构图内部结构图TIFPLA839TIFPLA839（三态输出）（三态输出）PLAPLA引脚排
28、列引脚排列劣讹还笔算汐现魄系窃话负妮街讼亮硝序趾闪友锹却哼芹戎怀使减杰仗纬第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件二、二、PLAPLA在时序逻辑电路中的应用在时序逻辑电路中的应用PLAPLA可用来实现任一种组合逻辑电路，也可实现时序逻辑电路可用来实现任一种组合逻辑电路，也可实现时序逻辑电路。例：用时序逻辑型例：用时序逻辑型PLAPLA组成同步组成同步2 2位二进制加法计算器。位二进制加法计算器。1 1、表中所示为表中所示为2位二进制加法计数器的计数状态表和位二进制加法计数器的计数状态表和D端的激励表。端的激励表。2 2、列出列出D的函数式和次态逻辑式的函数式和次态逻
29、辑式1 10 01 10 01 01 10 11 10 11 00 00 1激励表次 态 初 态激励表次 态初 态表22位二进制计数状态表菏减吴乱嵌赎球式窟抓域操涸痞政郎团嘲勇贼订爪膨耸梗购裸计夸纱灯秦第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件3 3、确定输入变量、输出变量确定输入变量、输出变量输入变量为输入变量为 及及 CP 和和输出变量为输出变量为 ，又作为下一个初态输入。，又作为下一个初态输入。或阵列的输出变量或阵列的输出变量 D1、D0 作为作为 D 触发器的输入。触发器的输入。4 4、设置熔丝连接的交叉点设置熔丝连接的交叉点用时序逻辑型PLA实现时序逻辑电路
30、如右图所示： 将触发器输出Q0、Q1 作为与阵列的输入，由或阵列得到D0、D1输出又送入D触发器的D端。在CP作用下，即可实现加法计数。卸背闲溃潍与育材要仰萎证册媳题丸呐壕淹叔鹊穆幸呐屎饯凄堰糊旦谭姬第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件即当R = 1，触发器清零；EN = 1，三态门G1、G2可工作。高阻状态，可编程可正常工作输出为零可正常工作G1、G2三态门D触发器不清零0 011不清零0 101异步清零1 110不清零0 100控制功能R ENPR /MM及及 PR/ 的控制功能的控制功能此外，在电路中还设置具有熔丝结构的可编程接地控制端此外，在电路中还设置
31、具有熔丝结构的可编程接地控制端M和三态门和三态门使能端及清零控制端使能端及清零控制端PR / 。由。由G3、G4门电路功能可知，其输出分别为：门电路功能可知，其输出分别为：R = M (PR/ )和和EN = M + (PR/ ) = M (PR/ )。M端熔丝烧断端熔丝烧断M = 1。其功能如下表所示。其功能如下表所示。经恍玩牌联挥少褂镀氖俱奉咆瘪阶懊由纵耿树往韧拷斑钨跃万剔仗之酸柴第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件Y0Y5所表示的所表示的与与项是可编程的，而项是可编程的，而O0 = Y0 +Y1、O1 = Y2 + Y3、O2 = Y4 + Y5的的或或阵
32、列是固定的，输入信号阵列是固定的，输入信号 Ii 由输入缓冲器转换成有互由输入缓冲器转换成有互补性质的两个输入变量。这种补性质的两个输入变量。这种PAL的电路只适用于实现组合逻辑电路。的电路只适用于实现组合逻辑电路。图图8.3.7PAL的基本结构的基本结构15.3.3 15.3.3 可编程阵列逻辑可编程阵列逻辑（PAL） 将将或阵列或阵列中相中相或或的项给以的项给以固定固定，与阵列允许与阵列允许用户用户编程编程设置，这种设置，这种逻辑器件称为可编程阵列逻辑器件，简称逻辑器件称为可编程阵列逻辑器件，简称PAL。橱纱仍话妥糖翠粮颇崇殊桑塘烷惭弗渔刻熟驳艰钳督哦般瓶墙放悔霉醒车第5章半导体存储器和可
33、编程逻辑器件第5章半导体存储器和可编程逻辑器件GALGAL器件可分为两大类：器件可分为两大类：一、与一、与PALPAL相似：相似：与阵列可编程，而或阵列固定连接。与阵列可编程，而或阵列固定连接。二、与二、与PLAPLA相似：相似：与、或阵列均可编程。与、或阵列均可编程。 GAL16V8的引脚排列如右图所示。的引脚排列如右图所示。外形为双列直插式外形为双列直插式20脚芯片，它有脚芯片，它有8个个输入端输入端I7I0，8个输出端个输出端O7O0，还有一，还有一个输入端个输入端In用于与相邻芯片的输出端级用于与相邻芯片的输出端级联，此外还有一个用作时钟也可用作信联，此外还有一个用作时钟也可用作信号输
34、入端号输入端CL，电源输入为，电源输入为VDD = +5V和和VSS接地。其可擦写次数可达接地。其可擦写次数可达100次次,存取存取时间为时间为30 ns，数据可长期保存。，数据可长期保存。15.3.4 15.3.4 通用阵列逻辑（通用阵列逻辑（GALGAL）图图8.3.9GAL16V8的引脚排列的引脚排列具拿烬氰简刘次胰涎温瞩仑毗顶柬狸事衔喜婴挫板医红艇录捂禾给欣杏料第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件 GAL16V8逻辑电路结构逻辑电路结构OLMC的逻辑电路结构的逻辑电路结构罗硅伺邵蠕汞渝谈堂几粳镑忱吼局缸疽捍惭戳里摔矛窍缸人钩道煽柿挫亥第5章半导体存储器和
35、可编程逻辑器件第5章半导体存储器和可编程逻辑器件 将原属于编程器的将原属于编程器的写入写入擦除控制电路擦除控制电路及及高压脉冲发生器高压脉冲发生器电路也集电路也集成至成至PLDPLD芯片芯片中。因此编程时只需外加中。因此编程时只需外加5V5V电压，不必将电压，不必将PLDPLD从系统的电从系统的电路板取下，实现了路板取下，实现了在系统可编程在系统可编程。一、低密度一、低密度ISPISPPLDPLD低密度低密度ISPISPPLDPLD是在是在 GAL GAL 的基础上增加了写入擦除控制的基础上增加了写入擦除控制电路。电路。二、高密度二、高密度ISPISPPLDPLD高密度高密度ISPISPPLD
36、PLD又称又称isp LSIisp LSI。15.3.515.3.5在系统可编程逻辑器件在系统可编程逻辑器件（ISP-PLD）倪下卵反果蜒笼傈伍申珠警岿奇谊港擒棚嫉扁科腹拒愚遭橇锻冲驾紫账咎第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件isp GAL16Z8的电路结构框图的电路结构框图1、正常工作方式、正常工作方式接通电源后，接通电源后，若设若设MODE = 1，SDI = 0，电路即能自动进入正常工作方式，电路即能自动进入正常工作方式，2、诊断工作方式、诊断工作方式若设若设MODE = 1，SDI = 1，电路进电路进入诊断工作方式，这时，各输出逻辑宏入诊断工作方式，这
37、时，各输出逻辑宏单元单元OLMC中的触发器自动接成串行移中的触发器自动接成串行移位寄存器，在位寄存器，在DCLK时钟信号作用下，时钟信号作用下，内部收据由内部收据由SDO端顺序地被读出，同时端顺序地被读出，同时又可从又可从SDI端对移位寄存器写入新的数端对移位寄存器写入新的数据，实现诊断和预置功能。据，实现诊断和预置功能。3、编程工作方式、编程工作方式若设若设MODE = 0，电路进入编程工作电路进入编程工作方式。这时分三步进行：首先将编程数方式。这时分三步进行：首先将编程数据从据从SDI端输入，然后再从端输入，然后再从SDO端读出，端读出，以校验数据是否正确，确认无误后，最以校验数据是否正确
38、，确认无误后，最后写入后写入E2CMOS存储单元。存储单元。一、低密度一、低密度ISPPLD痛枕磷试网空譬乡摈寻敷莲彭培寡矽辩寞栓妇堡确灿兜叶垄瘸候雾痕颤级第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件二、高密度二、高密度 ISPPLDisp LSI 的电路结构框图的电路结构框图短捻栖阐萄疮捍薄删小辨拣罗矿胸害湍糙绷识沸吉铂日喂租毒飞缔仅贡东第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件图图8.3.13isp LSI1016器件通用逻辑块器件通用逻辑块(GLB)的电路结构的电路结构1 1、通用逻辑模块、通用逻辑模块(GLB)(GLB)的电路结构的电路
39、结构 功吏瞪谆寿杏炼下拆丛纫匀篙旅扮住酱选虽览秽痴幂蚌誉雅糙娩丁讼众祸第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件通过编程将通过编程将GLB设置成其它设置成其它4种连接模式种连接模式：(1)、高速旁路模式、高速旁路模式：将与或输出端将与或输出端F0F3直接与直接与OLMC相连，不相连，不必经过乘积项共享的编程阵列。必经过乘积项共享的编程阵列。(2)、单项乘积模式：、单项乘积模式：与逻辑阵列中任一个单项乘积项的与门输出与逻辑阵列中任一个单项乘积项的与门输出端可与任一个端可与任一个OLMC的输入端直接相连。的输入端直接相连。(3)、异或逻辑模式：、异或逻辑模式：将与逻辑阵列
40、中任一个与门输出和或逻辑阵将与逻辑阵列中任一个与门输出和或逻辑阵列输出列输出F0F3中的一个，两者共同输入到一个异或门，其输出再接中的一个，两者共同输入到一个异或门，其输出再接入入OLMC的输入端。的输入端。(4)、多重模式：、多重模式：同一个同一个GLB中的中的4个输出可以同时采用上述几种个输出可以同时采用上述几种不同配置模式。不同配置模式。阮返块柿灵葫亮照烧谩淤真态裔摈窟勘诌陵奴叫旨秸混超移导剥犹母喳夹第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件2、输入输出单元、输入输出单元(IOC)的组态的组态将将I / O单元配置为单元配置为8各组态：各组态：(1)、用作输入单
41、元有、用作输入单元有3种组态，即：种组态，即：引脚输入通过缓冲器输入，引脚输入通过缓冲器输入，或将此输入在时钟脉冲作用下由或将此输入在时钟脉冲作用下由D触发器构成锁存输入或寄存器触发器构成锁存输入或寄存器输入。输入。(2)、用作输出单元有、用作输出单元有3种组态，即：种组态，即：经缓冲器或反相输出缓冲器经缓冲器或反相输出缓冲器或三态输出缓冲器送到输出引脚。或三态输出缓冲器送到输出引脚。(3)、用作双向传输单元有、用作双向传输单元有2种组态：种组态：一种是经三态缓冲器输出一种是经三态缓冲器输出经缓冲器输入的双向传输，另一种是经三态缓冲器输出在时钟经缓冲器输入的双向传输，另一种是经三态缓冲器输出在
42、时钟脉冲作用下经脉冲作用下经D触发器输入的双向传输。触发器输入的双向传输。3、isp LSI1000及及2000系列器件的编程接口系列器件的编程接口目前目前Lattice公司生产的公司生产的iap LSI有有1000、1000E、2000、3000、6000系列，其编程接口各不相同。下图所示为系列，其编程接口各不相同。下图所示为1000、2000系列系列isp LSI器件的编程接口。器件的编程接口。控坪抗答蹦逝奢刊靴洒昌农耳淆换纺杆早住李注剧熔痉擦莉九燎餐词铆歧第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件图图8.3.14isp LSI器件的编程接口器件的编程接口Isp
43、LSI编程是在计算编程是在计算机控制进行的。在左图机控制进行的。在左图中，当编程使能信号中，当编程使能信号ispEN = 1时，则时，则isp LSI器件为正常工作状态；器件为正常工作状态；当当ispEN = 0时，所有时，所有IOC的输出三态缓冲器无的输出三态缓冲器无被置成高阻状态，则器被置成高阻状态，则器件进入编程工作状态。件进入编程工作状态。MODE为模式控制信号。为模式控制信号。SCLK为时钟串行输入。为时钟串行输入。SDI为串行数据和命令输为串行数据和命令输入端，入端，SDO为串行数据为串行数据输出端。输出端。芳凡洼娥呻豫入掠窃曾铱绊跋搜狱津邻强帘萌分怪虑瞎白养杠羽荒贩蛰诌第5章半导
44、体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件现场可编程门阵列与前面所述的可编程逻辑器件现场可编程门阵列与前面所述的可编程逻辑器件相比，其结构不受与相比，其结构不受与 或阵列限制，也不受触发器或阵列限制，也不受触发器和和I / O端数量聘用制，它可以构成任何复杂的逻辑端数量聘用制，它可以构成任何复杂的逻辑电路，更适合构成多级逻辑功能。由于内部可编程电路，更适合构成多级逻辑功能。由于内部可编程模块的排列形式与前述可编程器件门阵列中单元的模块的排列形式与前述可编程器件门阵列中单元的排列形式相似，因而沿用门阵列名称。排列形式相似，因而沿用门阵列名称。FPGA属高密属高密度度PLD，集成度
45、高达，集成度高达3万万/片以上。片以上。15.3.6 15.3.6 现场可编程门阵列（现场可编程门阵列（FPGA）力取府橙毕谓乘劫淌木辞伸湾钵追糜戎等嘘彬萌渝又晤弊判递牛离何常岭第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件 右图所示为右图所示为FPGAFPGA基本结构的示意图，由基本结构的示意图，由可编程的输入输出模可编程的输入输出模块块(IOB)(IOB)、可编程逻辑、可编程逻辑模块模块(CLB)(CLB)和可编程连和可编程连线资源线资源(IR)(IR)组成，另外组成，另外还有一个用于存放编程还有一个用于存放编程数据的静态存储器，其数据的静态存储器，其中设定的数据用来
46、确定中设定的数据用来确定三各可编程单元的工作三各可编程单元的工作状态。状态。一、一、FPGA的基本结构的基本结构图图8.3.15FPGA基本结构示意图基本结构示意图暗艘槛续枯锈坯园侄比妄奎癌啊恼纤专踢佣墨县聪叙梦荧鸟阿玻袖亩噪令第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件442176 442128 1220 346 2560 256 1024 (32 x 32) 25000XC4025E 53984 53936 428 126 360 80 100 (10 x 10) 3000XC4003E PROM容量(Bit) 编程数据 总量(Bit) 数据结构 数量(个) 数据结
47、构 长度(Bit) 触发器 (个)IOB个数 GLB个数 (行 x 列)门数 器件 型号XC4000E系列的系列的FPGA典型容量典型容量颐趟父绘眺森姻侗妊蹬摈慢贬爷秃俘都伤单慧验胆绝饿瓶善胜嚣凿酪垃八第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件二、可编程逻辑模块二、可编程逻辑模块CLBCLBCLB是是FPGA的基本逻辑单元，由逻辑函数发生器、触的基本逻辑单元，由逻辑函数发生器、触发器、进位逻辑、编程数据存储单元、数据选择器及其它发器、进位逻辑、编程数据存储单元、数据选择器及其它控制电路组成。控制电路组成。在在CLB中有中有2个个4变量函数发生器和变量函数发生器和1个个
48、3变量函数发生变量函数发生器。经组合后，可实现器。经组合后，可实现9个变量的组合逻辑函数。对个变量的组合逻辑函数。对3变量变量函数需要函数需要8位指定代码编程，位指定代码编程，4变量函数要变量函数要16位指定代码编位指定代码编程，通过查表方式设计，予以一一对应，可获得众多的组程，通过查表方式设计，予以一一对应，可获得众多的组合逻辑函数。合逻辑函数。三、输入输出模块三、输入输出模块IOB1.引脚用作输出：引脚用作输出：内部逻辑信号进入内部逻辑信号进入IOB模块后，通模块后，通过各级选择器编程，选择是否反相，再选择直接送三态缓过各级选择器编程，选择是否反相，再选择直接送三态缓冲器或经冲器或经D触发
49、器送三态缓冲器。触发器送三态缓冲器。剔肿汇闭剐坪夏泉涅瞧伸辑尼湃辱搞吾句重神户栋滦队纯疤炮削斤操囤胀第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件2 2、引脚用作输入：、引脚用作输入：外部信号经输入缓冲器可以选直进入内外部信号经输入缓冲器可以选直进入内部逻辑或经部逻辑或经D D触发器寄存后进入内部逻辑。触发器寄存后进入内部逻辑。四、可编程连线资源四、可编程连线资源IRIR分布于分布于CLB阵阵列的行、列间隙中，列的行、列间隙中，为水平和垂直上、为水平和垂直上、下两层金属线栅格下两层金属线栅格状结构，如右图所状结构，如右图所示。示。图图8.3.16可编程连线资源示意图可编程
50、连线资源示意图获末磅跌兼醋莎省宁冀舞动邮粳牛肃滇盂拽拇阀峨玫撼乏潮卉桃嗣纷泞阑第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件图图8.3.17可编程开关矩阵可编程开关矩阵PSM及结构及结构 PSMPSM是可编程开关矩阵，结构如下图所示，其作用如同多是可编程开关矩阵，结构如下图所示，其作用如同多根导线转接的接线盒，通过编程，可将任一方向导线能到其它根导线转接的接线盒，通过编程，可将任一方向导线能到其它方向的某根导线，即实现上下、左右和四个直角弯头的方向的某根导线，即实现上下、左右和四个直角弯头的6 6个通个通路的开关接通。路的开关接通。鄙聋氦笆陋瘁饶枢侗仗昭啃致哲御税黍艇暇原
51、陛坛模越桃缆铲接兵昨茨埔第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件当一个数字系统由多片当一个数字系统由多片ISP PLD组成时，若要组成时，若要改变电路的逻辑功能，不改变电路的逻辑功能，不仅要重新设置每个仅要重新设置每个ISP PLD的组态，还需改变它的组态，还需改变它们之间的连接及其外围电们之间的连接及其外围电路的连接，这些外围电路路的连接，这些外围电路有负载电路、显示器件等。有负载电路、显示器件等。为满足这一需要，为满足这一需要，Lattice公司生产了在系统可编程公司生产了在系统可编程通用数字开关，简称通用数字开关，简称isp GDS。15.3.715.3.7在
52、系统可编程通用数字开关（在系统可编程通用数字开关（isp GDS）isp GDS22 的结构框图的结构框图Isp GDS22的结构框图，它由可编程开关矩的结构框图，它由可编程开关矩阵和一些输入输出单元阵和一些输入输出单元IOC组成。组成。通过编程的方法可将通过编程的方法可将A列的某列的某一个一个IOC与与B列中某一个列中某一个IOC接通。接通。历版韶玉喉澜谐佐淋月趴村诺榜肌边巢握氨尸芍锤膜婉咋峦麓砖鸦溉皮欧第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件当当C0 = 0时，电路为输出方式，时，电路为输出方式，输出端的三态缓冲器为工作状态。输出端的三态缓冲器为工作状态。这时这
53、时4 选选 1 的数据选择器选中一的数据选择器选中一个，经三态缓冲器送到输出端。个，经三态缓冲器送到输出端。数据选择器由数据选择器由C2C1编程选择。编程选择。图图8.3.19isp GDS22的输入输出单元的输入输出单元(IOC)当当C2C1 = 11时，输出为开关矩阵的输入时，输出为开关矩阵的输入信号；当信号；当C2C1 = 10时，将开关矩阵的输入时，将开关矩阵的输入信号反相后输出；当信号反相后输出；当C2C1 = 01或或00时，输时，输出端相应设置成高电平或低电平输出。当出端相应设置成高电平或低电平输出。当C0 = 1时，三态缓冲器为禁止状态时，三态缓冲器为禁止状态(即其输即其输出端呈高阻状态出端呈高阻状态)，并设，并设C1 = 0时可使开关时可使开关矩阵信号直接与矩阵信号直接与I /O端口相通。端口相通。乡港郎蘸蛛帖柜赶茂愿耪阁粪体指瀑瘪麻歇料党倪盲引炽涨椿硕爬伶坛笺第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件
