电路基础与集成电子技术-133译码器和编码器

《电路基础与集成电子技术-133译码器和编码器》由会员分享，可在线阅读，更多相关《电路基础与集成电子技术-133译码器和编码器（25页珍藏版）》请在金锄头文库上搜索。

1、13.3 译码器和编码器译码器和编码器 13.3.1 二进制译码器二进制译码器 13.3.2 显示译码器显示译码器 13.3.3 编码器编码器第第13章章 组合逻辑电路组合逻辑电路 2010.03 译码器是典型的组合逻辑电路，译码器是将一种译码器是典型的组合逻辑电路，译码器是将一种编码转换为另一种编码的逻辑电路。编码转换为另一种编码的逻辑电路。 从广义的角度看，译码器有四类：从广义的角度看，译码器有四类：1. 二进制码译码器二进制码译码器，也称最小项译码器，也称最小项译码器，N中取一译码中取一译码 器，二进制译码器一般是将二进制码译为十进制码；器，二进制译码器一般是将二进制码译为十进制码；2.

2、 代码转换译码器代码转换译码器，是从一种编码转换为另一种编码；，是从一种编码转换为另一种编码；3. 显示译码器显示译码器，一般是将一种编码译成十进制码或特定，一般是将一种编码译成十进制码或特定 的编码，并通过显示器件将译码器的状态显示出来。的编码，并通过显示器件将译码器的状态显示出来。4. 编码器编码器，一般是将十进制码转换为相应的其他编码，一般是将十进制码转换为相应的其他编码， 其实质与代码转换译码器一样，编码是译码的反过程。其实质与代码转换译码器一样，编码是译码的反过程。第第13章章 组合逻辑电路组合逻辑电路 2010.03 二进制译码器也称为最小项译码器二进制译码器也称为最小项译码器,

3、N中取一译码中取一译码器器, n线线/N线译码器线译码器, n二进制码的位数二进制码的位数, N=2n。,例如三例如三位二进制译码器位二进制译码器, 也称为也称为 3线线/ 8 线译码器线译码器, 八中取一译八中取一译码器码器 。 2变量二进制码译码器的逻辑图如图变量二进制码译码器的逻辑图如图13.3.1所示，该逻所示，该逻辑图由三部分构成，译码器部分、输入缓冲部分和使能控辑图由三部分构成，译码器部分、输入缓冲部分和使能控制部分。该电路的逻辑符号如图制部分。该电路的逻辑符号如图13.3.2所示。所示。 13.3.1 二进制译码器二进制译码器图图13.3.1 2线线/4线译码器线译码器 图图13

4、.3.2 74LS139逻辑符号逻辑符号第第13章章 组合逻辑电路组合逻辑电路 2010.03 13.3.1.1 译码部分译码部分 当当 时，允许译码根据逻辑图可以写成译码逻辑式时，允许译码根据逻辑图可以写成译码逻辑式 当当B1=0、B0=0、 时，时， ， ，输出，输出低电平有效，余类推。低电平有效，余类推。 第第13章章 组合逻辑电路组合逻辑电路 2010.03 输入缓冲部分见图输入缓冲部分见图13.3.1中右下方有中右下方有4个非门，通过这个非门，通过这4个非个非门可以获得两个输入变量的原变量和反变量。这样译码门的输门可以获得两个输入变量的原变量和反变量。这样译码门的输入端就可以接到相应

5、非门的输出端，而不必接到译码器的输入入端就可以接到相应非门的输出端，而不必接到译码器的输入端。端。13.3.1.2 输入缓冲部分输入缓冲部分图图13.3.1 2线线/4线译码器线译码器 这样就可以减少输入变量这样就可以减少输入变量的扇出数，即减少信号源的电的扇出数，即减少信号源的电流数。所以输入缓冲电路的作流数。所以输入缓冲电路的作用是减少信号源的负担。用是减少信号源的负担。第第13章章 组合逻辑电路组合逻辑电路 2010.03 图中使能输入端反相器的输入图中使能输入端反相器的输入端有一个端有一个“”，而不是在输出端，而不是在输出端，“”画在输入端便于认定低电平画在输入端便于认定低电平有效。从

6、逻辑关系上看经过反相，有效。从逻辑关系上看经过反相，变为高电平，经过反相器缓冲，加变为高电平，经过反相器缓冲，加到译码门的输入端，高电平对与非到译码门的输入端，高电平对与非门不能够起封锁作用，可正常译码。门不能够起封锁作用，可正常译码。同时也有缓冲作用。同时也有缓冲作用。 13.3.1.3 使能部分使能部分 当当 时，时，4个译码门使能控制端为低电平，对与非个译码门使能控制端为低电平，对与非译码门有控制作用，此时不管输入译码门有控制作用，此时不管输入B1 B0处于处于00、01、10、11中何种状态，全部输出为中何种状态，全部输出为“1”，禁止译码。，禁止译码。第第13章章 组合逻辑电路组合逻

7、辑电路 2010.0313.3.1.4 真值表和逻辑符号真值表和逻辑符号 表表13.4 74LS139真值表真值表 真值表中，当真值表中，当EN=1 时，全部输出为时，全部输出为“1”，禁，禁止译码。译码器真值表对应止译码。译码器真值表对应二进制输入变量，输出部分二进制输入变量，输出部分每一行每一列只有一个每一行每一列只有一个“0”。 因为输出低电平有效，所因为输出低电平有效，所以输出逻辑变量用以输出逻辑变量用Y表示，在表示，在逻辑符号边框外有逻辑符号边框外有“ ”，代，代表输出低电平有效。输入变量表输出低电平有效。输入变量边框线内的边框线内的0、1表示表示B1 、B0位数的高低。使能端边框线

8、外位数的高低。使能端边框线外有有“ ”，表示低电平使能，表示低电平使能，没有则表示高电平使能。没有则表示高电平使能。 第第13章章 组合逻辑电路组合逻辑电路 2010.03 13.3.1.5 3线线/8线二进制译码器线二进制译码器 图图13.3.3所示的是所示的是3线线/8线二进制译码器线二进制译码器74LS138的逻辑符的逻辑符号，它真值表见表号，它真值表见表13.5。逻辑符号中的。逻辑符号中的BIN/OCT是二进制是二进制/八八进制之意。进制之意。 图图13.3.3 74LS138逻辑符号逻辑符号 根据上述对逻辑符号的约根据上述对逻辑符号的约定，我们先脱离定，我们先脱离 138的真值表对的

9、真值表对其逻辑功能进行分析，图中输其逻辑功能进行分析，图中输出变量有出变量有8个，代表了个，代表了3位二进位二进制码对应的制码对应的8个输出变量，低电个输出变量，低电平有效，与边框线内部的平有效，与边框线内部的07一一对应。一一对应。 输入变量按输入变量按B2 、B1 、B0从从高位到低位排列。高位到低位排列。 第第13章章 组合逻辑电路组合逻辑电路 2010.03 使能端有三个，对应逻使能端有三个，对应逻辑符号边框线内有一个与门辑符号边框线内有一个与门符号，说明这三个使能输入符号，说明这三个使能输入是与的关系是与的关系 即即 时使能，允许译码。时使能，允许译码。 下列真值表中是将三个使能端分

10、开写的，下列真值表中是将三个使能端分开写的，ST1和和ST2+ ST3，译码时译码时ST1必须为必须为H， 的或运算必须为的或运算必须为L。第第13章章 组合逻辑电路组合逻辑电路 2010.03 74LS138的功能表的功能表 H H H H H H H H H H H H H H H H H H L H H H H H H H H H L L L L L L H H H H H H H H L L L L H H L H H H H H H H L L L H L H H L H H H H H H L L L H H H H H L H H H H H L L H L L H H H H

11、L H H H H L L H L H H H H H H L H H H L L H H L H H H H H H L H H L L H H H H H H H H H H L看逻辑符号看逻辑符号第第13章章 组合逻辑电路组合逻辑电路 2010.03 对三变量可直接使用对三变量可直接使用, 但也可扩展位数，这是由二片但也可扩展位数，这是由二片74LS138构成的四位二进制码的译码电路。构成的四位二进制码的译码电路。B3“1”01234567891011121314150000000100100011010001010110011110001001101010111100110111101

12、111ST2=074LS138扩展位数扩展位数图图13.3.4 三位二进制译码器扩展为四位译码器三位二进制译码器扩展为四位译码器第第13章章 组合逻辑电路组合逻辑电路 2010.0313.3.2.1 显示器件显示器件辉光数码管辉光数码管莹光数码管莹光数码管 液晶显示器件液晶显示器件 发光二极管显示器件发光二极管显示器件场致发光器件场致发光器件1. LED显示器件显示器件 LED数码管有共阳极和共阴数码管有共阳极和共阴极两种。点亮电平不同。极两种。点亮电平不同。 13.3.2 显示译码器显示译码器第第13章章 组合逻辑电路组合逻辑电路 2010.03 2. 液晶显示器件液晶显示器件 液晶液晶(L

13、CD)是一种特殊的能极化的液态晶体，是一种有机是一种特殊的能极化的液态晶体，是一种有机化合物。在一定温度范围内，它既具有液体的流动性，又具化合物。在一定温度范围内，它既具有液体的流动性，又具有晶体的某些光学特性，其透明度和颜色随电场、磁场、光、有晶体的某些光学特性，其透明度和颜色随电场、磁场、光、温度等外界条件的变化而变化。液晶在电场作用下会产生各温度等外界条件的变化而变化。液晶在电场作用下会产生各种光电效应。种光电效应。 液晶显示器件是一种被动显示器件，外界光线强，反差液晶显示器件是一种被动显示器件，外界光线强，反差较强，显示清楚；若外界光线弱，则显示不清楚。不过现在较强，显示清楚；若外界光

14、线弱，则显示不清楚。不过现在有一种带背景光的液晶显示器件，也可以在黑暗的条件下使有一种带背景光的液晶显示器件，也可以在黑暗的条件下使用。液晶显示器件也有多种彩色。用。液晶显示器件也有多种彩色。第第13章章 组合逻辑电路组合逻辑电路 2010.0313.3.2.2 中规模显示译码器中规模显示译码器 1显示功能显示功能图图13.3.7 74LS47的逻辑符号及的逻辑符号及 与与LED显示器的连接显示器的连接 图图13.3.8 74LS47显示字型显示字型 与输入的对应关系与输入的对应关系 74LS47、74LS48以及相近的几种译码器的逻辑功能可以通以及相近的几种译码器的逻辑功能可以通过实验加以验

15、证，实验电路如图过实验加以验证，实验电路如图13.3.7所示，输出端要串联电阻，所示，输出端要串联电阻，以保护以保护LED数码管。数码管。 第第13章章 组合逻辑电路组合逻辑电路 2010.03表表13.6 中中规模模显示示译码器器74LS48的功能表的功能表十十进制制或功能或功能输 入入输 出出D C B Aabcdefg0123456789101112131415HHHHHHHHHHHHHHHHH LLLLLLLLHHHHHHHHLLLLHHHHLLLLHHHHLLHHLLHHLLHHLLHHLHLHLHLHLHLHLHLHHHHHHHHHHHHHHHHHHLHHLHLHHHLLLHLLH

16、HHHHLLHHHLLHLLLHHLHHHHHHHLHLLLLHLHHLHHLHLHHLHHLHLHLLLHLHLHLLLHLHLLLHHHLHHLLHHHLLLHHHHHLHHHHHHHL消消隐纹波消波消隐试灯灯输入入 HL L L L L L LLHLLHLLHLLH LLH LLH LLH LLH 第第13章章 组合逻辑电路组合逻辑电路 2010.03 2 灭灯输入灭灯输入 3试灯输入试灯输入 DCBA是二进制码输入，要正确的执行显示功能，有关的是二进制码输入，要正确的执行显示功能，有关的端头必须接合适的逻辑电平，即端头必须接合适的逻辑电平，即对应对应DCBA的输入，显示字型见图的输入，

17、显示字型见图13.3.8。 BI（Blaking input）为灭灯输入，低电平有效，当）为灭灯输入，低电平有效，当BI=L 时，整个数码管熄灭，而且灭灯输入的优先级最高，灭灯时其时，整个数码管熄灭，而且灭灯输入的优先级最高，灭灯时其他功能都无法执行。他功能都无法执行。 LT（Lamp Test Input）为试灯输入，低电平有效，当）为试灯输入，低电平有效，当 LT=L时，整个数码管点亮，显示时，整个数码管点亮，显示8。用于检查数码管和译码器。用于检查数码管和译码器是否有缺欠，优先级次于灭灯输入。是否有缺欠，优先级次于灭灯输入。第第13章章 组合逻辑电路组合逻辑电路 2010.03 4纹波灭

18、灯输入纹波灭灯输入 RBI（ Ripple Blanking Input ）为纹波灭灯输入，也称动）为纹波灭灯输入，也称动态灭灯输入，低电平有效。当态灭灯输入，低电平有效。当 RBI=L ，且，且DCBA=LLLL时，数时，数码管熄灭；若码管熄灭；若DCBA LLLL时，译码器照常显示，显示字型时，译码器照常显示，显示字型取决于输入。纹波灭灯输入用于多个译码器级联时，消隐无用取决于输入。纹波灭灯输入用于多个译码器级联时，消隐无用的前零和尾零，可使显示清晰，具体电路如图的前零和尾零，可使显示清晰，具体电路如图13.3.9所示。所示。图图13.3.9 中规模显示译码器中规模显示译码器74LS47的

19、级联的级联第第13章章 组合逻辑电路组合逻辑电路 2010.03 5纹波灭灯输出纹波灭灯输出 RBO( Ripple Blanking Output )为纹波灭灯输出，低电平为纹波灭灯输出，低电平有效有效,与灭灯输入合用一个端头，集电极开路输出。当与灭灯输入合用一个端头，集电极开路输出。当RBI=L,且且DCBA=LLLL时，具备灭灯条件，则时，具备灭灯条件，则RBO=L，这个低电平输，这个低电平输出信号可以供给下一级译码器的动态灭灯输入使用，以形成图出信号可以供给下一级译码器的动态灭灯输入使用，以形成图13.3.9中灭灯的级联效果。中灭灯的级联效果。图图13.3.9 中规模显示译码器中规模显

20、示译码器74LS47的级联的级联第第13章章 组合逻辑电路组合逻辑电路 2010.03 13.3.3 编码器编码器 习惯上将各种非十进制编码译成十进制码称为译码；将习惯上将各种非十进制编码译成十进制码称为译码；将十进制码译成各种非十进制编码称为编码，也包括各种非十十进制码译成各种非十进制编码称为编码，也包括各种非十进制编码之间的转换，编码是译码的逆过程进制编码之间的转换，编码是译码的逆过程 。所以，编码器。所以，编码器的原理、分析、设计方法和译码器一样。的原理、分析、设计方法和译码器一样。 普通编码器普通编码器对所有的输入端只允许有一个对所有的输入端只允许有一个“1”，其余为，其余为“0”；或

21、者只允许有一个；或者只允许有一个“0”，其余为，其余为“1”。编码器的输。编码器的输入，只能一个一个的输入，如果同时输入二个信号，编码器入，只能一个一个的输入，如果同时输入二个信号，编码器将不能识别。将不能识别。 优先编码器当某位输入有效逻辑电平为优先编码器当某位输入有效逻辑电平为“0”，它可以允，它可以允许该位的低位码也为许该位的低位码也为“0”，只要该位的高位码不为存在，只要该位的高位码不为存在“0”即可；或反之。所以，即可；或反之。所以，优先编码器优先编码器可以部分减少编码输可以部分减少编码输入信号中出现干扰或误操作所造成的差错。入信号中出现干扰或误操作所造成的差错。第第13章章 组合逻

22、辑电路组合逻辑电路 2010.03 表表13.7是一个是一个8输入输入3输出的优先编码器的功能表，它以输出的优先编码器的功能表，它以“0”作为有效输入电平，由功能表可以看出优先编码的含义。作为有效输入电平，由功能表可以看出优先编码的含义。 表13.7 优先编码器功能表I0I7为十进制为十进制输入端；输入端； IS为使能输入为使能输入端，端，IS =0允许允许编码，反之禁编码，反之禁止编码；止编码；QCQBQA为三为三位二进制码输位二进制码输出；出；QS为使能输出为使能输出端；端；Qe为片优为片优先编码输出。先编码输出。 第第13章章 组合逻辑电路组合逻辑电路 2010.03图图13.3.10

23、74LS148框图符号框图符号 QS和和Qe用于扩展位数使用，用于扩展位数使用，如要构成如要构成16线线/4线优先编码器，线优先编码器，可用二片可用二片74LS148按图按图13.3.11的方的方式接线。式接线。第第13章章 组合逻辑电路组合逻辑电路 2010.03 工作时，高位片的工作时，高位片的IS2接接“0”，QS2接接IS1。当高位片没有。当高位片没有低电平输入时，低电平输入时，QS2=0，QC2=QB2=QA2=1，Qe2=1，所以，所以B3=0，符合高符合高8位没有低电平输入，编码输出最大为位没有低电平输入，编码输出最大为0111。 因因QS2=0 ，低位片使能工作，同时，低位片使

24、能工作，同时 B2、B1、B0的输出仅由的输出仅由QC1、QB1、QA1决定。而决定。而QC1、QB1、QA1的输出由低的输出由低8位的编码位的编码输入决定。输入决定。 当高当高8位有低电平输入，位有低电平输入，Qe2=0，所以，所以B3=1。而此时。而此时QS2=1，低位片禁止工作，低位片禁止工作， QC1、QB1、QA1输出全为输出全为“1”，B2、B1、B0的输出仅由的输出仅由QC2、QB2、QA2的输出决定，即由高的输出决定，即由高8位的编码输入位的编码输入决定。从而该电路通过二片决定。从而该电路通过二片74LS148实现了实现了16线线/4线的优先编码。线的优先编码。 第第13章章 组合逻辑电路组合逻辑电路 2010.03第第13章章 组合逻辑电路组合逻辑电路 2010.03第第13章章 组合逻辑电路组合逻辑电路 2010.03第第13章章 组合逻辑电路组合逻辑电路 2010.03