《专用集成电路课件第一章》由会员分享，可在线阅读，更多相关《专用集成电路课件第一章（67页珍藏版）》请在金锄头文库上搜索。
1、专用集成电路1绪 论问题的提出传统的数字系统设计方法现代的数字系统设计方法什么是EDA技术？实例演示：电子秒表电路的设计关于课程2问题的提出设计一个电子秒表电路，使之完成以下功能：按0.01s的步长进行计时；具有异步清零和启动/停止计数功能；并用数码管显示其秒高位、秒低位，百分秒高位、百分秒低位。为便于显示，秒和百分秒信号均采用BCD码计数方式。 3问题的提出（续）输入信号：clk：系统时钟信号，f=50MHz；clr：异步清零信号，负脉冲有效；startstop：启/停信号，负脉冲有效。输出信号：dsec6.0：驱动数码管，显示秒高位；sec6.0：驱动数码管，显示秒低位；cn：分钟的进位信
2、号，接发光二极管，高有效；secd6.0、secm6.0 分别显示百分秒高位和百分秒低位。4解决方案1传统的数字系统设计方法1. 根据设计要求划分功能模块；2. 确定输入和输出的关系，画出真值表；3. 由真值表写出逻辑表达式；4. 利用公式或卡诺图进行人工化简；5. 根据化简后的逻辑表达式画出电路原理图；6. 在面包板上进行实验，验证电路的正确性；7. 若无错误，再在透明薄膜上用贴图符号贴PCB图；8. 检查后送制板厂制板；9. 对PCB板进行安装、调试，若有大的错误，修改设计，重复以上过程，重新制板。5搭积木的方式！搭积木的方式！基基于于电电路路板板的的设设计计方方法法采采用用固固定定功功能
3、能的的器器件件（通用型器件），通过设计（通用型器件），通过设计电路板电路板来实现系统功能来实现系统功能传统的数字系统设计方法的缺点6效率低下效率低下所有这一切，几乎都是手工所有这一切，几乎都是手工完成！完成！设计周期很长；设计周期很长；容易出错；容易出错；芯片种类多，数量大，受市场的限制；芯片种类多，数量大，受市场的限制；设计灵活性差；设计灵活性差；产品体积大。产品体积大。解决方案2现代的数字系统设计方法首先在计算机上安装EDA软件，它们能帮助设计者自动完成几乎所有的设计过程；再选择合适的PLD芯片，可以在一片芯片中实现整个数字系统。7基基于于芯芯片片的的设设计计方方法法采采用用PLDPLD（
4、可可编编程程逻逻辑辑器器件件），利用利用EDAEDA开发工具，通过开发工具，通过芯片芯片设计来实现系统功能。设计来实现系统功能。EDA软件软件空白空白PLD+数字系统数字系统编程现代的数字系统设计方法（续1）1.根据设计要求划分功能模块2. PLD开发（利用EDA工具）（1）设计输入：采用硬件描述语言（HDL），用条件语句或赋值语句表示输入和输出的逻辑关系，将整个程序输入到计算机中；（2）设计的编译：EDA工具可自动进行逻辑综合，将功能描述转换为门级描述，或转换成具体PLD的网表文件，将网表文件自动适配到具体芯片中进行布局布线；（3）功能仿真和时序仿真；（4）编程下载到实际芯片中，在实验台上进
5、行验证；（5）在每一阶段若有问题，可在计算机上直接修改设计，重复以上过程。8现代的数字系统设计方法（续2）3. 设计包含PLD芯片的电路板（1）在计算机上利用EDA软件画电路原理图；（2） 进行电气规则检查无误后，自动生成网表文件；（3） 利用EDA软件画PCB图，自动布线；（4） 自动进行设计规则检查，无误后输出文件，制板。 9优点优点：效效率率高高所所有有这这一一切切，几几乎乎都都是是借借助助计计算算机机利利用用EDAEDA软件软件自动自动完成！完成！容易检查错误，便于修改；容易检查错误，便于修改；设计周期短、成功率很高设计周期短、成功率很高 ；产品体积小。产品体积小。什么是EDA技术？E
6、DA（Electronic Design Automation，电子设计自动化）是在计算机的辅助下完成电子产品设计的一种先进的硬件设计技术！ 是立足于计算机工作平台开发出来的一整套先进的设计电子系统的软件工具。10计算机并口计算机并口器件编程接口器件编程接口PCB BoardPCB BoardPLD编程目标文件EDA技术的范畴11IC 版图设计版图设计PLD 设计设计电路设计电路设计PCB 设计设计模拟电路模拟电路数字电路数字电路混合电路混合电路设计输入设计输入逻辑综合逻辑综合仿真仿真编程下载编程下载本课程内容本课程内容！PLD设计EDA工具软件1. Quartus 美国Altera公司自行设
7、计的第四代PLD开发软件目前版本：5.1可以完成PLD的设计输入、逻辑综合、布局与布线、仿真、时序分析、器件编程的全过程同时还支持SOPC（可编程片上系统）设计开发122. ModelSim2. ModelSim美国美国Mentor Graphics公司的子公司公司的子公司Model Technology开发开发的仿真工具的仿真工具目前版本：目前版本：6.0业界使用最广泛的业界使用最广泛的HDL语言仿真器之一语言仿真器之一支持支持VHDL、Verilog HDL或混合或混合HDL语言设计语言设计仿真仿真功能强大功能强大，仿真，仿真速度快速度快！实例演示 ：电子秒表电路的设计假设系统时钟为50M
8、Hz， PLD器件为EP1S10F780C6。设计思路采用自顶向下的设计方法：需要两个分频器，将50MHz分频为10KHz，将10KHz分频为100Hz；需要一个BCD码计数器，可分别对秒和百分秒位循环计数；需要一个译码器，将BCD计数器的输出译码为7段显示器的7段输入。13系统功能框图14bdsec3.0clk_50MHzclk_10KHz分频器分频器1BCD计数器计数器译码器译码器译码器译码器bsec3.0dsec6.0sec6.0cnclrT触发器触发器startstop与门与门分频器分频器2clk_100Hzbsecd 3.0bsecm3.0译码器译码器译码器译码器secd6.0sec
9、m6.0采用Quatus 的PLD设计方法15千万记住千万记住哦！哦！1 1. 首先在资源管理器下创建一个工作目录。2 2. 在Quatus 中创建一个工程。3 3. 子模块设计：每个模块可以用HDL语言描述，对每个模块进行编译、仿真，通过后然后生成模块符号。4 4.顶层设计：创建一个顶层图形文件，将各模块符号放到图中，添加输入、输出引脚，连线；编译，仿真。5 5. 给输入、输出引脚分配引脚号码，编程下载。工作目录和工程名不能有空格和汉字！演 示第1步：在资源管理器下创建一个工作目录second。第2步：启动Quatus II，执行菜单命令“ File New Project Wizard”，
10、创建一个工程，工程名为second。 若要打开一个已有的工程，则执行“ File Open Project ”命令。第3步：设计子模块（1）执行菜单命令“ File New”，新建一个文本文件clkdiv100 .v，采用Verilog HDL语言描述；（2）存盘；（3）指定该子模块为顶层实体，执行 “Processing Start Compilation”命令，对其进行全编译。16最好每个工程都有自己的工作目录！子模块设计100分频器（续） else if (count6:0=99) begin clkout=1; / clkout只在计数值为99时为1 count6:0=0; end e
11、lse begin clkout=0; / clkout在其他时候都为0 count6:0=count6:0+1; end endendmodule17续前页续前页子模块设计BCD计数器模块2 BCD计数器18module bcdcnt(dsec,sec,secd,secm,cn,clkin,clr); input clkin,clr; /Tclkin = 0.01s output3:0 dsec,sec,secd,secm; output cn; /秒高位向分钟的进位秒高位向分钟的进位 reg3:0 dsec,sec,secd,secm; reg cn; always (posedge cl
12、kin or negedge clr) begin if (!clr) /（1）异步清零！）异步清零！ begin cn=0; /进位信号也必须清零！进位信号也必须清零！ dsec3:0=0; sec3:0=0; secd3:0=0; secm3:0=0; end 子模块设计BCD计数器（续1）续前页19else /（2）计数，采用）计数，采用4个个if语句的嵌套语句的嵌套 begin if(secm3:0=9) /百分秒低位是否为百分秒低位是否为9？ begin secm3:0=0; if(secd3:0=9) /百分秒高位是否为百分秒高位是否为9？ begin secd3:0=0; if(
13、sec3:0=9) /秒低位是否为秒低位是否为9？ begin sec3:0=0; if(dsec3:0=5) /秒高位是否为秒高位是否为5？ dsec3:0=0; else dsec3:0=dsec3:0+1; end else sec3:0=sec3:0+1; end else secd3:0=secd3:0+1; end else secm3:0=secm3:0+1;子模块设计BCD计数器（续2）续前页20/（3）产生向分钟的进位信号）产生向分钟的进位信号 if (dsec3:0=5)&(sec3:0=9)&(secd3:0=9)&(secm3:0=9) cn=1; else cn Si
14、mulation Tool”命令，打开仿真器工具窗口； 单击Start按钮，开始仿真。21bcdcnt.vwfbcdcnt.vwf创建模块符号（5）创建模块符号 仿真通过后，执行“File Create/Update Create Symbol Files for Current File”菜单命令，创建模块符号（文件后缀为.bsf）。22子模块设计7段码译码器模块3 7段LED显示器(共阳极）译码器。 23module p7seg(out,data); input 3:0data ; /7段显示器输入段显示器输入 output 6:0 out; /7段显示器字段输出段显示器字段输出 out6
15、:0相当于相当于a,b,c,d,e,f,g reg 6:0 out; always (data ) case (data) 4d0: out = 7b0000001 ; 4d1: out = 7b1001111 ; 4d2: out = 7b0010010 ; 4d3: out = 7b0000110 ; 4d4: out = 7b1001100 ; 4d5: out = 7b0100100 ; casecase语句适于语句适于对对同一个同一个控制控制信号取不同的信号取不同的值时，输出取值时，输出取不同的值！不同的值！子模块设计7段码译码器（续）续前页24 4d6: out = 7b01000
16、00 ; 4d7: out = 7b0001111 ; 4d8: out = 7b0000000 ; 4d9: out = 7b0000100 ; default:out Assignment Editor”菜单命令26Assignment Assignment EditorEditor引脚锁定（续）27second_download.bdf编程下载（2）将该图形文件设置为顶层实体，编译，则生成编程目标文件second.sof文件（编程目标文件自动与其工程同名）；（3）编程下载； 执行“Tools Programmer”命令，在编程器窗口中 选中“Program/Configure”复选框；单
17、击Start按钮，开始编程下载。若完成编程，则在Message窗口中显示“Configuration succeeded”。（4）在线校验。 利用实验板上的按钮，模拟启动计数、暂停计数和继续计数，以及异步清零功能 ，然后观察数码管和LED的显示，看是否与预定的功能相符。28PLDPLD器件和器件和EDAEDA技术的出现改变了技术的出现改变了传统的数字系统设计思想，使硬件传统的数字系统设计思想，使硬件设计变得简单、高效！设计变得简单、高效！29教学目标教学目标 拓拓宽宽知知识识面面，深深化化对对数数字字电电子子技技术术和和计计算算机机接接口口与与通信技术等知识的理解；通信技术等知识的理解；熟练掌
18、握熟练掌握Verilog HDLVerilog HDL硬件描述语言；硬件描述语言；能能够够采采用用各各种种输输入入方方法法，综综合合使使用用多多种种EDAEDA工工具具软软件件，进进行行PLDPLD的的设设计计、编编译译、仿仿真真及及下下载载，掌掌握握EDAEDA设设计计的基本原理和方法；的基本原理和方法；熟熟练练应应用用EDAEDA技技术术进进行行基基于于PLDPLD的的数数字字系系统统的的设设计计与与开发；开发；能够熟练进行能够熟练进行SOPCSOPC的设计的设计。第一章专用集成电路概述1.1通用集成电路和专用集成电路通用集成电路:市场上能买到的具有通用功能的集成电路74系列,4000系列
19、,Memory, CPU 等专用集成电路ASIC(Application Specific Integrated Circuits)SUN SPARC Workstation 中的9块电路,某些加密电路等第一章专用集成电路概述专用标准电路ASSP(Application-Specific Standard Products)Modem 芯片,DVD decoder , VCD decoder, audio DAC, Motor Servo DSP 等第一章专用集成电路概述1.2集成电路发展简史1.1 数字系统的设计ASIC技术现状和发展趋势33摩尔定律（摩尔定律（MooreMoores law
20、s law）：每每1818个月，个月，芯片集成度提高芯片集成度提高1 1倍，功耗下降一半。倍，功耗下降一半。第一章专用集成电路概述1.3专用集成电路的类型及特点分为三类全定制（Full Custom）半定制（Semi-Custom）可编程(Programable )一、全定制方式在最底层，即物理版图级实现设计的方法使用版图编辑工具，从晶体管的版图尺寸、位置及连线开始设计优点：芯片面积利用率高、速度快、功耗低缺点：设计周期长、成本高适用场合：性能要求很高或批量很大的芯片35由ICIC厂厂定制二、门阵列（Gate Array）法36由ICIC厂厂定制又称“母片”（Master Slice）法母片：
21、IC厂按照一定规格事先生产的半成品芯片。硅片出厂时已有预先制造好的大量规则排列的晶体管，芯片四周已预制好I/O焊盘，芯片中只留下一层或两层金属铝连线的掩膜，需根据用户电路的不同而定制。设计人员只需完成电路一级的设计，将电路的连结网表文件以EDIF（Electronic Data Interchange Format）格式交由IC厂定制即可优点：设计过程简便，生产周期短、成本低缺点：门利用率不高、芯片面积大、性能不高适用场合：设计周期短、成本低、批量小、性能要求不高的芯片三、标准单元方式又称库单元法标准单元是由IC厂家预先设计好的一批具有一定功能的单元，以库的形式放在CAD工具中，其结构符合一定
22、的电气和物理标准设计人员选择标准单元构成电路，调用标准单元的版图，利用自动布局布线软件可完成版图一级的最终设计优点：可设计出性能较高、面积较小的芯片缺点：与门阵列法比，周期长、成本高适用场合：性能要求较高、批量较大的芯片37由ICIC厂厂定制四、PLD实现方式38PLD已完成全部工艺制造，可直接从市场上购得设计可在实验室由用户编程完成，功能、引脚都可由用户自行定义优点：便于修改，设计周期短、成本低缺点：与全定制方式相比，芯片速度较低，功耗、面积不是最小适用场合：电子系统开发阶段的硬件验证，原型设计、小批量生产39全定制方式全定制方式门阵列法门阵列法标准单元法标准单元法PLD实现方式实现方式优优
23、 点点可设计出高速度、低功耗、小面积的芯片设计过程简便，设计周期短、成本低可设计出性能较高、面积较小的芯片可反复修改、反复编程，设计周期短、成本低缺缺 点点设计周期长、成本高门的利用率不高，芯片面积大比门阵列法周期长、成本高芯片速度较低，功耗、面积不是最小适应适应范围范围性能要求很高、批量很大的芯片设计周期短、成本低、批量小、性能要求不高的芯片性能要求较高、批量较大的芯片电子系统开发阶段的硬件验证，原型设计、小批量生产表表1-5 1-5 数字系统的实现方式优缺点比较数字系统的实现方式优缺点比较40设计效率设计效率功耗功耗/面积面积电路电路速度速度设计设计出错率出错率可测性可测性可重复可重复设计
24、性设计性全定制全定制标准单元法标准单元法门阵列法门阵列法PLD 表表1-6 1-6 数字系统的实现方式综合比较数字系统的实现方式综合比较注注： ：最高（最大），：最高（最大）， ：高（大），：高（大）， ：中等，：中等， ：低（小），：低（小）， ：最低（最小）：最低（最小）半半定定制制第一章专用集成电路概述1.3.5各种ASIC类型的优缺点比较1.4 ASIC设计流程和方法一、传统的数字系统设计方法42n基基于于电电路路板板采采用用固固定定功功能能器器件件（通通用用型型器器件件），通过设计，通过设计电路板电路板来实现系统功能来实现系统功能写出真值表或状态表推出逻辑表达式化简逻辑电路图用小规模
25、逻辑器件来实现特点特点采用自下而上（Bottom Up）的设计方法采用通用型逻辑器件搭积木式的方式 在系统硬件设计的后期进行仿真和调试 主要设计文件是电路原理图 二、现代的数字系统设计方法基于芯片采用PLD，利用EDA开发工具，通过芯片设计来实现系统功能。43计算机计算机+EDA软件软件空白空白PLD+ 数字系统数字系统通常采用自上而下（Top Down）的设计方法采用可编程逻辑器件 在系统硬件设计的早期进行仿真主要设计文件是用硬件描述语言编写的源程序降低了硬件电路设计难度特点特点自行定义器件内部的逻辑和引脚写出真值表或状态表 EDA开发工具自动进行逻辑综合 模拟仿真编程下载到PLD中44特特
26、 点点传统方法传统方法现代方法现代方法采用器件采用器件通用型器件PLD设计对象设计对象电路板芯片设计方法设计方法自下而上自上而下仿真时期仿真时期系统硬件设计后期系统硬件设计早期主要设计文件主要设计文件电路原理图HDL语言编写的程序表表1-1 1-1 数字系统的两种设计方法比较数字系统的两种设计方法比较1.自上而下的设计（Top Down）45占据主导地位 辅助的设计手段 功能模块划分子模块设计系统级设计系统级设计功能级描述功能级描述功能仿真功能仿真门级描述门级描述时序仿真时序仿真若仿真未通若仿真未通过，则需修过，则需修改设计！改设计！2.2.自下而上的设计（自下而上的设计（Bottom UpB
27、ottom Up）设计基本单元设计基本单元构成子模块构成子模块子系统子系统系统系统三、 通用ASIC设计流程ASIC分为：数字ASIC、模拟ASIC、数模混合ASICASIC设计方法ASIC设设计方法计方法全定制法全定制法半定制法半定制法门阵列法门阵列法标准单元法标准单元法可编程逻辑器件法可编程逻辑器件法通用ASIC设计流程（续）ASIC设计与FPGA设计区别需求分析、功能定义、确认工艺库四、 ASIC的设计描述方法 (一)、图形设计方式常用于设计规模较小的电路和系统适合描述电气连接关系和接口关系EDA工具必须提供元件库或宏单元库优点：直观、形象对表现层次结构、模块化结构更为方便缺点：不适于描
28、述逻辑功能通用性、可移植性较弱48例电子秒表电路的顶层图形文件49(二)、基于HDL的设计硬件描述语言（HDL，Hardware Description Language）是一种用形式化方法（即文本形式）来描述和设计数字电路和数字系统的语言。一种专门用于PLD设计的高级模块化语言。是电子系统硬件行为描述、结构描述、数据流描述的语言 。HDL常用来设计规模较大、复杂的电子系统50用用HDLHDL描描述设计述设计编程下载编程下载EDAEDA工具工具综合、仿真综合、仿真目标文件目标文件图图1-14 1-14 高层设计高层设计(High Level Design)(High Level Design)
29、方法方法优点：能形象化、抽象地表示电路的结构和行为适于描述逻辑功能借用高级语言简化电路的描述具有电路仿真与验证机制便于文档管理易于理解和移植重用缺点：不如图形设计方式直观在我国广泛使用的有3种： VHDL、Verilog HDL和AHDL511. Verilog HDL52Quartus Quartus 只支只支持其子集！持其子集！可用来进行逻辑设计、逻辑综合、仿真验证及时序分析等。适合系统级（System）、算法级（Algorithm）、寄存器传输级（RTL）、门级（Gate）和开关级（Switch）的设计和描述；便于将设计移植到不同厂家的不同芯片中；便于修改信号参数；具有工艺无关性。198
30、3年，由GDA公司的Phil Moorby首创。1989年，Cadence公司收购了GDA公司，Verilog HDL语言成为Cadence公司的私有财产。1990年，Cadence公司公开发表Verilog HDL语言。1995年正式成为IEEE标准。历史历史特点特点2. VHDLVHSIC Hardware Description Language（VHSICVery High Speed Integrated Circuits），甚高速集成电路的硬件描述语言。来源于美国军方。1987年成为IEEE标准。全方位HDL，包括从系统到电路的所有设计层次。支持结构、数据流和行为3种描述形式的混合
31、描述。53Quartus Quartus 只支只支持其子集！持其子集！3. AHDLAHDL: Altera Hardware Description Language，Altera 硬件描述语言（美国Altera公司自行开发的HDL ） v特点:模块化的高级语言;完全集成于Quartus 系统中;特别适于描述复杂的组合逻辑、组运算、状态机和真值表;可用Quartus 提供的文本编辑器或其它文本编辑器来建立文本。但不适宜描述时序逻辑！54NotepadQuartus Quartus 完完全支持！全支持！55Verilog HDLVHDL成为成为IEEEIEEE标准标准1995年1987年语法结
32、构语法结构比VHDL简单语法结构比较严格，模块风格比较清晰学习难易程度学习难易程度容易掌握较难掌握建模能力建模能力门级开关电路描述方面很强系统级抽象能力较强测试激励模块容易编写适合由多人合作完成的特大型项目（一百万门以上）。较多的第三方工具的支持仿真工具比较好用返回返回“第第1章章”1.5 IP核复用技术与SOC一、IP核复用技术二、片上系统SOC三、可编程片上系统SOPC56内容概要内容概要1.5 IP核复用技术与SOC一、IP核复用技术1IP与IP核57IP IP （Intellectual PropertyIntellectual Property）原意为知识产权、著作权，在IC设计领域
33、指实现某种功能的设计。完成某种功能的虚拟电路模块。又称为虚拟部件虚拟部件（VC，Virtual Component）。它是以HDL语言描述的构成VLSI中各种功能单元的软件群。IPIP核核（IPIP模块）模块）IPIP核分为：软核、硬核及固核核分为：软核、硬核及固核1.5 IP核复用技术与SOC（1）软核（Soft Core）定义：功能经过验证的、可综合的、实现后电路结构总门数在5000门以上的HDL模型。指在寄存器级或门级对电路功能用HDL进行描述的设计模块；用户可修改，具有最大的灵活性；主要用于接口、算法、编码、译码和加密模块的设计。（2）硬核（Hard Core）指以版图形式描述的设计模
34、块。基于一定的设计工艺，针对某一具体芯片，用户不能改动。常用硬核有存储器、模拟器件及接口。（3）固核（Firm Core）介于硬核和软核之间；用户可重新定义关键的性能参数，内部连线可重新优化。581.5 IP核复用技术与SOC典型的IP核微处理器核（MPU core）数字信号处理器核（DSP core）存储器核（Memory core）特定功能核（如MPEG）标准接口核（Ethernet、USB、PCI及IEEE1394核)59处理器核处理器核（MCU）RAM/ROMDSP核核 A/D D/A PCI接口或接口或USB接口接口I/O单单元元图图1-11 1-11 由由IPIP核构成片上系统核构
35、成片上系统SOCSOC1.5 IP核复用技术与SOC2IP核复用（IP Reuse）越来越多的公司投入IP核的开发，IP核已作为一种商品广泛销售和使用。运用IP核技术可以缩短硬件开发时间，避免重复劳动，保证大规模器件的性能，提高其可靠性。电子系统的设计：自行设计IP或购买第三方的IP在功能上进行整合迅速形成产品601.5 IP核复用技术与SOC3. 虚拟插座接口VSI（Virtual Socket Interface）标准为便于IP的开发和复用，需要制定一个统一的标准。一些IC厂家、EDA公司、IP公司联合成立了虚拟插座接口协会（ Virtual Socket Interface Associ
36、ation） ，制定了关于IP产品的标准与规范 VSI标准。4. IP产品（1）虚拟器件：只提供门级和寄存器传输级的HDL源代码，可综合，与器件结构有关（2）虚拟接口模型：提供系统级代码，与器件结构无关61对应具体的PLD器件通用模型1.5 IP核复用技术与SOCIP产品微处理器（如8031、80C51）数字信号处理器（DSP）RAM和ROM通用串行接口（如8251）并行输入输出接口（PIO）直接存储器存取（DMA）PCI总线控制器中断控制器（如8259）621.5 IP核复用技术与SOC二、片上系统（SOC， System on a Chip）1定义把一个完整的系统集成在一个芯片上，或用一个
37、芯片实现一个功能完整的系统。包括CPU、I/O接口、存储器，以及一些重要的模拟集成电路。 2.实现方式（1）采用全定制方式将设计的网表文件提交给半导体厂家流片缺点：风险高，费用大，周期长（2）采用PLDCPLD和FPGA集成度越来越高，速度越来越快用户通过编程完成设计优点：风险小，费用低，周期短631.5 IP核复用技术与SOC微电子制造工艺的进步为SOC提供硬件基础EDA软件技术的提高 为SOC提供开发平台64版图级(物理版图) 设计复杂程度设计复杂程度 设计效率设计效率图图1-12 EDA1-12 EDA工具向高层化发展工具向高层化发展晶体管级(原理图)逻辑门级(原理图)寄存器级(HDL描
38、述) 系统级(IP模块)1.5 IP核复用技术与SOC三、可编程片上系统SOPC(System on Programmable Chip) 1定义SOPC即是将计算机核心的CPU和操作系统结合在一片单片的PLD芯片中，允许设计人员直接开发具有自主产权的计算机系统。 2. 基本特征至少包含一个嵌入式处理器内核；具有小容量片内高速RAM资源；丰富的IP 核资源可供选择；足够的片上可编程逻辑资源；处理器调试接口和FPGA编程接口；可能包含部分可编程模拟电路；单芯片、低功耗、微封装。 651.5 IP核复用技术与SOC3. SOPC设计方案 目前国际上大多数SOPC设计开发都利用了EDA工具、硬件描述
39、语言（HDL）和IP核。首先把片内通用的硬件功能集成为一个硬宏格式，即IP软核，以获得最大的性能和最小的面积，可以加快整个设计流程，缩短开发周期；其次确定把这些IP模块和片内的其它功能连接在一起的体系和总线结构，以实现最大的系统级性能和效率；还需要几类设计工具：常规的硬件设计工具嵌入式软件设计工具新的系统级设计工具建模支持和调试工具 661.5 IP核复用技术与SOC4. 支持SOPC设计的器件 Altera公司APEX 20K、 APEX II系列（较早期产品）；Cyclone、 Cyclone 系列（支持Nios II 嵌入式处理器）；Stratix、 Stratix 系列（支持Nios II 嵌入式处理器） ；Xilinx公司Virtex-Pro 是Xilinx公司第一款集PowerPC和高速收发模块的FPGAVirtex-4 Xilinx公司最新一代高端FPGA产品，包含三个子系列：LX、SX、FX，将逐步取代VirtexII，VirtexII-Pro67
