第七章中规模通用集成电路及其应用

《第七章中规模通用集成电路及其应用》由会员分享，可在线阅读，更多相关《第七章中规模通用集成电路及其应用（79页珍藏版）》请在金锄头文库上搜索。

1、第第 七七 章章 中中规规模通用集成模通用集成电电路及其路及其应应用用 第七章第七章第七章第七章 中中中中规规规规模通用集成模通用集成模通用集成模通用集成电电电电路及其路及其路及其路及其应应应应用用用用1.集集成成电电路路由由SSISSI发发展展到到MSIMSI、LSILSI和和VLSIVLSI，使使单单个个芯芯片片容容纳纳的的逻辑逻辑功能越来越功能越来越强强。一一般般来来说说, ,在在SSISSI中中仅仅是是基基本本器器件件( (如如逻逻辑辑门门或或触触发发器器) )的的集集成成，在在MSIMSI中中已已是是逻逻辑辑部部件件( (如如译译码码器器、寄寄存存器器等等) )的的集集成成，而而在在

2、LSILSI和和VLSIVLSI中中则则是是一一个个数数字字子子系系统统或或整整个个数数字字系系统统( (如微如微处处理器理器) )的集成。的集成。采采用用中中、大大规规模模集集成成电电路路组组成成数数字字系系统统具具有有体体积积小小、功功耗耗低低、可可靠靠性性高高等等优优点点，且且易易于于设设计计、调调试试和和维维护护。第七章第七章第七章第七章 中中中中规规规规模通用集成模通用集成模通用集成模通用集成电电电电路及其路及其路及其路及其应应应应用用用用2.本章知本章知识识要点：要点： 熟悉常用中熟悉常用中规规模通用集成模通用集成电电路的路的逻辑逻辑符号、基本符号、基本 逻辑逻辑功能、外部特性和使

3、用方法；功能、外部特性和使用方法； 用常用中用常用中规规模通用集成模通用集成电电路作路作为为基本部件，恰当基本部件，恰当 地、灵活地、充分地利用它地、灵活地、充分地利用它们们完成各种完成各种逻辑电逻辑电路路 的的设计设计，有效地，有效地实现实现各种各种逻辑逻辑功能。功能。 第七章第七章第七章第七章 中中中中规规规规模通用集成模通用集成模通用集成模通用集成电电电电路及其路及其路及其路及其应应应应用用用用3.7.1 7.1 常用中常用中规规模模组组合合逻辑电逻辑电路路 使用最广泛的中规模组合逻辑集成电路有二进制并行加法器、译码器、编码器、多路选择器和多路分配器等。 第七章第七章第七章第七章 中中中

4、中规规规规模通用集成模通用集成模通用集成模通用集成电电电电路及其路及其路及其路及其应应应应用用用用一、定一、定义义 二二进进制制并并行行加加法法器器：是一种能并行产生两个二进制数算术和的组合逻辑部件。 7.1.1 7.1.1 二二进进制并行加法器制并行加法器 按其进位方式的不同，可分为串行进位二进制并行加法器和超前进位二进制并行加法器两种类型。 二、二、类类型及典型型及典型产产品品 4.1 1串串行行进进位位二二进进制制并并行行加加法法器器：由全加器级联构成，高位的进位输出依赖于低位的进位输入。第七章第七章第七章第七章 中中中中规规规规模通用集成模通用集成模通用集成模通用集成电电电电路及其路及

5、其路及其路及其应应应应用用用用串行串行进进位二位二进进制并行加法器的特点：制并行加法器的特点：被加数和加数的各位能同时并行到达各位的输入端，而各位全加器的进位输入则是按照由低位向高位逐级串行传递的，各进位形成一个进位链。由于每一位相加的和都与本位进位输入有关，所以，最高位必须等到各低位全部相加完成并送来进位信号之后才能产生运算结果。 这种加法器运算速度运算速度较较慢，而且位数越多，速度就越低。慢，而且位数越多，速度就越低。 5.如何提高加法器的运算速度如何提高加法器的运算速度? ? 必须设法减小或去除由于进位信号逐级传送所花费的时间，使各位的进位直接由加数和被加数来决定，而不需依赖低位进位。根

6、据这一思想设计的加法器称为超超前前进进位位( (又又称称先行先行进进位位) )二二进进制并行加法器。制并行加法器。 第七章第七章第七章第七章 中中中中规规规规模通用集成模通用集成模通用集成模通用集成电电电电路及其路及其路及其路及其应应应应用用用用6.四位二四位二进进制并行加法器的构成思想如下：制并行加法器的构成思想如下： 2 2超前超前进进位二位二进进制并行加法器：制并行加法器：根据输入信号同时形成各位向高位的进位，然后同时产生各位的和。通常又称为先先行行进进位二位二进进制并行加法器制并行加法器或者并行并行进进位二位二进进制并行加法器制并行加法器。典型芯片有四位二进制并行加法器74283。 由

7、全加器的结构可知， 第i位全加器的进位输出函数表达式为 第七章第七章第七章第七章 中中中中规规规规模通用集成模通用集成模通用集成模通用集成电电电电路及其路及其路及其路及其应应应应用用用用7.当 i=1、2、3、4时，可得到4位并行加法器各位的进位输出函数表达式为：令（令（进进位位传递传递函数）函数）（进进位位产产生函数）生函数）则则有有 第七章第七章第七章第七章 中中中中规规规规模通用集成模通用集成模通用集成模通用集成电电电电路及其路及其路及其路及其应应应应用用用用由于C1C4是Pi、Gi和C0的函数，即C Ci i=f(P=f(Pi i,G,Gi i,C,C0 0) ),而Pi、Gi又是 A

8、i、Bi的函数，所以，在提供输入Ai、Bi和C0之后，可以同时产生C1C4。通常将根据Pi、Gi和C0形成C1C4的逻辑电路称为先行先行进进位位发发生器。生器。8.三、四位二三、四位二进进制并行加法器的外部特性和制并行加法器的外部特性和逻辑逻辑符号符号 第七章第七章第七章第七章 中中中中规规规规模通用集成模通用集成模通用集成模通用集成电电电电路及其路及其路及其路及其应应应应用用用用图中，A4、A3、A2、A1 - 二进制被加数；B4、B3、 B2、B1 - 二进制加数；F4、 F3、 F2、 F1 -相加产生的和数；C C0 0 -来自低位的进位输入；FCFC4 4 -向高位的进位输出。 9.

9、二二进进制制并并行行加加法法器器除除实实现现二二进进制制加加法法运运算算外外，还还可可实实现现代代码码转转换换、二二进进制制减减法法运运算算、二二进进制制乘乘法运算、十法运算、十进进制加法运算等功能。制加法运算等功能。四、四、应应用用举举例例 第七章第七章第七章第七章 中中中中规规规规模通用集成模通用集成模通用集成模通用集成电电电电路及其路及其路及其路及其应应应应用用用用10.例例 用4位二进制并行加法器设计一个4位二进制并行加法/减法器。 解解分析：分析：根据问题要求，设减法采用补码运算，并令令A = a4a3a2a1 - 为被加数(或被减数)；B = b4b3b2b1 - 为加数(或减数)

10、；S = s4s3s2s1 - 为和数(或差数)；M-为功能选择变量.当M=0时，执行A+B； 当M=1时，执行A-B。 第七章第七章第七章第七章 中中中中规规规规模通用集成模通用集成模通用集成模通用集成电电电电路及其路及其路及其路及其应应应应用用用用由运算法则可归纳出电路功能为：当M=0时，执行 a4a3a2a1+b4b3b2b1+ 0(A+B) 当M=1时，执行 a4a3a2a1+ 1(A-B)11. 可可用用一一片片4 4位位二二进进制制并并行行加加法法器器和和4 4个个异异或或门门实实现现上上述述逻逻辑辑功能。功能。 第七章第七章第七章第七章 中中中中规规规规模通用集成模通用集成模通用

11、集成模通用集成电电电电路及其路及其路及其路及其应应应应用用用用具体具体实现实现：将4位二进制数a4a3a2a1直接加到并行加法器的A4A3A2A1输入端，4位二进制数 b4b3b2b1 分别和M异或后加到并行加法器的 B4B3B2B1 输入端。并将M同时加到并行加法器的 C0 端。M=0: A=0: Ai i=a=ai i ,B,Bi i=b=bi i , C, C0 0=0=0实现实现a a4 4a a3 3a a2 2a a1 1 + b + b4 4b b3 3b b2 2b b1 1 + 0 (+ 0 (即即A+B)A+B)；M=1: A=1: Ai i=a=ai i,B,Bi i=

12、, C= , C0 0=1=1，实现实现 a a4 4a a3 3a a2 2a a1 1+ + 1+ 1（即（即A-BA-B）。）。12.实现给实现给定功能的定功能的逻辑电逻辑电路路图图如下：如下： 第七章第七章第七章第七章 中中中中规规规规模通用集成模通用集成模通用集成模通用集成电电电电路及其路及其路及其路及其应应应应用用用用13.7.1.2 7.1.2 译码译码器和器和编码编码器器 译译码码器器的的功功能能是是对对具具有有特特定定含含义义的的输输入入代代码码进进行行“翻翻译译”，将其，将其转换转换成相成相应应的的输输出信号。出信号。 译码器(Decoder)和编码器(Encoder)是数

13、字系统中广泛使用的多输入多输出组合逻辑部件。 一、一、译码译码器器 译码器的种类很多，常见的有二进制译码器、二-十进制译码器和数字显示译码器。 第七章第七章第七章第七章 中中中中规规规规模通用集成模通用集成模通用集成模通用集成电电电电路及其路及其路及其路及其应应应应用用用用14.1 1二二进进制制译码译码器器 二二进进制制译码译码器一般具有器一般具有n n个个输输入端、入端、2n2n个个输输出端和一个出端和一个 ( (或多个或多个) )使能使能输输入端；入端； 二二进进制制译码译码器：器：能将n个输入变量变换成2n个输出函数，且输出函数与输入变量构成的最小项具有对应关系的一种多输出组合逻辑电路

14、。 （1 1）特点）特点 ： 使能使能输输入端入端为为有效有效电电平平时时，对应对应每一每一组输组输入代入代码码，仅仅一一 个个输输出端出端为为有效有效电电平，其余平，其余输输出端出端为为无效无效电电平。平。 有效有效电电平可以是高平可以是高电电平平( (称称为为高高电电平平译码译码) )，也可以是低，也可以是低 电电平平( (称称为为低低电电平平译码译码) )。 第七章第七章第七章第七章 中中中中规规规规模通用集成模通用集成模通用集成模通用集成电电电电路及其路及其路及其路及其应应应应用用用用15. 常常见见的的MSIMSI二二进进制制译译码码器器有有2-42-4线线(2(2输输入入4 4输输

15、出出) )译译码码器器、3-83-8线线(3(3输输入入8 8输输出出) )译码译码器和器和4-164-16线线(4(4输输入入1616输输出出) )译码译码器等。器等。 图图(a)(a)、(b)(b)所所示示分分别别是是7413874138型型3-83-8线线译译码码器器的的管管脚脚排排列列图图和和逻辑逻辑符号。符号。 （2 2）典型芯片）典型芯片 图图中，中， A A2 2、A A1 1、A A0 0 - - 输输入端；入端； - - 输输出端；出端； - - 使能端。使能端。 16.7413874138译码译码器真器真值值表表0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1

16、1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 0 0 0 01 0

17、0 0 01 0 0 0 11 0 0 0 11 0 0 1 01 0 0 1 01 0 0 1 1 1 0 0 1 1 1 0 1 0 0 1 0 1 0 0 1 0 1 0 1 1 0 1 0 1 1 0 1 1 0 1 0 1 1 0 1 0 1 1 1 1 0 1 1 1 0 d d d d 0 d d d d d 1 d d d d 1 d d d 输输 出出 输输 入入 S S1 1 A A2 2 A A1 1 A A0 0 可可见见，当当 时时，无无论论A A2 2、A A1 1和和A A0 0取取何何值值，输输出出 中有且中有且仅仅有一个有一个为为0(0(低低电电平有效平有效)

18、 )，其余都是，其余都是1 1。 17.2 2二二- -十十进进制制译码译码器器 功能：功能：将将4 4位位BCDBCD码码的的1010组组代代码码翻翻译译成成1010个十个十进进制数字符号制数字符号对应对应的的输输出信号。出信号。 例例如如，常常用用芯芯片片74427442是是一一个个将将84218421码码转转换换成成十十进进制制数数字字的的译译码码器器，芯芯片引脚片引脚图图和和逻辑逻辑符号如下。符号如下。 该该译译码码器器的的输输出出为为低低电电平平有有效效。其其次次，对对于于84218421码码中中不不允允许许出出现现的的6 6个个非非法法码码(1010(10101111)1111)，

19、译译码码器器输输出出端端 均均无无低低电电平平信信号号产产生生，即即译译码码器器对这对这6 6个非法个非法码码拒拒绝绝翻翻译译。 18. 功功能能: :数数字字显显示示译译码码器器是是驱驱动动显显示示器器件件( (如如荧荧光光数数码码管管、液液晶晶数数码码管管等等) )的的核核心心部部件件，它它可可以以将将输输入入代代码码转转换换成成相相应应数数字，并在数字，并在数码码管上管上显显示出来。示出来。 3 3数字数字显显示示译码译码器器 常常用用的的数数字字显显示示译译码码器器有有器器七七段段数数字字显显示示译译码码器器和和八八段段数字数字显显示示译码译码器。器。 例例如如，中中规规模模集集成成电

20、电路路74LS4774LS47，是是一一种种常常用用的的七七段段显显示示译译码码器器，该该电电路路的的输输出出为为低低电电平平有有效效，即即输输出出为为0 0时时，对对应应字字段段点点亮亮；输输出出为为1 1时时对对应应字字段段熄熄灭灭。该该译译码码器器能能够够驱驱动动七七段段显显示示器器显显示示0 01515共共1616个个数数字字的的字字形形。输输入入A A3 3、A A2 2、A A1 1和和A A0 0接接收收4 4位位二二进进制制码码，输输出出Q Qa a、Q Qb b、Q Qc c、Q Qd d、Q Qe e、Q Qf f和和Q Qg g分分别别驱驱动动七七段段显显示器的示器的a

21、a、b b、c c、d d、e e、f f和和g g段。段。 ( (教材中教材中给给出的出的74LS4874LS48的的输输出出为为高高电电平有效。平有效。) )19.译译码码器器在在数数字字系系统统中中的的应应用用非非常常广广泛泛，它它的的典典型型用用途途是是实实现现存存储储器器的的地地址址译译码码、控控制制器器中中的的指指令令译译码码、代代码码翻翻译译、显显示示译译码码等等。除除此此之之外外，还还可可用用译译码码器器实实现现各各种种组组合合逻逻辑辑功功能能。下下面面举举例例说说明在明在逻辑设计逻辑设计中的中的应应用。用。 例例1 1 用用译码译码器器7413874138和适当的与非和适当的

22、与非门实现门实现全减器的功能。全减器的功能。全减器：全减器：能能实现对实现对被减数、减数及来自相被减数、减数及来自相邻邻低位的借位低位的借位进进行减法运算，行减法运算，产产生本位差及向高位借位的生本位差及向高位借位的逻辑电逻辑电路。路。解解 令：令：被减数用被减数用A Ai i表示、减数用表示、减数用B Bi i表示、来自低位的借位表示、来自低位的借位用用G Gi-1i-1表示、差用表示、差用D Di i表示、向相表示、向相邻邻高位的借位用高位的借位用G Gi i表示。框表示。框图图： 4 4应应用用举举例例 差差D Di i向高位向高位借位借位G Gi i全全 减减 器器被减数被减数A Ai

23、 i减数减数B Bi i低位借位低位借位G Gi-1i-120.全减器真全减器真值值表表 1 01 0 0 00 0 0 00 0 1 11 1 1 0 01 0 0 1 0 11 0 1 1 1 01 1 0 1 1 11 1 1 0 00 0 1 11 1 1 1 1 1 0 1 0 1 0 0 00 0 0 0 0 10 0 1 0 1 00 1 0 0 1 10 1 1 输输 出出 D Di i G Gi i 输输 入入 A Ai i B Bi i G Gi-1i-1 输输 出出 D Di i G Gi i 输输 入入 A Ai i B Bi i G Gi-1i-1 由真由真值值表可写

24、出差数表可写出差数D Di i和借位和借位G Gi i的的逻辑逻辑表达式表达式为为：根根据据全全减减器器的的功功能能，可可得得到到全全减减器器的的真真值值表表如如下表所示。下表所示。 21. 用用译译码码器器7413874138和和与与非非门门实实现现全全减减器器功功能能时时，只只需需将将全全减减器器的的输输入入变变量量A Ai i B Bi i G Gi-1i-1依依次次与与译译码码器器的的输输入入A A2 2、A A1 1、A A0 0相相连连接接，译译码码器器使使能能输输入入端端 接接固固定定工工作作电电平平，便便可可在在译译码码器器输输出端得到出端得到输输入入变变量的最小量的最小项项之

25、之“非非”。 根根据据全全减减器器的的输输出出函函数数表表达达式式，将将相相应应最最小小项项的的“非非”送送至至与与非非门门输输入入端端，便便可可实实现现全全减减器器的的功功能能。逻逻辑辑电电路路图图如如下下图图所示。所示。 22.类类型型：编码器按照被编信号的不同特点和要求，有各种不同的类型，最常见的有二-十进制编码器(又称十进制-BCD码编码器)和优先编码器。 功功能能：编码器的功能恰好与译码器相反，是对输入信号按一定规律进行编排，使每组输出代码具有其特定的含义。 二、二、编码编码器器 1 1二二- -十十进进制制编码编码器器 (1) (1) 功能：功能：将十进制数字09分别编码成4位BC

26、D码。 第七章第七章第七章第七章 中中中中规规规规模通用集成模通用集成模通用集成模通用集成电电电电路及其路及其路及其路及其应应应应用用用用23.这种编码器由10个输入端代表10个不同数字，4个输出端代表相应BCD代码。结构框图如下： (2)(2)结结构框构框图图二十进制编码器09BCD码 第七章第七章第七章第七章 中中中中规规规规模通用集成模通用集成模通用集成模通用集成电电电电路及其路及其路及其路及其应应应应用用用用注意：注意：二-十进制编码器的输入信号是互斥的，即任何时候只允许一个输入端为有效信号。 最常见的有8421码编码器，例如，按键式8421码编码器（详见教材中有关内容）。 24.2

27、2优优先先编码编码器器(1) (1) 功功能能：识别输入信号的优先级别，选中优先级别最高的一个进行编码，实现优先权管理。 第七章第七章第七章第七章 中中中中规规规规模通用集成模通用集成模通用集成模通用集成电电电电路及其路及其路及其路及其应应应应用用用用优先编码器是数字系统中实现优先权管理的一个重要逻辑部件。它与上述二-十进制编码器的最大区别是，优优先先编编码码器器的的各各个个输输入入不不是是互互斥斥的的，它它允允许许多多个个输输入入端端同同时时为为有效信号。有效信号。优先编码器的每个输入具有不同的优先级别，当多个输入信号有效时，它能识别输入信号的优先级别，并对其中优先级别最高的一个进行编码，产

28、生相应的输出代码。 (2) (2)典型芯片：典型芯片：MSI优先编码器74LS148 。25.7.1.3 7.1.3 多路多路选择选择器和多路分配器器和多路分配器 多多路路选选择择器器和和多多路路分分配配器器是是数数字字系系统统中中常常用用的的中中规规模模集集成成电电路路。其其基基本本功功能能是是完完成成对对多多路路数数据据的的选选择择与与分分配配、在在公公共共传传输输线线上上实实现现多多路路数数据据的的分分时时传传送送。此此外外，还还可可完完成成数数据据的的并并串串转转换换、序序列列信信号号产产生生等等多多种种逻逻辑辑功功能能以以及及实实现现各种各种逻辑逻辑函数功能。函数功能。多多路路选选择

29、择器器( (Multiplexer)又称数据选择器或多路开关，常用MUX表示。它是一种多路输入、单路输出的组合逻辑电路。 一、多路一、多路选择选择器器 第七章第七章第七章第七章 中中中中规规规规模通用集成模通用集成模通用集成模通用集成电电电电路及其路及其路及其路及其应应应应用用用用26.1 1逻辑逻辑特性特性 (1) (1) 逻逻辑辑功功能能：从多路输入中选中某一路送至输出端，输出对输入的选择受选择控制量控制。通常，一个具有2n路输入和一路输出的多路选择器有n个选择控制变量，控制变量的每种取值组合对应选中一路输入送至输出。 (2) (2) 构成思想构成思想 多路选择器的构成思想相当于一个单刀多

30、掷开关，即输入 输出 第七章第七章第七章第七章 中中中中规规规规模通用集成模通用集成模通用集成模通用集成电电电电路及其路及其路及其路及其应应应应用用用用27.2 2典型芯片典型芯片 常常见见的的MSIMSI多多路路选选择择器器有有4 4路路选选择择器器、8 8路路选选择择器器和和1616路路选选择择器。器。 (1) (1) 四路数据四路数据选择选择器器7415374153 图图(a)(a)、(b)(b)是是型型号号为为7415374153的的双双4 4路路选选择择器器的的管管脚脚排排列列图图和和逻逻辑辑符符号号。该该芯芯片片中中有有两两个个4 4路路选选择择器器。其其中中，D D0 0D D3

31、 3为为数数据据输输入端；入端；A A1 1、A A0 0为选择为选择控制端；控制端；Y Y为输为输出端；出端；G G为为使能端。使能端。 28.(2)(2)四路数据四路数据选择选择器器7415374153的功能表的功能表 7415374153的功能表的功能表 D0 D1 D2 D3 D0 d d dd D1 d d d d D2 d d d d D3 0 0 0 1 1 0 1 1 输 出 Y 数 据 输 入 D0 D1 D2 D3 选择控制输入 A1 A (3) 74153(3) 74153的的输输出函数表达式出函数表达式 式式中中，m mi i为为选选择择变变量量A A1 1、A A0

32、0组组成成的的最最小小项项，D Di i为为i i端端的的输输入入数数据据，取取值值等于等于0 0或或1 1。 29. 类类似地，可以写出似地，可以写出2 2n n路路选择选择器的器的输输出表达式出表达式为为 式式中中，m mi i为为选选择择控控制制变变量量A An-1n-1，A An-2n-2，A A1 1，A A0 0组组成成的的最最小小项项；D Di i为为2 2n n路路输输入中的第入中的第i i路数据路数据输输入，取入，取值值0 0或或1 1。 3 3应应用用举举例例 多多路路选选择择器器除除完完成成对对多多路路数数据据进进行行选选择择的的基基本本功功能能外外，在在逻辑设计逻辑设计

33、中主要用来中主要用来实现实现各种各种逻辑逻辑函数功能。函数功能。 30.例例 用多路用多路选择选择器器实现实现以下以下逻辑逻辑函数的功能：函数的功能： F(A,B,C)=m(2,3,5,6) F(A,B,C)=m(2,3,5,6) 解解 由于由于给给定函数定函数为为一个三一个三变变量函数故可采用量函数故可采用8 8路数据路数据选选择择器器实现实现其功能，假定采用其功能，假定采用8 8路数据路数据选择选择器器7415274152实现实现。 方方案案：将将变变量量A A、B B、C C依依次次作作为为8 8路路数数据据选选择择器器的的选选择择变变量，令量，令8 8路数据路数据选择选择器的器的 D

34、D0 0=D=D1 1=D=D4 4=D=D7 7=0=0，而，而D D2 2=D=D3 3=D=D5 5=D=D6 6=1=1即可。即可。31.用用8 8路路选择选择器器实现给实现给定函数的定函数的逻辑电逻辑电路路图图，如下，如下图图所示。所示。 上上述述方方案案给给出出了了用用具具有有n n个个选选择择控控制制变变量量的的多多路路选选择择器器实实现现n n个个变变量函数的一般方法。量函数的一般方法。 32. 例例 假定采用假定采用4 4路数据路数据选择选择器器实现逻辑实现逻辑函数函数 F(A,B,C)=m(2,3,5,6) F(A,B,C)=m(2,3,5,6) 解解 首首先先从从函函数数

35、的的3 3个个变变量量中中任任选选2 2个个作作为为选选择择控控制制变变量量，然后再确定然后再确定选择选择器的数据器的数据输输入。入。 假假定定选选A A、B B与与选选择择控控制制端端A A1 1、A A0 0相相连连，则则可可将将函函数数F F的的表达式表示成如下形式：表达式表示成如下形式： 33. 显显然然，要要使使4 4路路选选择择器器的的输输出出W W与与函函数数F F相相等等，只只需需 、 、 、 。据据此此，可可作作出出用用4 4路路选选择择器器7415374153实实现现给给定定函数功能的函数功能的逻辑电逻辑电路路图图。 据此，可作出据此，可作出实现给实现给定函数功能的定函数功

36、能的逻辑电逻辑电路如下路如下图图所示。所示。34. 例例 用用4 4路路选择选择器器实现实现4 4变变量量逻辑逻辑函数函数 F(A,B,C,D)=m(1,2,4,9, 10,11,12,14,15) F(A,B,C,D)=m(1,2,4,9, 10,11,12,14,15)的的逻辑逻辑功能功能。 解解 用用4 4路路选择选择器器实现该实现该函数函数时时，应应从函数的从函数的4 4个个变变量中量中选选出出2 2个作个作为为MUXMUX的的选择选择控制控制变变量。原量。原则则上上讲讲，这这种种选择选择是任是任意的，但意的，但选择选择合适合适时时可使可使设计简设计简化。化。 35. 选选用用变变量量

37、A A和和B B作作为选择为选择控制控制变变量量 36. 选选用用变变量量C C和和D D作作为选择为选择控制控制变变量量 由由上上述述可可见见，用用n n个个选选择择控控制制变变量量的的MUXMUX实实现现n+2n+2个个以以上上变变量量的的函函数数时时，MUXMUX的的数数据据输输入入函函数数D Di i一一般般是是2 2个个或或2 2个个以以上上变变量量的的函函数数。函函数数D Di i的的复复杂杂程程度度与与选选择择控控制制变变量量的的确确定定相相关关，只只有有通通过过对对各种方案的比各种方案的比较较，才能从中得到最，才能从中得到最简单简单而且而且经济经济的方案。的方案。 37.二、多

38、路分配器二、多路分配器 多路分配器(Demultiplexer)又称数据分配器，常用DEMUX表示。多路分配器的结构与多路选择器正好相反，它是一种单输入、多输出组合逻辑部件，由选择控制变量决定输入从哪一路输出。如图所示为4路分配器的逻辑符号。 第七章第七章第七章第七章 中中中中规规规规模通用集成模通用集成模通用集成模通用集成电电电电路及其路及其路及其路及其应应应应用用用用图中，D为数据输入端，A1、A0为选择控制输入端，f0 f3为数据输出端。38. 四路分配器的功能如下表所示。 四路分配器功能表 D 0 0 0D 0 0 0 0 D 0 00 D 0 0 0 0 D 00 0 D 0 0 0

39、 0 D0 0 0 D 0 00 0 0 10 1 1 01 0 1 11 1 f f0 0 f f1 1 f f2 2 f f3 3 A A1 1 A A0 0 第七章第七章第七章第七章 中中中中规规规规模通用集成模通用集成模通用集成模通用集成电电电电路及其路及其路及其路及其应应应应用用用用 由功能表可知，4路分配器的输出表达式为 式中，mi(i=03)是选择控制变量的4个最小项。 ；39.7.2.1 7.2.1 计计数器数器 1 1什么是什么是计计数器？数器？广义地说，计数器是一种能在输入信号作用下依次通过预定状态的时序逻辑电路。 就常用的集成电路计数产品而言，可以对其定义如下：计计数器数

40、器：是一种对输入脉冲进行计数的时序逻辑电路，被计数的脉冲信号称作“计数脉冲”。 第七章第七章第七章第七章 中中中中规规规规模通用集成模通用集成模通用集成模通用集成电电电电路及其路及其路及其路及其应应应应用用用用7.2 7.2 常用中常用中规规模模时时序序逻辑电逻辑电路路数字系统中最典型的时序逻辑电路是计计数器数器和寄存器寄存器。 40.2 2计计数器的种数器的种类类 计数器的种类很多，通常有不同的分类方法。(1)(1)按其工作方式可分为同步同步计计数器数器和异步异步计计数器数器； (2)(2)按其进位制可分为二二进进制制计计数数器器、十十进进制制计计数数器器和任任意意进进制制计计数器；数器；

41、(3)(3)按其功能又可分为加加法法计计数数器器、减减法法计计数数器器和加加/ /减减可可逆逆计计数器数器等等。 3 3功能功能 一般具有计计数、保存、清除、数、保存、清除、预预置置等功能。第七章第七章第七章第七章 中中中中规规规规模通用集成模通用集成模通用集成模通用集成电电电电路及其路及其路及其路及其应应应应用用用用计数器在运行时，所经历的状态是周期性的，总是在有限个状态中循环，通常将将一一次次循循环环所所包包含含的的状状态态总总数数称称为为计计数数器器的的“模模”。 41.1 17419374193的管脚排列的管脚排列图图及及逻辑逻辑符号符号 典型芯片典型芯片 -四位二四位二进进制同步可逆

42、制同步可逆计计数器数器7419374193 74193 74193管脚排列管脚排列图图及及逻辑逻辑符号分符号分别别如如图图(a)(a)、(b)(b)所示。所示。 42. 2 2引脚功能引脚功能 43. 3 3功能表功能表 表中，CLR为高电平，计数器清“0”； 为低电平，计数器预置D、C、B、A输入值；计数脉冲由CPU 端输入时，累加计数；计数脉冲由CPD端输入时，累减计数。 44.寄寄存存器器：数字系统中用来存放数据或运算结果的一种常用逻辑部件。 功能：功能：中规模集成电路寄存器除了具有接收数据、保存数据和传送数据等基本功能外，通常还具有左、右移位，串、并输入，串、并输出以及预置、清零等多种

43、功能，属于多功能寄存器。 中规模集成电路寄存器的种类很多，例如，74194型是一种常用的4位双向移位寄存器。 7.2.2 7.2.2 寄存器寄存器 一、典型芯片一、典型芯片 第七章第七章第七章第七章 中中中中规规规规模通用集成模通用集成模通用集成模通用集成电电电电路及其路及其路及其路及其应应应应用用用用45. 1 17419474194的管脚排列的管脚排列图图和和逻辑逻辑符号符号 74194 74194共有共有1010个个输输入，入，4 4个个输输出。出。 46.2 2引脚功能引脚功能 47.3 3功能功能表表 从从功功能能表表可可知知，双双向向移移位位寄寄存存器器在在S S1 1S S0 0

44、和和 的的控控制制下下可可完完成成数数据据的的并并行行输输入入（ S S1 1S S0 0 =11=11）、右右移移串串行行输输入入（ S S1 1S S0 0 =01=01），左左移移串串行行输输入入（ S S1 1S S0 0 =10=10）、保持（）、保持（ S S1 1S S0 0 =00=00）和清除（）和清除（ =0 =0）等五种功能。）等五种功能。 输 入输 出 CPS1 S0DR DLD C B AQD QC QB QA0 d1 01 1 1 1 1 1 d dd d1 10 10 11 01 00 0d dd dd d1 d0 dd 1d 0d dd d d dd d d d

45、x0 x1 x2 x3d d d dd d d dd d d dd d d dd d d d0 0 0 0QDn QCn QBn QAnx0 x1 x2 x31 QDn QCn QBn 0 QDn QCn QBn QCn QBn QAn 1QDn QCn QBn 0QDn QCn QBn QAn48.7.3.1 7.3.1 集成定集成定时时器器555555及其及其应应用用 集集成成定定时时器器555555是是一一种种将将模模拟拟功功能能与与逻逻辑辑功功能能巧巧妙妙地地结结合在一起的中合在一起的中规规模集成模集成电电路。路。常用的集成定时器有5G555(TTL电路)和CC7555(CMOS电路)

46、等。下面以5G555为例说明其功能和应用。 第七章第七章第七章第七章 中中中中规规规规模通用集成模通用集成模通用集成模通用集成电电电电路及其路及其路及其路及其应应应应用用用用 7.3 7.3 常用中常用中规规模信号模信号产产生与生与变换电变换电路路信信号号产产生生与与变变换换电电路路常常用用于于产产生生各各种种宽宽度度、幅幅值值的的脉脉冲冲信信号号，对对信信号号进进行行变变换换、整整形形以以及及完完成成模模拟拟信信号号与与数数字字信号之信号之间间的的转换转换等。等。最常用的有555、AD、DA等中规模集成电路。49.一、一、5G5555G555的的电电路路结结构与构与逻辑逻辑功能功能 1 1电

47、电路路结结构构 (1)(1)结结构构图图和和管管脚排列脚排列图图 第七章第七章第七章第七章 中中中中规规规规模通用集成模通用集成模通用集成模通用集成电电电电路及其路及其路及其路及其应应应应用用用用(2)(2)组组成成 集成定时器5G555由电阻分压器、电压比较器、基本R-S触发器、放电三极管和输出缓冲器五部分组成。50. 2 25G5555G555的的逻辑逻辑功能功能 (1)(1)外接控制外接控制电压时电压时，5G5555G555的的逻辑逻辑功能功能 当CO端外接控制电压时，根据各部分电路的功能，可归纳出5G555的逻辑功能如下表所示。 第七章第七章第七章第七章 中中中中规规规规模通用集成模通

48、用集成模通用集成模通用集成电电电电路及其路及其路及其路及其应应应应用用用用5G555的功能表 0111d UR2 UR2 UR2 导通 截止 不变 导通 放电三极管T d d 011S(C2) OUT R(C1) 0 1 不变 0 d 110d UR1 UR1 UR1 输输 出出 比比较较器器输输出出 输输 入入 51. (2) (2) 不外接控制不外接控制电压时电压时，5G5555G555的的逻辑逻辑功能功能 当CO端不外接控制电压时，5G555的逻辑功能如下表所示。 第七章第七章第七章第七章 中中中中规规规规模通用集成模通用集成模通用集成模通用集成电电电电路及其路及其路及其路及其应应应应用

49、用用用5G555不外接控制电压时的功能表 0111 d d 导通 截止 不变 导通 放电三极管T OUT 01不不变变 0 d d 输输 出出 输输 入入 52.二、二、5G5555G555的的应应用用举举例例 由于5G555具有电源范围宽、定时精度高、使用方法灵活、带负载能力强等特点，所以它在脉冲信号产生、定时与整形等方面的应用非常广泛。 1 1用用5G5555G555构成多构成多谐谐振振荡荡器器 多谐振荡器又称矩形波发生器，它有两个暂稳态，电路一旦起振，两个暂稳态就交替变化，输出矩形脉冲信号。 第七章第七章第七章第七章 中中中中规规规规模通用集成模通用集成模通用集成模通用集成电电电电路及其

50、路及其路及其路及其应应应应用用用用53.54.55.56.57. 矩形波振荡频率f的近似计算公式为 矩形波的占空比Q的近似计算公式为 第七章第七章第七章第七章 中中中中规规规规模通用集成模通用集成模通用集成模通用集成电电电电路及其路及其路及其路及其应应应应用用用用58. 2 2用用5G5555G555构成施密特触构成施密特触发发器器 (1) (1) 施密特触施密特触发发器器 施密特触发器是一种特殊的双稳态时序电路，与一般的双稳态触发器相比，它具有如下两个特点：两个特点： 施密特触发器属于电电平触平触发发，对于缓慢变化的信号同样适用。只要输入信号电平达到相应的触发电平，输出信号就会发生突变，从一

51、个稳态翻转到另一个稳态，并且稳态的维持依赖于外加触发输入信号。 对于正向和负向增长的输入信号，电路有不同的阈值电平。这一特性称为滞后特性滞后特性或回差特性。回差特性。 第七章第七章第七章第七章 中中中中规规规规模通用集成模通用集成模通用集成模通用集成电电电电路及其路及其路及其路及其应应应应用用用用59.60. (2) 5G555(2) 5G555构成的施密特触构成的施密特触发发器器 用5G555构成的施密特触发器原理图及其传输特性分别如图 (a)、(b)所示。第七章第七章第七章第七章 中中中中规规规规模通用集成模通用集成模通用集成模通用集成电电电电路及其路及其路及其路及其应应应应用用用用 在图

52、(a)中，将5G555的TH端和 端连接在一起作为信号输入端，OUT作为输出端，便构成了一个施密特反相器。61. ui从0开始逐渐升高 第七章第七章第七章第七章 中中中中规规规规模通用集成模通用集成模通用集成模通用集成电电电电路及其路及其路及其路及其应应应应用用用用62. 由以上分析可知，该电路的回差电压为 UT = UT+ - UT- = 第七章第七章第七章第七章 中中中中规规规规模通用集成模通用集成模通用集成模通用集成电电电电路及其路及其路及其路及其应应应应用用用用 ui从高于 逐渐下降 传输特性如图(b)中的 defadefa。63.7.3.2 7.3.2 集成集成D/AD/A转换转换器

53、器 数字系统只能处理数字信号。但在工业过程控制、智能化仪器仪表和数字通信等领域，数字系统处理的对象往往是模拟信号。例如，在生产过程控制中对温度、压力、流量等物理量进行控制时，经过传感器获取的电信号都是模拟信号。这些模拟信号必须变换成数字信号才能由数字系统加工、运算。另一方面，数字系统输出的数字信号，有时又必须变换成模拟信号才能去控制执行机构。因此，在实际应用中，必须解决模拟信号与数字信号之间的转换问题。 第七章第七章第七章第七章 中中中中规规规规模通用集成模通用集成模通用集成模通用集成电电电电路及其路及其路及其路及其应应应应用用用用64.D/AD/A转换转换器：器：把数字信号转换成模拟信号的器

54、件称为数/模转换器，简称D/A转换器或DAC(Digital to Analog Converter)； A/DA/D转换转换器：器：把模拟信号转换成数字信号的器件称为模/数转换器，简称A/D转换器或ADC(Analog to Digital Converter)。 第七章第七章第七章第七章 中中中中规规规规模通用集成模通用集成模通用集成模通用集成电电电电路及其路及其路及其路及其应应应应用用用用为了解决模拟信号与数字信号之间的转换问题，提供了如下两两类类器件：器件：65.66.图(a)给出了一个4位D/A转换器的示意框图，其转换特性曲线如图(b)所示。 第七章第七章第七章第七章 中中中中规规规

55、规模通用集成模通用集成模通用集成模通用集成电电电电路及其路及其路及其路及其应应应应用用用用 图中，设输出模拟量的满刻度值为Am ，则当数字量为 0001，电路输出最小模拟量 。推广到一般情况，n 位输入的D/A转换器所能转换输出的最小模拟量 。 67. 2 2主要参数主要参数 衡量D/A转换器性能的主要参数有分辨率、非分辨率、非线线性度、性度、绝对绝对精度和建立精度和建立时间时间。 (1) (1) 分辨率分辨率 由于分辨率决定于数字量的位数，所以有时也用输入数字量的位数表示，如分辨率为8位、10位等。 分辨率是指最小模拟量输出与最大模拟量输出之比。对于一个n位D/A转换器，其分辨率为 分辨率

56、=第七章第七章第七章第七章 中中中中规规规规模通用集成模通用集成模通用集成模通用集成电电电电路及其路及其路及其路及其应应应应用用用用68. (2) (2) 非非线线性性误误差差 具有理想转换特性的D/A转换器，每两个相邻数字量对应的模拟量之差都为 ALSB 。在满刻度范围内偏离理想转换特性的最大值，称为非线性误差。 (3) (3) 绝对绝对精度精度 绝对精度是指在输入端加对应满刻度数字量时，输出的实际值与理想值之差 。一般该值应低于 。 第七章第七章第七章第七章 中中中中规规规规模通用集成模通用集成模通用集成模通用集成电电电电路及其路及其路及其路及其应应应应用用用用 建立时间是指从送入数字信号

57、起，到输出模拟量达到稳定值止所需要的时间。它反映了电路的转换速度。 (4) (4) 建立建立时间时间 69. 1 1按网按网络结络结构分构分类类 根据电阻网络结构的不同，D/A转换器可分成权电阻网络D/A转换器、R-2R正梯形电阻网络D/A转换器和R-2R倒梯形电阻网络D/A转换器等几类。 2 2按按电电子开关分子开关分类类 根据电子开关的不同,可分成CMOS电子开关D/A转换器和双极型电子开关D/A转换器。双极型电子开关比CMOS电子开关的开关速度高。 第七章第七章第七章第七章 中中中中规规规规模通用集成模通用集成模通用集成模通用集成电电电电路及其路及其路及其路及其应应应应用用用用二、二、D

58、/AD/A转换转换器的器的类类型型 目前，集成D/A转换器有很多类型和不同的分类方法。从电路结构来看，各各类类集集成成D/AD/A转转换换器器至至少少都都包包括括电电阻阻网网络络和和电电子开关两个基本子开关两个基本组组成部分。成部分。 70. 3 3按按输输出模出模拟拟信号的信号的类类型分型分类类 根据输出模拟信号的类型，D/A转换器可分为电电流型流型和电压电压型型两种。常用的D/A转换器大部分是电流型，当需要将模拟电流转换成模拟电压时，通常在输出端外加运算放大器。 随着集成电路技术的发展,D/A转换器在电路结构、性能等方面都有很大变化。从只能实现数字量到模拟电流转换的D/A转换器,发展到能与

59、微处理器完全兼容、具有输入数据锁存功能的D/A转换器,进一步又出现了带有参考电压源和输出放大器的D/A转换器，大大提高了D/A转换器综合性能。 第七章第七章第七章第七章 中中中中规规规规模通用集成模通用集成模通用集成模通用集成电电电电路及其路及其路及其路及其应应应应用用用用71.三、典型芯片三、典型芯片-集成集成D/AD/A转换转换器器DAC0832 DAC0832 DAC0832是用CMOS工艺制作的8位D/A转换器,采用20引脚双列直插式封装。 1 1主要性能主要性能 分辨率：分辨率：8 8位位 ； 转换时间转换时间：1s 1s ； 缓缓冲能力：双冲能力：双缓缓冲冲 ； 输输出信号出信号类

60、类型：型：电电流型流型 。第七章第七章第七章第七章 中中中中规规规规模通用集成模通用集成模通用集成模通用集成电电电电路及其路及其路及其路及其应应应应用用用用常用的D/A转换器有8位、10位、12位、16位等种类，每种又有不同的型号。 72. 2 2结结构框构框图图和管脚排列和管脚排列图图 DAC0832的内部结构框图和管脚排列图分别如图(a)、图(b)所示。 第七章第七章第七章第七章 中中中中规规规规模通用集成模通用集成模通用集成模通用集成电电电电路及其路及其路及其路及其应应应应用用用用73.7.3.3 7.3.3 集成集成A/DA/D转换转换器器 通通常常，A/DA/D转转换换的的过过程程包

61、包括括采采样样、保保持持和和量量化化、编编码码两两大步大步骤骤。 采采样样：是指周期地获取模拟信号的瞬时值，从而得到一系列时间上离散的脉冲采样值。 保保持持：是指在两次采样之间将前一次采样值保存下来，使其在量化编码期间不发生变化。 采样保持电路一般由采样模拟开关、保持电容和运算放大器等几个部分组成。 第七章第七章第七章第七章 中中中中规规规规模通用集成模通用集成模通用集成模通用集成电电电电路及其路及其路及其路及其应应应应用用用用74.经采样保持得到的信号值依然是模拟量，而不是数字量。任任何何一一个个数数字字量量的的大大小小，都都是是以以某某个个最最小小数数字字量量单单位位的的整整数数倍倍来表示

62、的。来表示的。 量量化化：将采样保持电路输出的模拟电压转化为最小数字量单位整数倍的转化过程称为量化。所取的最小数量单位叫做量化单位，其大小等于数字量的最低有效位所代表的模拟电压大小，记作ULSB。 编码编码：把量化的结果用代码(如二进制数码、BCD码等)表示出来，称为编码。 A/D转换过程中的量化和编码是由A/D转换器实现的。 第七章第七章第七章第七章 中中中中规规规规模通用集成模通用集成模通用集成模通用集成电电电电路及其路及其路及其路及其应应应应用用用用75.一、一、A/DA/D转换转换器的器的类类型型 A/D转换器的类型很多，根据转换方法的不同，最常用的A/D转换器有如下几种类型。 1 1

63、并行比并行比较较型型A/DA/D转换转换器器 并行比较型A/D转换器由电阻分压器、电压比较器、数码寄存器及编码器4个部分组成。优优点点：转转换换速速度度快快。其转换时间只受电路传输延迟时间的限制，最快能达到低于20ns。缺缺点点：随随着着输输出出二二进进制制位位数数的的增增加加, ,器器件件数数目目按按几几何何级级数数增增加加。一个n位的转换器，需要2n-1个比较器。例如，n=8时，需要 28-1=255个比较器。因此，制造高分辨率的集成并行A/D转换器受到一定限制。适用于要求适用于要求转换转换速度高、但分辨率速度高、但分辨率较较低的低的场场合合。 第七章第七章第七章第七章 中中中中规规规规模

64、通用集成模通用集成模通用集成模通用集成电电电电路及其路及其路及其路及其应应应应用用用用76.2 2逐次比逐次比较较型型A/DA/D转换转换器器 逐次比较型A/D转换器是集成ADC芯片中使用最广泛的一种类型。它由电压电压比比较较器、器、逻辑逻辑控制器、控制器、D/AD/A转换转换器及数器及数码码寄存器寄存器组组成成。特点：特点：转换转换速度速度较较快，且快，且输输出代出代码码的位数多，精度高。的位数多，精度高。 第七章第七章第七章第七章 中中中中规规规规模通用集成模通用集成模通用集成模通用集成电电电电路及其路及其路及其路及其应应应应用用用用3 3双双积积分型分型A/DA/D转换转换器器 双积分型

65、A/D转换器是一种间接A/D转换器。由由积积分分器器、检检零比零比较较器、器、时钟时钟控制控制门门和和计计数器等几部分数器等几部分组组成。成。工工作作原原理理：把输入的模拟电压转换成一个与之成正比的时间宽度信号，然后在这个时间宽度里对固定频率的时钟脉冲进行计数，其结果就是正比于输入模拟信号的数字量输出。优优点：点：精度高、抗干精度高、抗干扰扰能力能力强强；缺点；缺点: :速度速度较较慢慢. .广泛用于对速度要求不高的数字化仪表。 77.二、二、A/DA/D转换转换器的主要技器的主要技术术参数参数 1 1分辨率分辨率 分分辨辨率率是是指指输输出出数数字字量量变变化化一一个个最最小小单单位位( (

66、最最低低位位的的变变化化) )对对应应输输入入模模拟拟量量需需要要变变化化的的量量。输输出出位位数数越越多多，分分辨辨率率越高。通常以越高。通常以输输出二出二进进制制码码的位数表示分辨率。的位数表示分辨率。 2 2相相对对精度精度 相相对对精度是指精度是指实际转换值实际转换值偏离理想特性的偏离理想特性的误误差。差。通常以数字量最低位所代表的模拟输入值来衡量，如相对精度不超过 。 第七章第七章第七章第七章 中中中中规规规规模通用集成模通用集成模通用集成模通用集成电电电电路及其路及其路及其路及其应应应应用用用用3 3转换时间转换时间 转转换换时时间间是是指指A/DA/D转转换换器器从从接接到到转转换换命命令令起起到到输输出出稳稳定定的数字量的数字量为为止所需要的止所需要的时间时间。78.三、集成三、集成A/DA/D转换转换器典型芯片器典型芯片-ADC0809-ADC0809 常用的集成A/D转换器有8位、10位、12位、16位等，每种又可分为不同的型号。 （详见详见教材相关内容教材相关内容） 第七章第七章第七章第七章 中中中中规规规规模通用集成模通用集成模通用集成模通用集成电电电电路及其路及其路及其路及其应应应应用用用用79.