《CMOS工艺流程与MOS电路版图举例》由会员分享,可在线阅读,更多相关《CMOS工艺流程与MOS电路版图举例(34页珍藏版)》请在金锄头文库上搜索。
1、4、光、光II-有源区光刻,刻出有源区光刻,刻出PMOS管、管、NMOS管的源、栅和漏区管的源、栅和漏区N-SiP-wellSi3N45、光、光III-N管场区光刻,管场区光刻,N管场区注入孔,以管场区注入孔,以提高场开启提高场开启,减少闩锁效应及改善阱的接触。,减少闩锁效应及改善阱的接触。光刻胶N-SiP-B+6、长场氧,漂去、长场氧,漂去SiO2及及Si3N4,然后长,然后长栅氧。栅氧。N-SiP-7、光、光-p管场区光刻(用光管场区光刻(用光I的负版),的负版),p管场区注入,管场区注入, 调节调节PMOS管的开启电压管的开启电压,然后生长多晶硅。然后生长多晶硅。N-SiP-B+8、光、
2、光-多晶硅光刻,形成多晶硅栅及多晶硅光刻,形成多晶硅栅及多晶硅电阻多晶硅电阻多晶硅N-SiP-9、光、光I-P+区光刻,刻去区光刻,刻去P管上的胶。管上的胶。P+区注入,形成区注入,形成PMOS管的源、漏区及管的源、漏区及P+保护环(图中没画出保护环(图中没画出P+保护环)。保护环)。N-SiP-B+10、光、光-N管场区光刻,刻去管场区光刻,刻去N管上的胶。管上的胶。 N管场区注入,形成管场区注入,形成NMOS的源、漏区及的源、漏区及N+保护环(图中没画出)。保护环(图中没画出)。光刻胶N-SiP-As11、长、长PSG(磷硅玻璃)。磷硅玻璃)。PSGN-SiP+P-P+N+N+12、光刻、
3、光刻-引线孔光刻引线孔光刻。PSGN-SiP+P-P+N+N+13、光刻、光刻-引线孔光刻(反刻引线孔光刻(反刻Al)。PSGN-SiP+P-P+N+N+VDDINOUTPNSDDSAl 8.7 RS触发器触发器 p.154 特性表实际上是一种特殊的真值表,它对触发器的描述十分具体。这种真值表的输入变量(自变量)除了数据输入外,还有触发器的初态,而输出变量(因变量)则是触发器的次态。特性方程是从特性表归纳出来的,比较简洁;状态转换图这种描述方法则很直观。 ?MR,PMR,N图例:图例:实线:扩散区,实线:扩散区,虚线:铝,虚线:铝,阴影线:多晶硅、阴影线:多晶硅、黑方块:引线孔黑方块:引线孔N
4、阱阱 6) CMOS IC 版图设计技巧版图设计技巧 1、布局要合理、布局要合理 (1)引引出出端端分分布布是是否否便便于于使使用用或或与与其其他他相相关关电电路路兼兼容,是否符合管壳引出线排列要求。容,是否符合管壳引出线排列要求。(2)特特殊殊要要求求的的单单元元是是否否安安排排合合理理,如如p阱阱与与p管管漏漏源源p+区区离离远远一一些些,使使 pnp ,抑抑制制Latch-up,尤尤其其是是输输出级更应注意。出级更应注意。(3)布布局局是是否否紧紧凑凑,以以节节约约芯芯片片面面积积,一一般般尽尽可可能能将各单元设计成方形。将各单元设计成方形。(4)考虑到热场对器件工作的影响,应注意电路温
5、)考虑到热场对器件工作的影响,应注意电路温度分布是否合理。度分布是否合理。 2、单元配置恰当、单元配置恰当 (1)芯片面积降低)芯片面积降低10%,管芯成品率,管芯成品率/圆圆片片 可提高可提高15 20%。 (2)多用并联形式,如或非门,少用串)多用并联形式,如或非门,少用串联形式,如与非门。联形式,如与非门。 (3)大跨导管采用梳状或马蹄形,小跨)大跨导管采用梳状或马蹄形,小跨导管采用条状图形,使图形排列尽可能规导管采用条状图形,使图形排列尽可能规整。整。 3、布线合理、布线合理 布线面积往往为其电路元器件总面积的几倍,在多层布线中尤为突出。扩散条/多晶硅互连多为垂直方向,金属连线为水平方
6、向,电源地线采用金属线,与其他金属线平行。长连线选用金属。 多晶硅穿过Al线下面时,长度尽可能短,以降低寄生电容。 注意VDD、VSS布线,连线要有适当的宽度。 容易引起“串扰”的布线(主要为传送不同信号的连线),一定要远离,不可靠拢平行排列。 4、CMOS电路版图设计对布线和接触孔的电路版图设计对布线和接触孔的特殊要求特殊要求 (1)为抑制Latch up,要特别注意合理布置电源接触孔和VDD引线,减小横向电流密度和横向电阻RS、RW。 采用接衬底的环行VDD布线。 增多VDD、VSS接触孔,加大接触面积,增加连线牢固性。 对每一个VDD孔,在相邻阱中配以对应的VSS接触孔,以增加并行电流通
7、路。 尽量使VDD、VSS接触孔的长边相互平行。 接VDD的孔尽可能离阱近一些。 接VSS的孔尽可能安排在阱的所有边上(P阱)。 (2)尽量不要使多晶硅位于)尽量不要使多晶硅位于p+区域上区域上多晶硅大多用n+掺杂,以获得较低的电阻率。若多晶硅位于p+区域,在进行p+掺杂时多晶硅已存在,同时对其也进行了掺杂导致杂质补偿,使多晶硅。(3)金属间距应留得较大一些()金属间距应留得较大一些(3 或或4 ) 因为,金属对光得反射能力强,使得光刻时难以精确分辨金属边缘。应适当留以裕量。 5、双层金属布线时的优化方案、双层金属布线时的优化方案 (1)全局电源线、地线和时钟线用第二层金属线。 (2)电源支线
8、和信号线用第一层金属线(两层金属之间用通孔连接)。 (3)尽可能使两层金属互相垂直,减小交叠部分得面积。7) CMOS反相器反相器版图流程版图流程N wellP well CMOS反相器版图流程反相器版图流程(1)1. 阱阱做做N阱和阱和P阱封闭图形,阱封闭图形,窗口注入形成窗口注入形成P管和管和N管的衬底管的衬底N diffusion CMOS反相器版图流程反相器版图流程(2)2. 有源有源区区做晶体管的区域(做晶体管的区域(G、D、S、B区区),封闭图形处是氮化硅掩蔽层,该处不会长场氧化层封闭图形处是氮化硅掩蔽层,该处不会长场氧化层P diffusion CMOS反相器版图流程反相器版图流
9、程(2)2. 有源有源区区做晶体管的区域(做晶体管的区域(G、D、S、B区区),封闭图形处是氮化硅掩蔽层,该处不会长场氧化层封闭图形处是氮化硅掩蔽层,该处不会长场氧化层Poly gate CMOS反相器版图流程反相器版图流程(3)3. 多晶硅多晶硅做硅栅和多晶硅连线。做硅栅和多晶硅连线。封闭图形处,保留多晶硅封闭图形处,保留多晶硅 N+ implant CMOS反相器版图流程反相器版图流程(4)4. 有源区注入有源区注入P+,N+区(区(select)。P+ implant CMOS反相器版图流程反相器版图流程(4)4. 有源区注入有源区注入P+、N+区(区(select)。contact C
10、MOS反相器版图流程反相器版图流程(5)5. 接触孔接触孔多晶硅,注入区和金属线多晶硅,注入区和金属线1接触端子。接触端子。Metal 1 CMOS反相器版图流程反相器版图流程(6)6. 金属线金属线1做金属连线,封闭图形处保留铝做金属连线,封闭图形处保留铝via CMOS反相器版图流程反相器版图流程(7)7. 通孔通孔两层金属连线之间连接的端子两层金属连线之间连接的端子Metal 2 CMOS反相器版图流程反相器版图流程(8)8. 金属线金属线2做金属连线,封闭图形处保留铝做金属连线,封闭图形处保留铝VDDGNDVDDGNDinverter:Schematic:Layout:inputout
11、putm1m2m2m1 1. 阱做N阱和P阱封闭图形处,窗口注入形成P管和N管的衬底2. 有源区做晶体管的区域(G、D、S、B区),封闭图形处是氮化硅掩蔽层,该处不会长场氧化层3. 多晶硅做硅栅和多晶硅连线。封闭图形处,保留多晶硅 4. 有源区注入P+、N+区(select)。做源漏及阱或衬底连接区的注入5. 接触孔多晶硅,注入区和金属线1接触端子。6. 金属线1做金属连线,封闭图形处保留铝7. 通孔两层金属连线之间连接的端子8. 金属线2做金属连线,封闭图形处保留铝 硅栅硅栅CMOS 版图和工艺的关系版图和工艺的关系 1. 有源区和场区是互补的,晶体管做在有源区处,金属和多晶连线多做在场区上
12、。 2. 有源区和P+,N+注入区的关系:有源区即无场氧化层,在这区域中可做N型和P型各种晶体管,此区一次形成。 3. 至于以后何处是NMOS晶体管,何处是PMOS晶体管,要由P+注入区和N+注入区那次光刻决定。 4. 有源区的图形(与多晶硅交叠处除外)和P+注入区交集处即形成P+有源区, P+注入区比所交有源区要大些。须解释的问题:须解释的问题:5. 有源区的图形(与多晶硅交叠处除外)和N+注入区交集处即形成N+有源区, N+注入区比所交有源区要大些。6. 两层半布线 金属,多晶硅可做连线,所注入的有源区也是导体,可做短连线(方块电阻大)。三层布线之间,多晶硅和注入有源区不能相交布线,因为相交处形成了晶体管,使得注入有源区连线断开。7. 三层半布线 金属1,金属2 ,多晶硅可做连线,所注入的有源区也是导体,可做短连线(方块电阻大)。四层线之间,多晶硅和注入有源区不能相交布线,因为相交处形成了晶体管,使得注入有源区连线断开。