《SPLD内部结构及工作原理.ppt》由会员分享，可在线阅读，更多相关《SPLD内部结构及工作原理.ppt（42页珍藏版）》请在金锄头文库上搜索。
1、1 1第四章第四章 SPLD基本结构及工作原理基本结构及工作原理 lSPLD的基本结构的基本结构主要内容主要内容lPROM器件器件lPLA器件器件lPAL器件器件lGAL器件器件2 2SPLD 的的 基基 本本 结结 构构 图图输输入入电电路路与与阵阵列列输输出出电电路路或或阵阵列列输入输入项项乘积乘积项项和项和项输输入入输输出出反馈输入信号反馈输入信号互互补补输输出出的的输输入入缓缓冲冲电电路路, 用用以以产产生生输输入入变变量量的的原原变变量量和和反反变变量量，并并提提供供足够的驱动能力。足够的驱动能力。输入电路在输入电路在PLD 中的画法中的画法AAA4.1 SPLD的基本结构的基本结构
2、3 3CABCCABBAW7 = ABCABCW0 =由由一一组组多多输输入入与与门门组组成成，用用以以产产生生输输入入变变量量的各乘积项。的各乘积项。与与阵阵列列SPLD 的的 基基 本本 结结 构构 输输入入电电路路输输出出电电路路或或阵阵列列输入输入项项乘积乘积项项和项和项输输入入输输出出反馈输入信号反馈输入信号与阵列与阵列4.1 SPLD的基本结构的基本结构4 4例例如如 ABCY3Y2Y1与阵列与阵列SPLD 的的 基基 本本 结结 构构 输输入入电电路路与与阵阵列列输输出出电电路路或或阵阵列列输入输入项项乘积乘积项项和项和项输输入入输输出出反馈输入信号反馈输入信号由图可得由图可得
3、Y1 = ABC + ABC + ABC Y2 = ABC + ABC Y3 = ABC + ABC由由一一组组多多输输入入或或门门组组成成，用用以以产产生生和和项项，即即将将输输入入的的某某些些乘乘积积项相加。项相加。4.1 SPLD的基本结构的基本结构或阵列或阵列5 5SPLD 的的 基基 本本 结结 构构 输输入入电电路路与与阵阵列列输输出出电电路路或或阵阵列列输入输入项项乘积乘积项项和项和项输输入入输输出出反馈输入信号反馈输入信号SPLD的的输输出出电电路路因因器器件件的的不不同同而而有有所所不不同同，但但总总体可分为固定输出和可组态输出两大类。体可分为固定输出和可组态输出两大类。根根
4、据据与与门门阵阵列列、或或门门阵阵列列和和输输出出电电路路结结构构的的不不同同，简简单单的的低低密密度度PLD可可分分为为PROM、PLA、PAL、GAL四种基本类型，下面分别进行讲解。四种基本类型，下面分别进行讲解。4.1 SPLD的基本结构的基本结构6 64.2 PROM器件器件（1）基本结构）基本结构A B CA B CA B CA B CA B CA B CA B CA B CA B CO1 O2 O3或阵列或阵列（可编程）（可编程）与阵列与阵列（固定）（固定）（2）特点）特点“与与”阵列固定，不阵列固定，不能编程，能编程，“或或”阵列阵列可以编程。可以编程。与阵列是一个全译码与阵列是
5、一个全译码电路，即电路，即n个输入量个输入量总共有总共有2n个不同的组个不同的组合积项输出，因此有合积项输出，因此有2n 条积项线。条积项线。与阵列的固定连接关与阵列的固定连接关系造成芯片面积的浪系造成芯片面积的浪费，利用效率低。费，利用效率低。7 7（3）应用设计）应用设计例例1：用：用PROM构造半加器构造半加器C=A0A14.2 PROM器件器件S=A0 Al =A0Al + A0A1+CSA1A0A1A0A1A0A1A0SC00000110101011018 81234567891011121314150例例2: 用用PROM实现实现2 2乘法乘法器器输输 入入输输 出出A1 A0B1
6、 B0P3 P2 P1 P00 00 00 0 0 00 00 10 0 0 00 01 00 0 0 00 01 10 0 0 00 10 00 0 0 00 10 10 0 0 10 11 00 0 1 00 11 10 0 1 11 00 00 0 0 01 00 10 0 1 01 01 00 1 0 01 01 10 1 1 01 10 00 0 0 01 10 10 0 1 11 11 00 1 1 01 11 11 0 0 112345678910111213141509 94.3 PLA器件器件（1）基本结构）基本结构与与阵阵列列不不采采用用全全译译码码方方式式，标标准准的的与
7、与或或表表达达式式已已不不适适用用，需需要要把把逻逻辑辑函函数数化化成成最最简简的的与与或或表表达达式式。有有多多个个输输出出时时，要要尽尽量量利利用用公公共共的的与与项项，以以提高阵列的利用率。提高阵列的利用率。 A B CO1 O2 O3或阵列或阵列（可编程）（可编程）与阵列与阵列（可编程）（可编程）（2）特点）特点“与与”阵列和或阵列和或”阵列都可以阵列都可以编程，方便了设计工作。编程，方便了设计工作。算法复杂算法复杂, 器件运行速度下降器件运行速度下降制造工艺复杂，价格高。制造工艺复杂，价格高。1010基基本本思思想想：根根据据PLA结结构构，安安排排每每个个积积项项占占一一条条积积项
8、项线线，在在不不同同输输出出函函数数中中如如有有相相同同积积项项，则则共共享享。每每个个输输出出函函数数有有n n个个积项，就在或阵列上将它的纵向线与相关的积项，就在或阵列上将它的纵向线与相关的n n个积项线相连。个积项线相连。简单地说，用简单地说，用PLA实现组合逻辑函数时，先将函数化简实现组合逻辑函数时，先将函数化简为为最简与或式最简与或式，再把对应的与项或起来即可。，再把对应的与项或起来即可。O1=ABC+BCO2=AB+ACO3=AB+AC例：用例：用PLA实现以下组合逻辑函数电路实现以下组合逻辑函数电路（3）应用设计）应用设计4.3 PLA器件器件A B CO1 O2 O3A B C
9、A BA CB CA B1111采采用用熔熔丝丝编编程程方方式式，只能一次性编程。只能一次性编程。4.4 PAL器件器件（1）基本结构）基本结构l左左图图为为最最简简单单的的PAL器器件件结结构构。目目前前常常见见的的PAL器器件件中中，输输入入变变量量最最多多可可达达20个个，与与项项的的个个数数最最多多有有80个个，或或阵阵列列输输出出端端最最多多的的有有10个个，每每个个或或门门输输入入端端最最多多的的可可达达16个。个。（2）特点）特点“与与”阵阵列列可可编编程程，“或或”阵列固定。阵列固定。A2A1A0D0D1D2或阵列或阵列（固定）（固定）与阵列与阵列（可编程）（可编程）1212为
10、为了了扩扩展展电电路路的的功功能能，并并增增加加使使用用的的灵灵活活性性，PAL在在与与或或阵阵列列的的基基础础上上，增增加加了了多多种种输输出出及及反反馈馈电电路路，构构成成了了各各种种型型号号的的PAL器件。器件。反馈反馈电路电路输输入入电电路路固定固定“或或”阵阵列列可编程可编程“与与”阵列阵列输出输出电路电路输入电路输入电路（2）特点）特点具有多种形式的输出结构具有多种形式的输出结构根根据据PAL器器件件的的输输出出结结构构和和反反馈馈电电路路的的不不同同，可可将将它它们们大大致致分分成成专专用用输输出出、可可编编程程输输入入/输输出出、寄寄存存器器输输出出、异或输出以及运算选通反馈输
11、出等几种类型。异或输出以及运算选通反馈输出等几种类型。1313专用输出结构专用输出结构这种结构的输出端这种结构的输出端只能作输出用只能作输出用，不能用作输入。输，不能用作输入。输出端可以是或门、或非门，或者互补输出结构。因电路中出端可以是或门、或非门，或者互补输出结构。因电路中不含触发器，所以不含触发器，所以只能实现组合逻辑电路只能实现组合逻辑电路。常用的产品有常用的产品有 PAL10H8(10输入，输入，8输出，输出，高电平高电平输出输出)、PAL10L8(10输入，输入，8输出，输出，低电平输出低电平输出) 、PAL16C1(16输入，输入，1输出，输出，互补型输出互补型输出)等。等。（3
12、）PAL的输出结构的输出结构输入线输入线OI积项线积项线1414 可编程输入可编程输入/ /输出结构输出结构 这种结构在或门输出之后增加了一个三态输出缓冲器，这种结构在或门输出之后增加了一个三态输出缓冲器，它的它的控制端控制端OE由与阵列的第一个乘积项控制由与阵列的第一个乘积项控制，可，可直接送往直接送往输出输出，也可作为输入用也可作为输入用。 常用的产品有常用的产品有 PAL16L8、PAL20L10等。等。当当OE=0时，三态输出呈高阻态，时，三态输出呈高阻态，I/O引脚作输入使用；引脚作输入使用；当当OE=1时，三态门选通，时，三态门选通，I/O引脚作输出使用。引脚作输出使用。（3）PA
13、L的输出结构的输出结构II/OOE作输出使用时，作输出使用时，也可将输出再经互补输出的缓冲器也可将输出再经互补输出的缓冲器反馈反馈到与阵列输入，用于到与阵列输入，用于实现复杂的组合逻辑电路实现复杂的组合逻辑电路。1515 寄存器输出结构寄存器输出结构常用的产品有常用的产品有 PAL16R4、PAL16R8等。等。R表示寄存器输出型表示寄存器输出型。（3）PAL的输出结构的输出结构这这种种结结构构的的输输出出端端有有一一D触触发发器器。在在时时钟钟上上升升沿沿先先将将或或门门输输出出寄寄存存在在D触触发发器器的的Q端端，当当使使能能信信号号OEOE有有效效时时，Q端的信号经三态缓冲器反相后输出，
14、输出为低电平有效。端的信号经三态缓冲器反相后输出，输出为低电平有效。触触发发器器的的Q端端输输出出还还可可以以通通过过缓缓冲冲器器反反馈馈送送至至与与阵阵列列的的输输入入端端。因因而而这这种种结结构构的的PAL能能记记忆忆原原来来的的状状态态，实实现现时序逻辑电路时序逻辑电路。1616 异或输出结构异或输出结构这种结构的输出部分有两个或门，它们的输出经这种结构的输出部分有两个或门，它们的输出经异或异或门门进行异或运算后再经进行异或运算后再经D触发器和三态缓冲器输出。这种触发器和三态缓冲器输出。这种结构不仅便于对与或逻辑阵列输出的结构不仅便于对与或逻辑阵列输出的函数求反函数求反，还可以实，还可以
15、实现对寄存器状态进行现对寄存器状态进行保持操作保持操作。该种结构的产品有该种结构的产品有 PAL20PAL20X X4 4、PAL20PAL20X X8(8(X X表示异或输出型表示异或输出型) )等。等。YQ（3）PAL的输出结构的输出结构IQQDCLOCKCLOCKOEOEOC1717在异或门的基础上，将触发器的输出反馈到运算选通逻在异或门的基础上，将触发器的输出反馈到运算选通逻辑电路，与输入项进行组合后送与阵列进行编程，可获得辑电路，与输入项进行组合后送与阵列进行编程，可获得16种可能的逻辑组合。种可能的逻辑组合。（3）PAL的输出结构的输出结构运算选通反馈结构运算选通反馈结构这种结构的
16、产品有这种结构的产品有PAL16A4(A表示运算选通反馈输出型表示运算选通反馈输出型)。1818图示电路即为经过编程产生图示电路即为经过编程产生16种运算结果的种运算结果的PAL。1919例例：用用PAL器器件件设设计计一一个个数数值值判判别别电电路路。要要求求判判 断断 4位位 二二 进进 制制 数数DCBA的的大大小小在在05、6 10、11 15哪哪一一个个区区间之内。间之内。十进制数十进制数二进制数二进制数Y0Y1Y2DCBA000001001000110020010100300111004010010050101100601100107011101081000010910010101
17、01010010111011001121100001131101001141110001151111001（4）PAL的应用的应用20202121GAL器器件件分分两两大大类类：一一类类为为普普通通型型GAL，其其与与或或阵阵列列结结构构与与PAL相相似似，如如GAL16V8、GAL20V8、 ispGAL16Z8等等；另另一一类类为为新新型型GAL，其其与与或或阵阵列列均均可编程，可编程， 与与PLA结构相似，代表器件为结构相似，代表器件为GAL39V8。 4.5 GAL器件器件GAL是是在在PAL的的基基础础上上发发展展起起来来的的，具具有有和和PAL相相同同的的与与或或阵阵列列，即即可可
18、编编程程的的与与阵阵列列和和固固定定的的或或阵阵列列。不不同同的的是是它它采采用用了了电电擦擦除除、电电可可编编程程的的E2PROM工工艺艺制制作作，可可以以用用电电信信号号擦擦除除并并反反复复编编程程上上百百次次。GAL器器件件的的输输出出端端设设置置了了可可编编程程的的输输出出逻逻辑辑宏宏单单元元OLMC（Output Logic Macro Cell），可可以以将将OLMC设设置置成成不不同同的的输输出出方方式式。这这样样，同同一一型型号号的的GAL器器件件可可以以实实现现PAL器器件件所所有有的的各各种种输输出出电电路路工工作作模模式式，可可取取代代大部分大部分PAL器件，器件， 因此
19、称为因此称为通用可编程逻辑器件通用可编程逻辑器件。（1）概述）概述2222l优点：优点：（2）GAL器件的特点器件的特点l缺点：缺点：采采用用电电擦擦除除工工艺艺和和高高速速编编程程方方法法，使使编编程程改改写写变变得得方方便便、 快速，整个芯片改写只需数秒钟，可改写快速，整个芯片改写只需数秒钟，可改写 百次以上。百次以上。 速速度度快快、功功耗耗低低。存存取取时时间间为为1240ns，功功耗耗仅仅为为双双极极型型PAL的的1/2或或1/4，编程数据可保存，编程数据可保存20年以上。年以上。采采用用可可编编程程的的输输出出逻逻辑辑宏宏单单元元(OLMC)，使使其其具具有有极极大大的的灵活性和通
20、用性。灵活性和通用性。可预置和加电复位所有寄存器，备有加密单元。可预置和加电复位所有寄存器，备有加密单元。仍仍属属于于低低密密度度PLD，规规模模小小，每每片片相相当当于于几几十十个个等等效效门门电路，只能代替电路，只能代替 24片片MSI器件。器件。在在使使用用中中还还有有许许多多局局限限性性，如如一一般般GAL只只能能用用于于同同步步时时序序电电路路，各各OLMC中中的的触触发发器器只只能能同同时时置置位位或或清清零零，还还不不能充分发挥其作用。能充分发挥其作用。2323lGAL和和PAL在结构上的区别在结构上的区别PAL结构结构GAL结构结构或阵列做或阵列做在在OLMC结构中结构中适当地
21、为适当地为OLMC进行编进行编程，程，GAL就可以在功能就可以在功能上代替上代替PAL各种输出类各种输出类型及其派生类型型及其派生类型2424（3）GAL器件的基本结构器件的基本结构(以以GAL16V8为例为例) GAL16V8 引脚图引脚图8 个输入端个输入端8 个个 I/O 端端1 个时钟输入端个时钟输入端1 个输出使能控制输入端个输出使能控制输入端25251 CLK2 I3 I4 I5 I6 I7 I8 I9 II/O 19I/O 18I/O 17I/O 16I/O 15I/O 14I/O 13I/O 12OE 11可编程与阵列可编程与阵列(64 32) GAL16V8 逻辑图逻辑图输出
22、逻辑宏单元输出逻辑宏单元 (Output Logic Macro- Cell，简称，简称 OLMC) )与阵列与阵列 输入电路输入电路26261 CLK2 I3 I4 I5 I6 I7 I8 I9 II/O 19I/O 18I/O 17I/O 16I/O 15I/O 14I/O 13I/O 12OE 11可编程与阵列可编程与阵列(64 32)与阵列的作用是产生与阵列的作用是产生输入信号的乘积项。其输输入信号的乘积项。其输入信号为入信号为 8 个输入端提供个输入端提供的原、反变量的原、反变量和和 8 个反馈个反馈输入端提供的原、反变量输入端提供的原、反变量。产生这些变量的那些乘积产生这些变量的那
23、些乘积项，则由对与阵列的编程项，则由对与阵列的编程决定。决定。 时钟输入端，提供时序电路所需要的时钟信号。时钟输入端，提供时序电路所需要的时钟信号。输出使能控制输入端。输出使能控制输入端。它作为全局控制信号控制各它作为全局控制信号控制各 I/O 端的工作方式。端的工作方式。27271 CLK2 I3 I4 I5 I6 I7 I8 I9 II/O 19I/O 18I/O 17I/O 16I/O 15I/O 14I/O 13I/O 12OE 11可编程与阵列可编程与阵列(64 32) OLMC 中含有或门、中含有或门、D 触发器和多路选择器等，触发器和多路选择器等，通过对通过对 OLMC 编程可得
24、编程可得到组合电路输出、时序电到组合电路输出、时序电路输出、双向路输出、双向 I/O 端等多端等多种工作组态。种工作组态。 GAL16V8 逻辑图逻辑图282864x3216x64x82929（4）GAL的输出逻辑宏单元的输出逻辑宏单元OLMCl1个个8输入或门输入或门l1个异或门个异或门l1个个D触发器触发器l4个多路选择个多路选择开关开关l4个控制字个控制字来自来自与阵列与阵列01PTMUXXOR(n)QQDAC0反馈反馈FMUX10x11x0x10x0AC0SynAC1 (n)11100100TSUXM01OUXMVCCG2来自邻级来自邻级输出输出(n)I/O(n)CLKOECLKOEG
25、1AC1 (n)3030由由OLMC的结构图可以看出，的结构图可以看出，OLMC中的异或门和四个中的异或门和四个多路选择开关由四个结构控制字多路选择开关由四个结构控制字XOR(n)、AC0、AC1(n)和和Syn编程控制。其中编程控制。其中XOR(n) 和和AC1(n)是各个是各个OLMC自己的自己的控制字，控制字，n代表代表OLMC的编号，这个编号与每个的编号，这个编号与每个OLMC连接连接的引脚号码一致；的引脚号码一致； AC0和和Syn为为8个个OLMC共用的控制字。共用的控制字。OLMC的结构控制字的结构控制字这些控制字集中放在一个行地址为第这些控制字集中放在一个行地址为第60行的具有
26、行的具有82位的位的结构控制字中。结构控制字中。来自来自与阵列与阵列01PTMUXXOR(n)QQDAC0反馈反馈FMUX10x11x0x10x0AC0SynAC1 (n)11100100TSUXM01OUXMVCCG2来自邻级来自邻级输出输出(n)I/O(n)CLKOECLKOEG1AC1 (n)31318输入或门输入或门每每个个OLMC包包含含或或阵阵列列中中的的一一个个8输输入入或或门门，或或门门的的每每一一个个输输入入对对应应一一个个乘乘积积项项（与与阵阵列列中中的的一一个个输输出出），故故或或门门的的输输出出为为若若干干个个乘乘积积项项之之和和。或或门门的的输输出出接接到到异异或或门
27、门的的一一个个输输入端。入端。异或门异或门异异或或门门用用于于控控制制或或门门输输出出信信号号的的极极性性。异异或或门门的的另另一一个个输输入入端端为为结结构构控控制制字字中中的的1位位XOR(n)，当当XOR(n)端端为为1时时，异异或或门门起起反反相相器器作作用用；否否则则为为同同相相输输出出。异异或或门门的的输输出出直直接接送送到到D触发器的输入端。触发器的输入端。D触发器触发器D触发器用于锁存异或门的输出状态，使触发器用于锁存异或门的输出状态，使GAL能实现时序逻辑电路。能实现时序逻辑电路。XOR(n)来自来自与阵列与阵列01PTMUXXOR(n)QQDAC0反馈反馈FMUX10x11
28、x0x10x0AC0SynAC1 (n)11100100TSUXM01OUXMVCCG2来自邻级来自邻级输出输出(n)I/O(n)CLKOECLKOEG1AC1 (n)3232PTMUX由由编编程程的的控控制制字字AC0和和AC1(n)加加到到与与非非门门G1输输出出后后进进行行控控制制。当当AC0或或AC1(n)=0时时，第第一一个个积积项项通通过过PTMUX输输出出到到或或门门的的输输入入端端，作作为为或或门门的的一一个个输输入入积积项项；当当AC0=AC1(n)=1时时，第第一一个个积积项项不不能能作作为为输输入入项项，可可被被选选为为三三态态门门的的控控制制项项。此此时时PTMUX输输
29、出出为为0，对对或或门门输输出出没影响。没影响。4个多路选择开关个多路选择开关l积项选择多路开关积项选择多路开关PTMUX是是一一个个二二选选一一开开关关电电路路，它它的的输输入入端端来来自自可可编编程程与与阵阵列列中中的的8个个积积项项中中的的第第一一个个，由由编编程程决决定定这这一一积积项项用用作作输输入入项项还还是用作三态门的控制项。是用作三态门的控制项。AC0AC1 (n)来自来自与阵列与阵列01PTMUXXOR(n)QQDAC0反馈反馈FMUX10x11x0x10x0AC0SynAC1 (n)11100100TSUXM01OUXMVCCG2来自邻级来自邻级输出输出(n)I/O(n)C
30、LKOECLKOEG1AC1 (n)3333当当AC0 AC1(n)=00时时，TSMUX输输出出为为固固定定高高电电平平，三三态态门门始终选通，始终选通，I/O(n)端只能作输出使用。端只能作输出使用。当当AC0 AC1(n)=01时时，TSMUX输输出出为为固固定定低低电电平平，三三态态门门工作在高阻状态，无输出，此时工作在高阻状态，无输出，此时I/O(n)端可作输入使用。端可作输入使用。当当AC0 AC1(n)=10时时，TSMUX输输出出为为公公共共控控制制信信号号OE，三三态态门门的的工工作作状状态态由由外外接接OE信信号号控控制制。OE=1时时，I/O(n)端端作作输输出用；出用；
31、 OE=0时，时，I/O(n)端作输入用。端作输入用。当当AC0 AC1(n)=11时时，TSMUX输输出出为为由由与与阵阵列列来来的的第第一一个个积积项项，则则由由与与阵阵列列来来的的各各组组的的第第一一个个积积项项分分别别控控制制各各自的三态门的输出。自的三态门的输出。这这是是一一个个四四选选一一开开关关电电路路，它它的的输输入入有有：第第一一个个积积项项、8个个OLMC的的共共用用控控制制信信号号OE、固固定定的的高高电电平平VCC和和固固定定的的低低电电平平(地地)。选选择择控控制制由由控控制制字字AC0和和AC1(n)实实现现。输输出出三三态态门门共共有四种控制选择。有四种控制选择。
32、来自来自与阵列与阵列01PTMUXXOR(n)QQDAC0反馈反馈FMUX10x11x0x10x0AC0SynAC1 (n)11100100TSUXM01OUXMVCCG2来自邻级来自邻级输出输出(n)I/O(n)CLKOECLKOEG1AC1 (n)l三态门控制选择多路开关三态门控制选择多路开关TSMUX3434当当AC0+AC1(n)=AC0&AC1(n)=1,即即AC0=1且且AC1(n)=0时时，选选择择D触触发发器器输输出出；此此时时三三态态门门受受外外部部控控制制信信号号OE的的控控制制，当当OE=1时时, D触发器的输出才会经三态门驱动到触发器的输出才会经三态门驱动到I/O(n)
33、端。端。 这这也也是是一一个个二二选选一一开开关关电电路路，它它通通过过控控制制字字AC0和和AC1(n)作用到或非门作用到或非门G2，再由，再由G2输出对输出对OMUX进行选择控制。进行选择控制。当当AC0和和AC1(n)为为其其它它三三种种组组合合时时，选选择择异异或或门门直直接接输输出出到三态门。到三态门。来自来自与阵列与阵列01PTMUXXOR(n)QQDAC0反馈反馈FMUX10x11x0x10x0AC0SynAC1 (n)11100100TSUXM01OUXMVCCG2来自邻级来自邻级输出输出(n)I/O(n)CLKOECLKOEG1AC1 (n)l输出选择多路开关输出选择多路开关
34、OMUX3535四个反馈输入来自四个反馈输入来自: D触发器触发器Q端的输出；端的输出； 本级的本级的I/O端；端； 相邻单元的输出；相邻单元的输出； 固定低电平固定低电平(地地)。选择控制由三个结构控制字选择控制由三个结构控制字AC0、 AC1(n)和和Syn的组合实现。的组合实现。当当AC0 AC1(n) Syn=11x时，时，FMUX的输出选为本级的的输出选为本级的I/O。当当AC0 AC1(n) Syn=10x时，时，FMUX的输出为的输出为D触发器的触发器的Q输出。输出。当当AC0 AC1(n) Syn=0x1时时, FMUX的输出选为相邻单元的输出。的输出选为相邻单元的输出。当当A
35、C0 AC1(n) Syn=0x0时，时，FMUX的输出为固定低电平。的输出为固定低电平。l反馈选择多路开关反馈选择多路开关FMUX来自来自与阵列与阵列01PTMUXXOR(n)QQDAC0反馈反馈FMUX10x11x0x10x0AC0SynAC1 (n)11100100TSUXM01OUXMVCCG2来自邻级来自邻级输出输出(n)I/O(n)CLKOECLKOEG1AC1 (n)3636（5）OLMC组态组态SynAC0AC1 (n)XOR(n)组态模式组态模式输出极性输出极性备注备注101X专用输入专用输入CLK和和OE不起作用，不起作用，三态门不通三态门不通1000专用组合专用组合输出输
36、出低电平有效低电平有效高电平有效高电平有效CLK和和OE 不起作用，不起作用，三态门常通三态门常通11110选通组合选通组合输出输出低电平有效低电平有效高电平有效高电平有效CLK和和OE不不起起作作用用，三三态态门门选选通通信信号号为为第第一一乘积项乘积项10100寄存器寄存器输出输出低电平有效低电平有效高电平有效高电平有效1 脚为脚为CLK11脚为脚为OE1OLMC是由对是由对Syn、AC0、 AC1(n) 和和XOR (n)进行编程决进行编程决定四个多路选择开关和异或门的输出，共有四种组态。定四个多路选择开关和异或门的输出，共有四种组态。3737 专用输入组态专用输入组态此此时时AC1(n
37、)1，AC00，使使TSMUX输输出出为为0，三三态态输输出出缓缓冲冲器器的的输输出出呈呈现现高高电电阻阻，本本单单元元输输出出功功能能被禁止。被禁止。I/O可可以以作作为为输输入入端端，提提供给相邻的逻辑宏单元。供给相邻的逻辑宏单元。本级反馈输入信号来自本级反馈输入信号来自另一相邻宏单元。另一相邻宏单元。3838O(n) 专用组合输出组态专用组合输出组态【AC0=0，AC1(n)0】FMUX选择接地，本单元和相邻选择接地，本单元和相邻单元的反馈信号均被阻断单元的反馈信号均被阻断PTMUX选择选择1，第，第一与项送入或门一与项送入或门OMUX选择选择0，跨过，跨过DFFTSMUX选选择择VCC
38、，三态门常通三态门常通3939 选通组合输出组态选通组合输出组态【 AC0=AC1(n)=1,且且SYN=1 】 输出信号反馈到与阵列。输出信号反馈到与阵列。与专用输出组态相比，有两点不同：与专用输出组态相比，有两点不同：三态门使能端接第一与项；三态门使能端接第一与项；4040O(n) 寄存器输出组态寄存器输出组态【AC0=1，AC1(n)0】器器件件的的公公共共端端CLK、OE作作为为时时钟钟和和输输出出缓缓冲冲器器的的使使能能信信号号。（TSMUX选中选中OE端）端）OMUX选中选中1端，端，DFF的的Q端输出端输出FMUX选中选中DFF的的Q端端41414242lGAL的输入特性和输出特性的输入特性和输出特性（1）输输入入缓缓冲冲电电路路，是是一一种种较较为为理理想想的的高高输输入入阻阻抗抗器器件件，在在正正常常的的输输入入电电压压范范围围内内，输输入入端漏电流不超过端漏电流不超过10A。（2）输输出出缓缓冲冲电电路路采采用用单单一一类类型型的的N沟沟道道增增强强性性MOS管管，不不会会出出现现CMOS电电路路的的锁锁定定效效应应，输出具有输出具有“软开关特性软开关特性”。
