《DRCLVS及后仿真.PPT》由会员分享，可在线阅读，更多相关《DRCLVS及后仿真.PPT（111页珍藏版）》请在金锄头文库上搜索。
1、单击此处编辑母版标题样式验证工具 DRC、LVS及后仿真介绍浙江大学ICLAB实验室韩 雁 教授2017年9月2024/8/181单击此处编辑母版标题样式一：概述二：验证工具简介三：Diva的使用方法和规则文件的介绍四：Calibre的使用方法和规则文件的介绍五：演示 目录目录2024/8/182单击此处编辑母版标题样式 芯片设计流程概述验证工具介绍DivaCalibre演示schematiclayoutPre-simDRCLVSPost-sim2024/8/183单击此处编辑母版标题样式 DRC概述验证工具介绍DivaCalibre演示DRC（Design Rules Check），用来检查
2、版图设计与工艺规则的一致性。基本设计规则包括各层的宽度、相同层次之间的间距及不同层次之间的间距、包含关系等。设计规则的规定是根据工艺变化而变化的。在特殊的设计需求下，设计规则允许部分的弹性。但是设计人员需掌握违背规则对电路的影响。（一般不能违反）2024/8/184单击此处编辑母版标题样式 具体的设计规则概述验证工具介绍DivaCalibre演示 N WELL(TB):a.N-well width for interconnect 2.5b.N-well width for resistor 4.0c.N-well spacing with different potential 4.0d.N
3、-well spacing with same potential 1.4e.Overlap from N-well to N+ inside N-well 0.4f.Space from N-well to N+ outside N-well 2.1g.Overlap from N-well to P+ inside N-well 1.3h.Space from N-well to P+ outside N-well 0.82024/8/185单击此处编辑母版标题样式 LVS编辑好的版图通过设计规则检查后，可能还存在错误，这些错误不是由于违反了设计规则，而可能是与电路图不一致导致的。由于版图
4、中少连了一根连线对整个芯片来说都是 致 命 的 ， 所 以 必 须 要 通 过 LVS（ Layout Versus Schematic）检查。实际上就是将从版图中提取出的电路网表，与电路图中的网表文件进行比较。概述验证工具介绍DivaCalibre演示2024/8/186单击此处编辑母版标题样式 后仿真提取版图中的寄生参数并将其代入电路中进行仿真，这就是我们所说的后仿真（Post-simulation）。概述验证工具介绍DivaCalibre演示2024/8/187单击此处编辑母版标题样式验证工具介绍DivaCalibre演示概述 验证工具Assura Diva DraculaHercule
5、sCalibre2024/8/188单击此处编辑母版标题样式DivaCalibre演示Diva简介DRC文件编写规则EXT文件编写规则LVS文件编写规则验证工具介绍概述 Diva工具介绍2024/8/189单击此处编辑母版标题样式DivaCalibre演示 Diva是Cadence软件中的验证工具集，用它可以处理物理版图和准备好的电气数据，从而进行版图和电路图的对比。Diva工具集包括以下部分：版图设计规则检查（iDRC）版图参数提取（iLPE）寄生电阻提取（iPRE）电气规则检查（iERC）版图与线路图比较程序（iLVS）验证工具介绍概述 Diva简介2024/8/1810单击此处编辑母版标
6、题样式DivaCalibre演示Diva的各个组件之间是互相联系的，有时候一个组件的执行要依赖另一个组件先执行。例如：要执行LVS就要先执行EXTRACT（版图参数提取）等。运行Diva前，需要准备好规则验证文件。可以把这些文件放置在任何目录下。这些规则文件有各自的规定名称，如：做DRC规则文件应以divaDRC.rul命名，版图参数提取文件以divaEXT.rul命名。LVS规则文件应以divaLVS.rul命名。验证工具介绍概述 Diva简介（续）2024/8/1811单击此处编辑母版标题样式DivaCalibre演示1、首先需要根据工艺来制订版图设计规则验证工具介绍概述 DRC规则文件的
7、编写2024/8/1812单击此处编辑母版标题样式DivaCalibre演示2、编写相应的DRC规则检查文件 一个完整DRC规则文件通常包括：层次处理命令（用于生成规则文件中所要应用到的层次，可以是原始层，也可以是衍生层）规则检查及错误输出必要的注释 注释符为/*/验证工具介绍概述 DRC文件编写规则2024/8/1813单击此处编辑母版标题样式DivaCalibre演示逻辑命令 geomAnd geomOr关系命令 geomInside geomStraddle geomCoincident尺寸命令 geomSize验证工具介绍概述 常用层次处理命令2024/8/1814单击此处编辑母版标题
8、样式DivaCalibre演示输出两个不同层次或边界之间的交叠部分，一般存在两个输入层以及一个输出层。例：ngate=geomAnd(ndiff poly)验证工具介绍概述 逻辑命令geomAnd2024/8/1815单击此处编辑母版标题样式DivaCalibre演示输出所有的输入层，这些层次将会被合并成为一个新层次。例：nwell=geomOr(nwell DNW)验证工具介绍概述 逻辑命令geomOr2024/8/1816单击此处编辑母版标题样式DivaCalibre演示输出完全处于第二输入层中的第一输入层，两层可以内切。例：ptap=geomInside(pdiff pw)验证工具介绍概
9、述 关系命令geomInside2024/8/1817单击此处编辑母版标题样式DivaCalibre演示输出为有部分面积被第二输入层所覆盖的第一输入层。例：codepoly1=geomStraddle(poly1 romcode)验证工具介绍概述 关系命令geomStraddle2024/8/1818单击此处编辑母版标题样式DivaCalibre演示输出与第二输入层内切的第一输入层。例：ngate=geomCoincident(ngate poly)验证工具介绍概述 关系命令geomCoincident2024/8/1819单击此处编辑母版标题样式DivaCalibre演示按输入的数值扩张或者
10、收缩输入层。其中正值表示扩张，负值表示收缩，一般只有一个输入层。例：pads=geomSize(pad 5.0)验证工具介绍概述 尺寸命令geomSize2024/8/1820单击此处编辑母版标题样式DivaCalibre演示在设计规则检查中，主要的语句就是drc()， outlayer=drc(inlayer1 inlayer2 function)outlayer 表示输出层，如果给出了输出层，则通过drc规则检查出的错误图形就保存在该输出层中。inlayer1和inlayer2代表要处理的版图层次。有些规则规定的只是对单一层次的要求。比如接触孔的宽度，那么可以只有inlayer1。而有些规
11、则定义的是两个层次之间的关系，比如接触孔和金属之间的距离，那么drc语句中需要有两个输入层。验证工具介绍概述 DRC规则语句2024/8/1821单击此处编辑母版标题样式DivaCalibre演示function中定义了实际检查的规则，关键字有sep（sepration， 不 同 图 形 之 间 的 间 距 ） ， width（ 图 形 的 宽 度 ） ，enc（enclosure，露头），ovlp（overlap ，覆盖），area（图形面积），notch（凹槽的宽度）。验证工具介绍概述 DRC规则语句（续1）2024/8/1822单击此处编辑母版标题样式DivaCalibre演示例：drc
12、(nwell widthextractor2024/8/1840单击此处编辑母版标题样式DivaCalibre演示验证工具介绍概述 EXT运行结果从版图中提取出了9个nmos管从版图中提取出了9个pmos管从版图中提取出了47个电阻没有错误2024/8/1841单击此处编辑母版标题样式DivaCalibre演示验证工具介绍概述 提取出的电路连线图2024/8/1842单击此处编辑母版标题样式DivaCalibre演示验证工具介绍概述 运行Diva中的LVS工具选择要比较的电路图所在的位置选择版图中提取出的需要比较的网表指定LVS规则文件路径Verify-LVS2024/8/1843单击此处编辑
13、母版标题样式DivaCalibre演示验证工具介绍概述 LVS运行结果错误LVS未通过错误2024/8/1844单击此处编辑母版标题样式DivaCalibre演示验证工具介绍概述 LVS错误显示方法单击 Error Display则能看到版图与电路图不一致的地方。2024/8/1845单击此处编辑母版标题样式DivaCalibre演示在实际芯片中，由于工艺上的或是其他的一些不可避免的因素的影响，会产生一些寄生的元件。比如说，寄生电容、寄生电阻等等。而这些寄生元件又往往会对我们的电路特性带来负面的影响，所以我们必须充分考虑，并且定量仿真其带来的影响。这个仿真称为后仿真。后仿真就是提取版图中的寄生
14、参数并将其带入电路中进行仿真。后仿真的结果才是最接近实际芯片性能的仿真结果。验证工具介绍概述 后仿真2024/8/1846单击此处编辑母版标题样式DivaCalibre演示在后仿真前也需要进行版图提取。相比于LVS前的版图提取，这里的版图提取，不仅要提取出电路本身含有的器件，还要提取出寄生器件（寄生电阻和寄生电容等）。所以，同样需要一个版图提取文件，这个文件中的提取方法与LVS中的提取方法相同。验证工具介绍概述 寄生参数提取2024/8/1847单击此处编辑母版标题样式DivaCalibre演示measureResistance 语句measureParasitic语句saveParasiti
15、c语句验证工具介绍概述 寄生参数提取语句2024/8/1848单击此处编辑母版标题样式DivaCalibre演示measureResistance 语句用来从互联层中提取寄生电阻-电容网络。measureResistance语 句 处 理 的 层 次 必 须 是 在geomConnect语 句 中 被 定 义 的 连 接 层 ， 并 且 必 须 在geomConnect语句之后使用该语句。res_metal1=measureResistance(metal1 “res ivpcell EXT csmc” 0.05 “r” (ignoreselect checks这里给出rule file中所有
16、的rule，可以选择某些rule不做check对 于 rule file定 义 的groups，也可选择某些group不做check下方窗口显示rule的解释验证工具介绍概述Diva2024/8/1860单击此处编辑母版标题样式Calibre演示 DRC运行步骤（续4）Run control，可选择是否在本地服务器上运行DRC，一般选择默认值。验证工具介绍概述Diva2024/8/1861单击此处编辑母版标题样式Calibre演示 DRC运行步骤（续5）验证工具介绍概述Diva点击 Run DRC来执行DRC检测2024/8/1862单击此处编辑母版标题样式Calibre演示 DRC运行结果显
17、示DRC规则检测中检测出的违反DRC rule的errorClick坐 标 ， 可 在 layout view中显示出error的地方违反rule的解释验证工具介绍概述Diva2024/8/1863单击此处编辑母版标题样式Calibre演示 DRC运行报告将error更正后，重新run DRC，直到没有error为止。也 可 以 看 summary report中 ， rule check result statistics栏有没有违反的地方。验证工具介绍概述Diva2024/8/1864单击此处编辑母版标题样式Calibre演示 注意事项在版图中Nwell需要打孔接电源，衬底需要打孔接地电源
18、和地需要打标签，用标签层验证工具介绍概述Diva2024/8/1865单击此处编辑母版标题样式Calibre演示 其他规则文件Design for manufacturability(DFM) 可制造性设计 可将其视为一种加强的DRCAnenna Ratio Effect Generic Prevention 防止天线效应设计 可将其视为一种和density有关的DRC 验证工具介绍概述Diva2024/8/1866单击此处编辑母版标题样式Calibre演示 天线效应跳线法(可以向上或者向下跳)加入保护二极管验证工具介绍概述DivaDuring the fabrication process,
19、 metal and poly interconnect paths can act like antennas and build up electrical charge.Charges of sufficient magnitude may find a path to ground by arcing from poly through the oxide layer to the well in a gate region, thereby damaging or destroying the gate.2024/8/1867单击此处编辑母版标题样式Calibre演示 LVS检查检查
20、版图与电路图的一致性执行LVS前应先完成DRCTape-out （流片）之前LVS结果应该是Error-freeLVS的正确性依赖于TEXTlabel的正确对应验证工具介绍概述Diva2024/8/1868单击此处编辑母版标题样式Calibre演示 Calibre中LVS的执行流程验证工具介绍概述Diva2024/8/1869单击此处编辑母版标题样式Calibre演示 LVS运行步骤验证工具介绍概述Diva2024/8/1870单击此处编辑母版标题样式Calibre演示 LVS运行步骤（续1）验证工具介绍概述Diva输入Calibre LVS的rule files输入运行 Calibre LV
21、S的文件夹可指定run Hierarchical 或Flat模式，layout与source的形式选择Layout vs Netlist版图的输入源输入layout file，或导入layout view使其自动生成。2024/8/1871单击此处编辑母版标题样式Calibre演示 LVS运行步骤（续2）验证工具介绍概述Diva电路图的输入源输入.net格式的文件，或从Schematic viewer import，通常采用导入的方法。这里需要注意model name 的一致性。2024/8/1872单击此处编辑母版标题样式Calibre演示 LVS运行步骤（续3）验证工具介绍概述Diva指定
22、LVS Result的文件名run完 LVS后 立 即 检 视report建立SVDB database并在run完LVS后开启RVE来查看error2024/8/1873单击此处编辑母版标题样式Calibre演示 LVS运行步骤（续4）验证工具介绍概述Diva2024/8/1874单击此处编辑母版标题样式Calibre演示 LVS运行结果验证工具介绍概述Diva设置好后点击Run LVS，如果出现错误，则需要返回Layout或者Schematic中进行修改。例如：修改连线、端口、器件参数等。2024/8/1875单击此处编辑母版标题样式Calibre演示 LVS运行结果（续1）验证工具介绍概
23、述DivaLVS report 开始会记录使用的layout netlist，source netlist，rule file，run directory与calibre的版本。若有error会在report开头有个X符号，否则为笑脸2024/8/1876单击此处编辑母版标题样式Calibre演示 LVS运行结果（续2）layout的net比source的多，说明layout中有开路情况Layout的net比source的少，说明layout中有短路情况验证工具介绍概述Diva2024/8/1877单击此处编辑母版标题样式Calibre演示 LVS运行结果（续2）layout的net比sour
24、ce的多，说明layout中有一处开路Layout的net比source的少，说明layout中有一处短路验证工具介绍概述Diva2024/8/1878单击此处编辑母版标题样式Calibre演示 LVS运行结果（续3）一般错误都可以在RVE window中被找到，并被修改正确有时候一个错误会导致许多错误，所以需要耐心，信心验证工具介绍概述Diva2024/8/1879单击此处编辑母版标题样式Calibre演示 LVS运行结果（续4）修正error后，重新run LVS，在report上出现笑脸符号代表LVS check完全正确，RVE也将显示Design Match验证工具介绍概述Diva20
25、24/8/1880单击此处编辑母版标题样式Calibre演示 带IO PAD的LVSIO PAD通常由Foundrt 提供，其内部主要是ESD和压焊块。为了避免核心电路（Core）与IO PAD开路，有必要进行带IO PAD的LVS。验证工具介绍概述Diva2024/8/1881单击此处编辑母版标题样式Calibre演示 生成IO PAD symbol的方法两种方式：直接在symbol视窗下制作，完成后生成相应的schematic。先在schematic下添加正确的pins，完成后生成相应的symbol。验证工具介绍概述Diva2024/8/1882单击此处编辑母版标题样式Calibre演示
26、加入IO symbol在schematic中添加需要的IO symbol。注意给PAD供电的电源以及他们的port name。不要忘记数字部分与模拟部分中间用于隔离的PDIODEX的symbol。验证工具介绍概述Diva2024/8/1883单击此处编辑母版标题样式Calibre演示 未加IO netlist的LVS结果Run LVS时出现很多错误，这是因为symbol只带有输入、输出的关系，内部netlist为空，因此需要添加io的netlist。验证工具介绍概述Diva2024/8/1884单击此处编辑母版标题样式Calibre演示 添加IO netlist的方法将IO的.sp文件中相应的
27、IO PAD的netlist复制到LVS中生成的source的netlist中，即在电路图的网表中添加好了IO的netlist。验证工具介绍概述Diva2024/8/1885单击此处编辑母版标题样式Calibre演示 添加IO netlist后的LVS结果逐条检查这些出错信息，发现均为IO内部出错，而IO为Foundry提供的标准单元，一般不推荐用户进行改动。所以，此时可以认为带IO的LVS已经完成。验证工具介绍概述Diva2024/8/1886单击此处编辑母版标题样式Calibre演示 后仿真步骤1.导入寄生参数提取规则文件进行寄生参数提取。2.由于后仿真时没有视图，所以需要建立一个具有sp
28、ectre属性的视图，用于在后仿真时替代前仿真中的symbol。3.修改spectre的CDF参数，建立 spectre与calibre生成文件之间的联系。4.在仿真model中调用PEX生成的主文件即可进行后仿真。验证工具介绍概述Diva2024/8/1887单击此处编辑母版标题样式Calibre演示 Calibre中寄生参数提取流程验证工具介绍概述Diva2024/8/1888单击此处编辑母版标题样式Calibre演示 寄生器件类型验证工具介绍概述DivaCapacitance 两导体间存在电荷Resistance 会限制流过导体的电流Inductance 电流流经导体时产生的磁场效应20
29、24/8/1889单击此处编辑母版标题样式Calibre演示 寄生参数提取步骤验证工具介绍概述Diva2024/8/1890单击此处编辑母版标题样式Calibre演示 寄生参数提取步骤（续1）输入Calibre PEX的rule files输入运行 Calibre PEX的文件夹验证工具介绍概述Diva输入layout file，或导入layout view使其自动生成2024/8/1891单击此处编辑母版标题样式Calibre演示 寄生参数提取步骤（续2）提取类型选择晶体管级、寄生电阻以及电容、无电感Netlist选择生成的格式为spectre，name从layout来，与layout保持一
30、致完成PEX后自动打开netlist file验证工具介绍概述Diva2024/8/1892单击此处编辑母版标题样式Calibre演示 寄生参数提取步骤（续3）执 行 寄 生 参 数 提 取 后 会 生 成 三 个 文 件 ， 其 中*.netlist是主文件，包含版图本身的元件，在主文件中有两个include语句，将两个寄生参数文件包含进来。验证工具介绍概述Diva2024/8/1893单击此处编辑母版标题样式Calibre演示 使用Calibre的小技巧Common to DRC/LVS/PEX验证工具介绍概述Diva保存runset file后可在下次调用时自动添加设置，方便使用。202
31、4/8/1894单击此处编辑母版标题样式Calibre演示 使用Calibre的小技巧（续）（二）Common to DRC/LVS/PEX验证工具介绍概述DivaSet separate run directory for every DRC/LVS/PEX, avoid mistake due to multiple running2024/8/1895单击此处编辑母版标题样式Calibre演示 Symbol视图的生成Choose the location of symbol pins验证工具介绍概述Diva2024/8/1896单击此处编辑母版标题样式Calibre演示 Spectre
32、视图的生成（续）打开修改后的symbol视图，Design-Save asView Name 修改为spectrepost simulation时调用这个spectre视图进行仿真验证工具介绍概述Diva2024/8/1897单击此处编辑母版标题样式Calibre演示 CDF参数The Component Description Format(CDF)描述各个组件和组件库的参数和属性参数。CDF允许您创建和描述自己的组件。验证工具介绍概述Diva2024/8/1898单击此处编辑母版标题样式Calibre演示 修改CDF参数Every time you create a new symbol，
33、 its CDF parameters will be auto-created。So deleting the old CDF is advised before filling the new重启后需重新设置验证工具介绍概述Diva2024/8/1899单击此处编辑母版标题样式Calibre演示 修改CDF参数（续1）在Component Parameters中选择Add，在弹出的对话框中，name项填写model，prompt项填写Model Name，defvalue项写上cell的名字（whole），点击OK保存。验证工具介绍概述Diva2024/8/18100单击此处编辑母版标题样
34、式Calibre演示 修改CDF参数（续2）打开Calibre PEX生成的.netlist文件，model项填写当前cell的名称。在下方的Simulation Information中的spectre栏填写端口名称。特别注意，端口名称的内容和顺序必须和*.netlist文件中的完全一致。验证工具介绍概述Diva2024/8/18101单击此处编辑母版标题样式Calibre演示 后仿真电路图验证工具介绍概述Diva2024/8/18102单击此处编辑母版标题样式Calibre演示 后仿真模型设置验证工具介绍概述Diva2024/8/18103单击此处编辑母版标题样式Calibre演示验证工具
35、介绍概述Diva 演示Diva演示Calibre演示2024/8/18104单击此处编辑母版标题样式 作业画好版图（该版图与上节课的版图一致），通过DRC以及LVS检查，给出前仿，后仿结果。2024/8/18105单击此处编辑母版标题样式EMAIL: TEL: 0571-87953116 Thanks for your time !106单击此处编辑母版标题样式面积为0.165*0.118mm2=0.01947mm2 参考答案采用CSMC 0.5 m工艺绘制的版图：2024/8/18107单击此处编辑母版标题样式 参考答案（续1）DRC： 无错误2024/8/18108单击此处编辑母版标题样式 参考答案（续2）LVS： 无错误2024/8/18109单击此处编辑母版标题样式 参考答案（续3）前仿真结果：前仿真频率（30.780KHz）2024/8/18110单击此处编辑母版标题样式 参考答案（续4）后仿真结果：后仿真频率（31.437KHz）2024/8/18111
