《第5章存储器系统rev2ppt课件》由会员分享，可在线阅读，更多相关《第5章存储器系统rev2ppt课件（62页珍藏版）》请在金锄头文库上搜索。
1、第5章存储器系统rev2ppt课件Stillwatersrundeep.流静水深流静水深,人静心深人静心深Wherethereislife,thereishope。有生命必有希望。有生命必有希望5.1 概 述2半导体存储器l存储器是计算机中用来记录信息的设备。存储器是计算机中用来记录信息的设备。由能够表示二进制数由能够表示二进制数“0”和和“1”的、具的、具有记忆功能的一些物理器件组成。有记忆功能的一些物理器件组成。l能存放一位二进制数的物理器件称为一个能存放一位二进制数的物理器件称为一个存储元。存储元。l若干存储元构成一个存储单元。若干存储元构成一个存储单元。3存储器的层次结构l由上至下容量
2、越来越大，速度越来越慢由上至下容量越来越大，速度越来越慢 通用寄存器堆及通用寄存器堆及 指令、数据缓冲栈指令、数据缓冲栈 高速缓存高速缓存 主存储器主存储器 联机外存储器联机外存储器 脱机外存储器脱机外存储器4内存储器的分类l内存储器内存储器随机存取存储器（随机存取存储器（RAM）只读存储器（只读存储器（ROM）静态存储器（静态存储器（SRAMStatic RAM）动态存储器（动态存储器（DRAM -Dynamic RAM ）掩模掩模ROM一次性可写一次性可写ROM(PROM)可擦写式可擦写式EPROM电可擦写式电可擦写式EEPROM5主要技术指标l存储容量存储容量l存取时间和存取周期存取时间
3、和存取周期l平均故障间隔时间（平均故障间隔时间（MTBFMTBF）（）（可靠性可靠性）l功耗功耗CPUCPU读写存储器的时间必须大于存储芯片的读写存储器的时间必须大于存储芯片的额定存取时间额定存取时间65.2 随机存取存储器要求掌握：要求掌握：lSRAM与与DRAM的主要特点的主要特点l几种常用存储器芯片及其与系统的连接几种常用存储器芯片及其与系统的连接l存储器扩展技术存储器扩展技术7一、静态存储器SRAM特点：特点：l存储元由双稳电路构成，存储信息稳定存储元由双稳电路构成，存储信息稳定p1998典型SRAM芯片CMOS RAM芯片芯片6264： l主要引脚功能主要引脚功能l工作时序工作时序l
4、与系统的连接使用与系统的连接使用9SRAM 6264芯片( ) 6264外部引线图外部引线图12823456789101112131427262524232221201918171615NCA12A7A6A5A4A3A2A1A0D0D1D2GNDD7D6D5D4D3WECS2A8A9A11OEA10CS1+5Vl地址线：地址线： A0-A12l数据线：数据线： D0-D7l输出允许信号：输出允许信号： OEl写允许信号：写允许信号： WEl选片信号：选片信号：CS1，CS26264芯片的主要引线芯片的主要引线8K8106264的工作过程l写操作写操作 SRAM 6264写操作时序图写操作时序图
5、 TWCTWRTAW数据数据地址地址TDTWTWDOUT DINTDWTDHWECSlTW写入时间写入时间从写入命令发出到数据进入存储单从写入命令发出到数据进入存储单元的时间写信号有效时间元的时间写信号有效时间lTWC写入周期写入周期两次写入存储器所允许的最小时间两次写入存储器所允许的最小时间间隔有效地址维持的时间间隔有效地址维持的时间116264芯片与系统的连接D0D7A0A12WEOECS1CS2A0A12MEMWMEMR译码译码电路电路高位地址信号D0D7626412译码电路l将输入的一组二进制编码变换为一个特将输入的一组二进制编码变换为一个特定的输出信号，即：定的输出信号，即： 将输入
6、的一组高位地址信号通过变换，将输入的一组高位地址信号通过变换，产生一个产生一个有效有效的输出信号，用于选中某的输出信号，用于选中某一个存储器芯片，从而一个存储器芯片，从而确定了该存储器确定了该存储器芯片在内存中的地址范围芯片在内存中的地址范围。13l译码电路可以使用译码电路可以使用门电路组合逻辑门电路组合逻辑l译码电路更多的是采用集成译码电路更多的是采用集成译码器译码器常用的常用的2:4译码器：译码器：74LS139常用的常用的3:8译码器：译码器：74LS138常用的常用的4:16译码器：译码器：74LS154译码电路14全地址译码l用全部的用全部的高位地址高位地址信号作为译码信号，信号作为
7、译码信号，使得存储器芯片的使得存储器芯片的每一个单元都占据一每一个单元都占据一个唯一的内存地址。个唯一的内存地址。15全译码示例A15 A14A13A16CBAE3138 2764A19A18A17A12A0CEY6E2E1IO/M&1C000H1DFFFH全全0全全10 0 0 1 1 1 00 0 0 1 1 1 0地址范围地址范围A12A0A19A18A17A16A15A14 A1316全地址译码例l所接芯片的地址范围：所接芯片的地址范围： F0000HF1FFFHA19A18A17A16A15A14A13&16264CS117部分地址译码l用部分高位地址信号（而不是全部）作为译码用部分
8、高位地址信号（而不是全部）作为译码信号，使得被选中得存储器芯片占有信号，使得被选中得存储器芯片占有几组不同几组不同的地址范围。的地址范围。l下例使用高下例使用高5位地址作为译码信号，从而使被位地址作为译码信号，从而使被选中芯片的每个单元都占有两个地址，即这选中芯片的每个单元都占有两个地址，即这两两个地址都指向同一个单元。个地址都指向同一个单元。18部分地址译码例l两组地址：两组地址： F0000HF1FFFH B0000HB1FFFHA19A17A16A15A14A13&16264CS119应用举例将将SRAM 6264芯片与系统连接。芯片与系统连接。要求：要求：l使其地址范围为：使其地址范围
9、为：38000H39FFFH。l使用使用74LS138译码器构成译码电路。译码器构成译码电路。20应用举例D0D7A0A12WEOECS1CS2A0A12MEMWMEMRD0D7A19G1G2AG2BCBAA18A14A13&A17A16A15VCCY0&21二、动态随机存储器DRAM特点：特点：l存储元主要由电容构成，由于电容存在存储元主要由电容构成，由于电容存在的漏电现象而使其存储的信息不稳定，的漏电现象而使其存储的信息不稳定，故故DRAM芯片需要定时刷新。芯片需要定时刷新。22典型DRAM芯片2164Al2164A：64K1bitl采用行地址和列地址来确定一个单元；采用行地址和列地址来确
10、定一个单元；l行列地址分时传送，行列地址分时传送， 共用一组地址信号线；共用一组地址信号线；l地址信号线的数量仅地址信号线的数量仅 为同等容量为同等容量SRAM芯芯 片的一半。片的一半。232164A芯片2164A外部引线图外部引线图24主要引线lRAS：行地址选通信号。用于锁存行地址；行地址选通信号。用于锁存行地址；lCAS：列地址选通信号。列地址选通信号。地址总线上先送上行地址，后送上列地址，它们地址总线上先送上行地址，后送上列地址，它们分别在分别在RAS和和CAS有效期间被锁存在锁存器中。有效期间被锁存在锁存器中。lDIN： 数据输入数据输入lDOUT：数据输出数据输出WE=O 数据写入
11、数据写入WE=1 数据读出数据读出WE：写允许信号写允许信号25工作原理l数据读出数据读出l数据写入数据写入l刷新刷新 参见其工作时序图参见其工作时序图262164A的工作过程l读操作读操作l写操作写操作 2164A读操作时序图读操作时序图 存储地址需要分两批传送存储地址需要分两批传送行地址选通信号行地址选通信号RAS*有效，开始传有效，开始传送行地址送行地址随后，列地址选通信号随后，列地址选通信号CAS*有效，有效，传送列地址，传送列地址，CAS*相当于片选信号相当于片选信号数据从数据从DOUT引脚输出引脚输出27刷新l将存放于每位中的信息读出再照原样写将存放于每位中的信息读出再照原样写入原
12、单元的过程入原单元的过程-刷新刷新28刷新操作时序操作时序TRCTCRPTRAS高阻高阻TASRTRAH行地址行地址地址地址DINCASRAS采用采用“仅行地址有效仅行地址有效”方法刷新方法刷新行地址选通行地址选通RAS*有效，传送行地址有效，传送行地址列地址选通列地址选通CAS*无效，没有列地址无效，没有列地址芯片内部实现一行存储单元的刷新芯片内部实现一行存储单元的刷新没有数据输入输出没有数据输入输出存储系统中所有芯片同时进行刷新存储系统中所有芯片同时进行刷新DRAM必须每隔固定时间就刷新必须每隔固定时间就刷新292164A在系统中的连接30三、存储器扩展技术位扩展位扩展字扩展字扩展字位扩展
13、字位扩展用多片存储芯片构成一个需要的内存空间，用多片存储芯片构成一个需要的内存空间，它们在整个内存中占据不同的地址范围，任它们在整个内存中占据不同的地址范围，任一时刻仅有一片（或一组）被选中一时刻仅有一片（或一组）被选中-存存储器的扩展。储器的扩展。31位扩展l存储器的存储容量等于：存储器的存储容量等于： 单元数单元数每单元的位数每单元的位数l当构成内存的存储器芯片的字长小于内当构成内存的存储器芯片的字长小于内存单元的字长时，就要进行位扩展，使存单元的字长时，就要进行位扩展，使每个单元的字长满足要求。每个单元的字长满足要求。字节数字节数字长字长32位扩展例l用用8片片2164A芯片构成芯片构成
14、64KB存储器。存储器。LS158A0A7A8A152164A2164A2164ADBABD0D1D7A0A733位扩展方法：l将每片的地址线、控制线并联，数据线将每片的地址线、控制线并联，数据线分别引出。分别引出。l位扩展特点：位扩展特点： 存储器的单元数不变，位数增加。存储器的单元数不变，位数增加。34字扩展l地址空间的扩展。芯片每个单元中的字长满足，地址空间的扩展。芯片每个单元中的字长满足，但单元数不满足。但单元数不满足。l扩展原则：扩展原则：l每个芯片的地址线、数据线、控制线并联，仅每个芯片的地址线、数据线、控制线并联，仅片选端分别引出，以实现每个芯片占据不同的片选端分别引出，以实现每
15、个芯片占据不同的地址范围。地址范围。35字扩展例l用两片用两片64K8位的位的SRAM芯片构成容量为芯片构成容量为128KB的的存储器存储器36字位扩展l根据内存容量及芯片容量确定所需存储芯根据内存容量及芯片容量确定所需存储芯片数；片数；l进行位扩展以满足字长要求；进行位扩展以满足字长要求；l进行字扩展以满足容量要求。进行字扩展以满足容量要求。l若已有存储芯片的容量为若已有存储芯片的容量为LK，要构成容要构成容量为量为M N的存储器，需要的芯片数为：的存储器，需要的芯片数为： （M / L） （N / K）37字位扩展例l用用Intel 2164构成容量为构成容量为128KB的内存的内存。38
16、5.3 5.3 只读存储器（只读存储器（ROMROM）掩模掩模ROM一次性可写一次性可写ROM可读写可读写ROM分分 类类EPROM（紫外线擦除）紫外线擦除）EEPROM（电擦除）电擦除）39一、EPROM特点：特点：l可多次编程写入；可多次编程写入；l掉电后内容不丢失；掉电后内容不丢失；l内容的擦除需用紫外线擦除器。内容的擦除需用紫外线擦除器。40EPROM 2764l8K8bit芯片，其引脚与芯片，其引脚与SRAM 6264完完全兼容：全兼容：l地址信号：地址信号：A0 A12l数据信号：数据信号：D0 D7l输出信号：输出信号：OEl片选信号：片选信号：CEl编程脉冲输入：编程脉冲输入：
17、PGM412764的工作方式数据读出数据读出编程写入编程写入擦除擦除标准编程方式标准编程方式快速编程方式快速编程方式编程写入的特点：编程写入的特点：每出现一个编程负脉冲就写入一个字节数据每出现一个编程负脉冲就写入一个字节数据42二、EEPROM特点：特点：l可在线编程写入；可在线编程写入；l掉电后内容不丢失；掉电后内容不丢失；l电可擦除。电可擦除。43典型EEPROM芯片98C64Al8K8bit芯片；芯片；l13根地址线（根地址线（A0 A12）；l8位数据线（位数据线（D0 D7）；）；l输出允许信号（输出允许信号（OE）；）；l写允许信号（写允许信号（WE）；）；l选片信号（选片信号（C
18、E）；）；l状态输出端（状态输出端（READY/BUSY）。）。44工作方式l数据读出数据读出l编程写入编程写入l擦除擦除字节写入：每一次字节写入：每一次BUSY正脉冲写正脉冲写 入一个字节入一个字节自动页写入：每一次自动页写入：每一次BUSY正脉写正脉写 入一页（入一页（1 32字节）字节）字节擦除：一次擦除一个字节字节擦除：一次擦除一个字节片擦除：一次擦除整片片擦除：一次擦除整片45EEPROM的应用l可通过编写程序实现对芯片的读写，但可通过编写程序实现对芯片的读写，但 每写入一个字节都需判断每写入一个字节都需判断READY/BUSY 端的状态，仅当该端为高电平时才可写端的状态，仅当该端为
19、高电平时才可写 入下一个字节。入下一个字节。46四、闪速EEPROM特点：特点：l通过向内部控制寄存器写入命令的方法通过向内部控制寄存器写入命令的方法来控制芯片的工作方式。来控制芯片的工作方式。47工作方式数据读出数据读出编程写入：编程写入： 擦除擦除读单元内容读单元内容读内部状态寄存器内容读内部状态寄存器内容读芯片的厂家及器件标记读芯片的厂家及器件标记数据写入，写软件保护数据写入，写软件保护字节擦除，块擦除，片擦除字节擦除，块擦除，片擦除擦除挂起擦除挂起485.45.4 高速缓存（Cache)Cache)了解：了解：lCache的基本概念；的基本概念；l基本工作原理；基本工作原理；l命中率；
20、命中率；lCache的分级体系结构的分级体系结构49Cache的基本概念l由于由于CPU与主存之间在执行速度上存在与主存之间在执行速度上存在较大的差异，为提高较大的差异，为提高CPU的效率，并考的效率，并考虑到价格因素，基于程序的局部性原理，虑到价格因素，基于程序的局部性原理，在在CPU与主存之间增加的高速缓冲存储与主存之间增加的高速缓冲存储器器 Cache技术技术50Cache的工作原理CPUCache主主 存存DB51Cache的命中率lCache与内存的空间比一般为：与内存的空间比一般为：1 128lCPU读取指令或数据时首先在读取指令或数据时首先在Cache中中找，若找到则找，若找到则
21、“命中命中”，否则为，否则为“不命不命中中”。l命中率影响系统的平均存取速度命中率影响系统的平均存取速度系统的平均存取速度系统的平均存取速度= Cache存取速度存取速度命中率命中率+RAM存取速度存取速度不命中率不命中率52Cache的读写操作读操作读操作写操作写操作贯穿读出式贯穿读出式旁路读出式旁路读出式写穿式写穿式回写式回写式53贯穿读出式CPUCache主主 存存CPUCPU对主存的所有数据请求都首先送到对主存的所有数据请求都首先送到CacheCache，在在CacheCache中查找。中查找。若若命中，则切断命中，则切断CPUCPU对主存的对主存的请求，并将数据送出；如果不命中，则将
22、数据请求，并将数据送出；如果不命中，则将数据请求传给主存请求传给主存。54旁路读出式lCPU向向Cache和主存同时发出和主存同时发出数据数据请求。请求。如果命如果命中，则中，则Cache将数据回送给将数据回送给CPU，并同时中断并同时中断CPU对主存的请求；若不命中，则对主存的请求；若不命中，则Cache不做任不做任何动作，由何动作，由CPU直接访问主存。直接访问主存。CPUCache主主 存存55写穿式l从从CPU发出的写信号送发出的写信号送Cache的同时也的同时也写入主存。写入主存。CPUCache主主 存存56回写式l数据一般只写到数据一般只写到Cache，当当Cache中的中的数据
23、被再次更新时，将原更新的数据写数据被再次更新时，将原更新的数据写入主存相应单元，并接受新的数据。入主存相应单元，并接受新的数据。CPUCache主主 存存更新写入57Cache的分级体系结构l一级一级Cache：容量一般为：容量一般为8KB-6KBl二级二级Cache：容量一般为：容量一般为128KB-2MBl指令指令Cache和数据和数据Cache585.55.5 存储器管理IBM PC/XT的的存储空间分配存储空间分配00000H9FFFFHBFFFFHFFFFFHRAM区区 640KB保留区保留区 128KBROM区区 256KB59扩展存储器及其管理略略*605.6 5.6 外存储器略略*61作业：l5.3l5.4l5.5l5.7l5.1062
