《(第15讲)第7章-存储系统》由会员分享，可在线阅读，更多相关《(第15讲)第7章-存储系统（68页珍藏版）》请在金锄头文库上搜索。
1、第第7 7章章 存储系统存储系统第第7章章 存储系统存储系统7.1 存储系统组成存储系统组成7.1.1 层次结构层次结构7.1.2 高速缓存高速缓存7.1.3 技术指标技术指标7.2 半导体存储器半导体存储器7.2.1 读写存储器读写存储器7.2.2 只读存储器只读存储器7.3 存储器地址译码存储器地址译码7.4 个人微机主存空间分配个人微机主存空间分配7.1 存储系统组成存储系统组成p7.1.1 层次结构层次结构p7.1.2 高速缓存高速缓存p7.1.3 技术指标技术指标微型计算机的存储器微型计算机的存储器存存储储器器 e e盘（基于盘（基于USBUSB接口的电子盘等）接口的电子盘等）用于存
2、放当前正在运行的程序和正待处理数据。用于存放当前正在运行的程序和正待处理数据。(CPU(CPU内部内部cachecache、主板上的内存。造价高，速度快，存储容量小、主板上的内存。造价高，速度快，存储容量小) ) 内存内存：半导体存储器（半导体存储器（RAM+ROMRAM+ROM）磁盘磁盘 软盘软盘 硬盘硬盘光盘：光盘：CDCD、DVDDVD 磁光盘磁光盘MOMO：高密度、大容量、快速、高密度、大容量、快速、 “ “无限次无限次”擦擦写写、寿命长、可靠性高、抗干扰强、性价比高、寿命长、可靠性高、抗干扰强、性价比高外存外存存放暂不运行的程序和输入处理的数据。存放暂不运行的程序和输入处理的数据。(
3、 (主机箱内或主机箱外。造价低，容量大，可长期保存，但速度慢主机箱内或主机箱外。造价低，容量大，可长期保存，但速度慢) )层次结构层次结构p存储访问的局部性原理存储访问的局部性原理虚拟存储器虚拟存储器高速缓存高速缓存Cachep高速命中高速命中(Hit)p高速缺失高速缺失(Miss)p命中率（命中率（Hit Rate）n高速命中的概率高速命中的概率CPU(寄存器寄存器)CACHE主存（内存）主存（内存）辅存（外存）辅存（外存）7.1.3 技术指标技术指标p半导体存储器芯片的存储容量半导体存储器芯片的存储容量n一个存储器芯片一个存储器芯片能存储的能存储的二进制二进制信息量信息量存储器芯片容量存储
4、器芯片容量 = = 存储单元数存储单元数 每单元的数据位数每单元的数据位数 = 2 = 2M M N NM M：芯片的地址线根数：芯片的地址线根数N N：芯片的数据线根数：芯片的数据线根数p存取速度存取速度n存取时间、存取周期存取时间、存取周期注意：注意： 存储器的容量以字节存储器的容量以字节B(Byte)为单位，而存储芯片为单位，而存储芯片的容量以位的容量以位b(Bit)为单位。为单位。举例：举例： 16位计算机内存为位计算机内存为 1M Byte，1片片6264芯片容量为芯片容量为 8K 8 Bitp例例1. 指出存储芯片的地址线条数指出存储芯片的地址线条数(M)(M)和数据线条数和数据线
5、条数(N)(N) 51245124 1K4 1K4 2K1 2K1 8K8 8K8 9 410 411 113 8容量容量 M N M N p例例2.(1)6264容量为：容量为：8KB = 8K 8bit(2)6116容量为：容量为：2KB = 2K 8bit (3)某芯片有某芯片有 2048个个 存储单元，每个单元存放存储单元，每个单元存放 8位位 二进制数，二进制数，则其容量为：则其容量为：2048 8位位 = 2K 8bit或写为：或写为：2048 8bit 简称为：简称为：2K 字节字节 或或 16K 位。位。Byte1字节字节 = 1B = 8 bit1KB = 210B = 10
6、24B1MB = 210KB = 1024KB1GB = 210MB = 1024MB1TB = 210GB = 1024GB半导体存储器的结构半导体存储器的结构存储器的结构框图存储器的结构框图 地地址址寄寄存存地地址址译译码码存储体存储体控制电路控制电路AB数数据据寄寄存存读读写写电电路路DBOE WE CS地址译码电路地址译码电路译码器为译码器为10:102410:1024译码输出线译码输出线 2 2101010241024根根引线太多，制造困难引线太多，制造困难n单译码单译码n双译码双译码有行、列两个有行、列两个5:325:32译码器译码器每个有每个有10/210/2个输入，个输入，2
7、210/210/2个输出，共输出个输出，共输出 2 210/210/22210/210/2 = 2 = 210 10 = = 10241024个状态个状态输出线只有输出线只有22(2(210/210/2) )根，根，大大减少引线大大减少引线双译码可简化芯片设计双译码可简化芯片设计( (是主要采用的译码结构是主要采用的译码结构) )7.2 半导体存储器半导体存储器只读存储器只读存储器 （ROMROM）随机存取存储器随机存取存储器（RAMRAM）半导体半导体存储器存储器静态静态RAMRAM（SRAMSRAM）动态动态RAMRAM（DRAMDRAM） 非易失非易失RAMRAM（NVRAMNVRAM）
8、掩膜式掩膜式ROMROM一次性可编程一次性可编程ROMROM（PROMPROM） 紫外线擦除可编程紫外线擦除可编程ROMROM（EPROMEPROM）电擦除可编程电擦除可编程ROMROM（EEPROMEEPROM）闪速存储器（闪速存储器（Flash MemoryFlash Memory）7.2.1 读写存储器读写存储器 RAM组成单元组成单元速度速度集成度集成度应用应用SRAMSRAM触发器触发器快快低低小容量系统小容量系统( (作小容量的高速缓冲存储器作小容量的高速缓冲存储器) )DRAMDRAM极间电容极间电容慢慢高高大容量系统大容量系统( (用作内存，即内存条用作内存，即内存条) )NV
9、RAMNVRAM带微型电池带微型电池慢慢低低小容量非易失小容量非易失( (重要信息保存和掉电保护重要信息保存和掉电保护) )静态静态RAMRAMSRAM 2114SRAM 2114(1)(1) SRAM 6264SRAM 6264动态动态RAMRAMDRAM 4116DRAM 4116(2)(2) DRAM 2164DRAM 2164(1) SRAM 6264p存储容量为存储容量为n8K88K8p2828个引脚个引脚n1313根地址线根地址线A A1212A A0 0n8 8根数据线根数据线D D7 7D D0 0n片选片选CS1*CS1*、CS2CS2n读写读写WE*WE*、OE*OE*+5
10、VWE*CS2A8A9A11OE*A10CS1*D7D6D5D4D3NCA12A7A6A5A4A3A2A1A0D0D1D2GND12345678910111213142827262524232221201918171615地址线引脚地址线引脚数据线引脚数据线引脚pSRAM 6264SRAM 6264的引脚功能的引脚功能工作方式工作方式CS1*CS1*CS2CS2WE*WE*OE*OE*D7D7D0D0未选中未选中未选中未选中读操作读操作写操作写操作1 10 00 00 01 11 11 10 00 01 1高阻高阻高阻高阻输出输出输入输入(2) DRAM 2164p1616个引脚个引脚n8 8
11、根根地址线地址线A A7 7A A0 0n1 1根根数据数据输入输入输入输入线线D DININn1 1根根数据数据输出输出输出输出线线D DOUTOUTn读写控制读写控制WE*WE*n行地址选通行地址选通RAS*RAS*n列地址选通列地址选通CAS*CAS*p存储容量为存储容量为n64K164K1 = = 2 28 8228 8 11NCDINWE*RAS*A0A2A1GNDVSSCAS*DOUTA6A3A4A5A7123456781615141312111097.2.2 只读存储器只读存储器 ROMpMROM（掩膜（掩膜ROM）pOTP-ROM（一次性编程（一次性编程ROM）pEPROM（可
12、擦除可编程（可擦除可编程ROM）pEEPROM（电擦除可编程（电擦除可编程ROM）pFlash Memory（闪速存储器）（闪速存储器）EPROMEPROMEPROM 2716EPROM 2716(1)EPROM 2764(1)EPROM 2764EEPROMEEPROMEEPROM 2817AEEPROM 2817A(2)EEPROM 2864A(2)EEPROM 2864A (1) EPROM 2764p存储容量存储容量64K位位p存储结构存储结构8K8p13个地址线个地址线A12A0p8个数据线个数据线O7O0p控制信号控制信号n片选片选CE*n输出输出OE*n编程控制编程控制PGM*n
13、编程电源编程电源Vpp(2) EEPROM 2864Ap2828个引脚个引脚n1313根地址线根地址线A A1212A A0 0n8 8根数据线根数据线I/OI/O7 7I/OI/O0 0n片选片选CE*CE*n读写读写OE*OE*、WE*WE*p存储容量为存储容量为n8K88K8VccWE*NCA8A9A11OE*A10CE*I/O7I/O6I/O5I/O4I/O3NCA12A7A6A5A4A3A2A1A0I/O0I/O1I/O2GND12345678910111213142827262524232221201918171615pEEPROM 2864AEEPROM 2864A的引脚功能的引
14、脚功能工作方式工作方式CE*CE*OE*OE*WE*WE*I/OI/O7 7I/OI/O0 0读出读出维持维持写入写入数据查询数据查询0 01 10 00 00 01 10 01 1负脉冲负脉冲1 1输出输出高阻高阻输入输入输出输出7.3 存储器地址译码存储器地址译码存储器的连接与扩展存储器的连接与扩展p1. 存储器容量扩展存储器容量扩展p2. 存储器与存储器与CPU的连接的连接p3. 存储器片选控制方法存储器片选控制方法p4. 8086的的16位存储结构位存储结构1. 存储器容量扩展存储器容量扩展p(1) 位扩展位扩展p(2) 字扩展字扩展p(3) 字位扩展字位扩展芯片组芯片组(1) 位扩展
15、位扩展 加大字长加大字长 (共用地址线共用地址线)p例例. 用用8个个16K1bit芯片组成芯片组成16K8bit的存储器的存储器A0A13D0D1D2D716K1CSCSCSCSWEWEWEWE16K1D0D1D2D7多片存储器的多片存储器的地址、片选、地址、片选、读读/ /写端相应写端相应并联；并联；数据端单独引数据端单独引出出。(2) 字扩展字扩展 扩大地址扩大地址 (共用数据线共用数据线)p例例. . 用用4 4个个16K16K4bit4bit芯片组成芯片组成64K64K4bit4bit的存储器的存储器CSWECSWECSWECSWE16K416K416K416K4A0A13WED0D
16、1D2D3A14A150123D0 D3D0 D3D0 D3D0 D3译码和译码器译码和译码器p译码译码n将某个特定的将某个特定的“编码输入编码输入”翻译为唯一翻译为唯一“有效有效输出输出”的过程的过程p译码电路可以使用译码电路可以使用门电路组合逻辑门电路组合逻辑p译码电路更多的是采用集成译码电路更多的是采用集成译码器译码器n常用的常用的2:42:4译码器：译码器：74LS13974LS139n常用的常用的3:83:8译码器：译码器：74LS13874LS138n常用的常用的4:164:16译码器：译码器：74LS15474LS154例例. 门电路译码门电路译码138译码器译码器例例. 138
17、译码器译码器pY0*译码输出有效译码输出有效E3E2*E1*100A19A18A17111CBA000A16A15A14000。p结论：结论：A19A14111000p地址范围：地址范围：E0000HE3FFFHp存储容量：存储容量：16KB(3) 字位扩展字位扩展p例例. .一个由一个由21142114（1K1K4 4bitbit）芯片组成的存储器（容量为）芯片组成的存储器（容量为4K4K8 8bitbit）与）与CPUCPU的连接方式。的连接方式。CPUCPUA9A0A11A10D3D0A9A0WECS2114D7D4A9A0WECS2114D3D0A9A0WECS2114D7D4A9A0
18、WECS2114MREQWRD7D0 译译 码码 器器芯片组芯片组扩展芯片数量计算扩展芯片数量计算已知单片容量已知单片容量 nmnm，要求存储容量为，要求存储容量为 NMNM 组成一个芯片组组成一个芯片组 nMnM，需芯片数为，需芯片数为 M M / m / m； 组成组成 NM NM 容量存储器，需芯片容量存储器，需芯片组组数为数为 N N / n / n；则，所需芯片总数：（则，所需芯片总数：（M / mM / m）（N / nN / n）例例1. 扩展芯片数量计算扩展芯片数量计算p1. 1. 现有现有10241bit 10241bit 静态静态RAMRAM芯片，欲组成芯片，欲组成64K8
19、bit 64K8bit 存存储容量的存储器，试求需要多少片储容量的存储器，试求需要多少片RAMRAM芯片？多少芯片组芯片？多少芯片组？答案：答案：512512片片 6464组组p2. 2. 设有一个具有设有一个具有1414位地址和位地址和8 8位字长的存储器，问：位字长的存储器，问： 该存储器能存储多少位的信息？该存储器能存储多少位的信息？ 如果存储器由如果存储器由21142114（1K4bit1K4bit） 的静态的静态RAMRAM芯片组成，芯片组成，需多少芯片？需多少芯片？答案：答案： 128K bit 128K bit 1K4 1K4 1K8 1K8 16K8 16K8（8 / 48 /
20、 4）（16K / 1K16K / 1K）= 216 = 32= 216 = 32（片）（片）2. 存储器与存储器与CPU的连接的连接数据总线数据总线控制总线控制总线CPU地址总线地址总线 存存 储储 器器Address BusAddress Data BusWrite EnableRead Enable8088/8086Memory外部外部锁存锁存器器双双缓冲缓冲ALEWRRDDENDT/RWRRD数据数据总线总线地地址址总总线线例例. 6264芯片与系统的连接芯片与系统的连接D0D7A0A12WEOECS1CS2A0A12 WR RD译码译码电路电路高位地高位地址信号址信号D0D7 6 6
21、2 26 64 4CPUCPU3. 存储器片选控制方法存储器片选控制方法p(1) 线选法线选法p(2) 全译码法全译码法p(3) 局部译码法局部译码法(1) 线选法线选法p线选法除将线选法除将低位地址低位地址直接接直接接片内地址片内地址，将余下的高位地址线，将余下的高位地址线，分别作为各个存储器芯片的片选控制信号。分别作为各个存储器芯片的片选控制信号。RAM2KBRAM2KBRAM2KBCSCSCSCSCSA11A12A13A14A15D0-D7A0-A10数据总线数据总线地址总线地址总线（3）（4）（5）RAM2KBRAM2KB（1）（2）A15 A14 A13 A 12 A11 A10-A
22、0 地地 址范围址范围 0 1 1 1 1 0 0 7800H 0 1 1 1 1 1 1 7FFFH 1 0 1 1 1 0 0 B800H 1 0 1 1 1 1 1 BFFFH 1 1 0 1 1 0 0 D800H 1 1 0 1 1 1 1 DFFFH 1 1 1 0 1 0 0 E800H 1 1 1 0 1 1 1 EFFFH 1 1 1 1 0 0 0 F000H 1 1 1 1 0 1 1 F7FFH存储器存储器5地址范围地址范围存储器存储器4地址范围地址范围存储器存储器3地址范围地址范围存储器存储器2地址范围地址范围存储器存储器1地址范围地址范围片内译码片内译码线选法的特点
23、线选法的特点p优点优点n连接简单，无需译码电路连接简单，无需译码电路p缺点缺点n地址不连续地址不连续p使可寻址的地址范围减少，浪费地址空间使可寻址的地址范围减少，浪费地址空间(2) 全译码法全译码法p低位地址总线低位地址总线直接连至各直接连至各芯片的地址线芯片的地址线，余下的高位地余下的高位地址址全部全部译码译码，译码的输出作为各芯片的，译码的输出作为各芯片的片选信号片选信号。4KB (1)4KB (2)4KB (16)译译码码器器CSCSCSY0Y1Y15A0-A11地址总线地址总线数据总线数据总线D0-D7A15-A12.译译码码器器A15 A14 A13 A12 A11 A10-A0 地
24、地 址范围址范围 0 0 0 0 0 0 0 Y1 0000H-0FFFH 0 0 0 1 0 0 0 Y2 1000H-1FFFH 0 0 1 0 0 0 0 Y3 2000H-2FFFH 1 1 0 1 0 0 0 Y14 D000H-DFFFH 1 1 1 0 0 0 0 Y15 E000H-EFFFH 1 1 1 1 0 0 0 Y16 F000H-FFFFH 存储器存储器1地址范围地址范围存储器存储器2地址范围地址范围存储器存储器3地址范围地址范围存储器存储器14地址范围地址范围存储器存储器15地址范围地址范围存储器存储器16地址范围地址范围全译码的特点全译码的特点p优点优点n每个存
25、储单元的每个存储单元的地址都是唯一的地址都是唯一的，不重复，不重复p缺点缺点n译码电路复杂，连线较多译码电路复杂，连线较多(3) 局部译码法局部译码法p线选法地址线线选法地址线不够不够，而又不需全部存储空间的，而又不需全部存储空间的寻址能力时寻址能力时p介于介于全译码和线选法全译码和线选法之间之间2KB (1)2KB (2)2KB (8)译译码码器器CSCSCSY0Y1Y7A0-A10地址总线地址总线数据总线数据总线D0-D7A15-A11中中任意三任意三根根.全全地地址址译译码码方方式式A19A18A17A16A15A14A13A12A11A01 1 1 1 0 0 00 0 00 0 11
26、 1 1F0000HF0001HF1FFFHD0D7A0A12A19A18A17A16A15A14A13D0D7A0A12WEOECS2CS15V111CPU6264WRRD线线选选法法A19A18A17A16A15A14A13A12A11A00 0 0 0 000000H00001H7FFFFH0 0 0 11 1 1 1D0D7A0A12A19A18A17A16A15A14A13D0D7A0A12WEOECS2CS15VCPU6264WRRD例例2. (续续)例例2. (续续)局局部部地地址址译译码码方方式式A19A18A17A16A15A14A13A12A11A01 0 0 0 00 0
27、 00 0 11 1 1001180000H 81FFFH84000H 85FFFHA0000H A1FFFHA4000H A5FFFHD0D7A0A12A19A18A16A15A13D0D7A0A12WEOECS2CS1CPU62641WRRD1111存储芯片与存储芯片与CPU的配合的配合pCPUCPU的总线负载能力的总线负载能力p存储芯片与存储芯片与CPUCPU总线时序的配合总线时序的配合4. 8086的的16位存储结构位存储结构pBHE*/S7（Byte High Enable/Status）n高字节允许高字节允许/状态状态分时复用分时复用n三态输出三态输出p访问存储器访问存储器低电平低
28、电平传送高字节数据传送高字节数据高电平高电平不传送高字节数据不传送高字节数据p状态信号状态信号BHEA0传送字节传送字节0 0110101传送传送16位：位：D15D0传送传送高高8位：位：D15D8传送传送低低8位：位：D7D0不传送不传送存储体的选择存储体的选择存储体的选择存储体的选择对准字、非对准字对准字、非对准字地址对齐（地址对齐（Align）p8086存储器按存储器按16位数据宽度组织位数据宽度组织n支持数据访问支持数据访问p8位位p16位位对准字对准字地址对齐地址对齐偶偶地址地址开始的访问，可以开始的访问，可以一次一次完成完成非对准字非对准字奇奇地址地址开始的访问，需要开始的访问，需要两次两次操作操作7.4 个人微机主存空间分配个人微机主存空间分配小结小结p掌握掌握nROM/RAMROM/RAM存储器的特点存储器的特点n存储器扩展方法存储器扩展方法n存储器地址译码方法存储器地址译码方法p作业作业n7.3
