数字电子技术复习题及答案

《数字电子技术复习题及答案》由会员分享，可在线阅读，更多相关《数字电子技术复习题及答案（14页珍藏版）》请在金锄头文库上搜索。

1、 ; 数字电子技术复习题及答案 一、填空题 1、(238)10( )2 ( EE )16。2( )16( )10。 2、德 摩根定理表示为 BA( BA ) , BA( BA )。 3、数字信号只有（ 两 ）种取值，分别表示为（ 0 ）和（ 1 ） 。 4 、 异 或 门 电 路 的 表 达 式 是 ( BABABA ) ； 同 或 门 的 表 达 式 是( BAABBA ) 。 5、组成逻辑函数的基本单元是（ 最小项 ） 。 6、与最小项CAB相邻的最小项有( CBA )、( CBA ) 和 ( ABC ) 。 7、基本逻辑门有（ 与门 ） 、 （ 或门 ）和（ 非门 ）三种。复合门有（ 与

2、非门 ） 、（ 或非门 ） 、 （ 与或非门 ）和（ 异或门 ）等。 8、 9、 10、最简与或式的定义是乘积项的（ 个数最少 ） ，每个乘积项中相乘的（ 变量个数也最少）的与或表达式。 11、在正逻辑的约定下， “1”表示（ 高电平 ） ， “0”表示（ 低电平 ） 。在负逻辑的约定下， “1”表示（ 低电平 ） ， “0”表示（ 高电平 ） 。 12、一般 TTL 门电路输出端( 不能 )直接相连，实现线与。(填写“能”或“不能”) 13、三态门的三种可能的输出状态是( 高电平 )、( 低电平 )和( 高阻态 )。 14、实现基本和常用逻辑运算的(电子电路)，称为逻辑门电路，简称门电路。

3、15、在 TTL 三态门、OC 门、与非门、异或门和或非门电路中，能实现“线与”逻辑功能的门为（OC 门） ，能实现总线连接方式的的门为（三态门） 。 16、T TL 与非门的多余输入端不能接（ 低 ）电平。 17、 18、真值表是将输入逻辑变量的（ 所有可能取值 ）与相应的（ 输出变量函数值 ）排列在一起而组成的表格。 19、组合逻辑电路是指任何时刻电路的稳定输出，仅仅只决定于（该时刻各个输入变量的取值） 。 20、用文字、符号或者数码表示特定对象的过程叫做（ 编码 ） 。把代码的特定含义翻译出来的过程叫（ 译码 ） 。 在几个信号同时输入时，只对优先级别最高的进行编码叫做（ 优先编码 ）

4、。 21、两个 1 位二进制数相加，叫做（半加器） 。两个同位的加数和来自低位的进位三者相加，叫做（全加器） 。 ： 22、比较两个多位二进制数大小是否相等的逻辑电路，称为(数值比较器)。 23、半导体数码显示器的内部接法有两种形式：共(阳)极接法和共(阴)极接法。对于共阳接法的发光二极管数码显示器，应采用(低)电平驱动的七段显示译码器。 24、能够将（ 1 个 ）输入数据，根据需要传送到（ m 个 ）输出端的任意一个输出端的电路，叫做数据分配器。 25、在多路传输过程中，能够根据需要将（ 其中任意一路挑选出来 ）的电路，叫做数据选择器，也称为多路选择器或多路开关。 26、触发器又称为双稳态电

5、路，因为它具有（ 两个 ）稳定的状态。 27、根据逻辑功能不同，触发器可分为（ RS 触发器 ） 、 （ D 触发器 ） 、 （ JK 触发器 ） 、 （ T 触发器 ）和（ T触发器 ）等。根据逻辑结构不同，触发器可分为（ 基本触发器 ） 、 （ 同步触发器 ）和（ 边沿触发器 ）等。 28、JK 触发器在 JK00 时，具有（ 保持 ）功能，JK11 时；具有（ 翻转 ）功能；JK01 时，具有（ 置 0 ）功能；JK10 时，具有（ 置 1 ）功能。 29、JK 触发器具有（ 保持 ） 、 （ 置 0 ） 、 （ 置 1 ）和（ 翻转 ）的逻辑功能。D 触 发器具有（ 置 0 ）和（ 置

6、 1 ）的逻辑功能。RS 触发器具有（ 保持 ） 、 （ 置 0 ）和（ 置 1 ）的逻辑功能。 T 触发器具有（ 保持 ）和（ 翻转 ）的逻辑功能。T触发器具有（ 翻转 ）的逻辑功能。 ; 30、边沿触发器具有共同的动作特点，即触发器的次态仅取决于CP信号（ 上升沿或下降沿 ）到来时刻输入的逻辑状态，而在这时刻之前或之后，输入信号的变化对触发器输出的状态没有影响。 31、基本 RS 触发器的特性方程是（ nnQRSQ1 ） ；其约束条件是（ 0RS ） 。JK触发器的特性方程是（ nnnQKQJQ1 ） ；D 触发器的特性方程是（ DQn1 ） ；T 触发器的特性方程是（ nnnQTQTQ1

7、 ） ；T触发器的特性方程是（ nnQQ1 ） 。 32、 时序逻辑电路的逻辑功能的特点是任何时刻电路的稳定 （ 输出 ） ， 不仅和 （ 该时刻的输入信号 ）有关，而且还取决于（ 电路原来的状态 ） 。 33、 时序逻辑电路一定包含有作为存储单元的 （ 触发器 ） ， 时序电路中可以没有 （ 组合 ）电路，但不能没有（ 触发器 ） 。 34、 时序逻辑电路的逻辑功能通常可用 （ 逻辑表达式 ） 、 （ 状态表 ） 、 （ 卡诺图 ） 、（ 状态图 ）和（ 时序图 ） 等方式描述。 35、时序逻辑电路按触发器时钟端的连接方式不同可以分为( 同步时序逻辑电路 )和( 异步时序逻辑电路 )两类。

8、36、 可以用来暂时存放数据的器件称为( 寄存器 )。 寄存器分为 （ 基本寄存器 ）和（ 移位寄存器 ）两种。 37、若 ROM 有 5 根地址输入线，有 8 根数据输出线，则 ROM 的字线数为（ 32 ） ，ROM的容量为（ 256 ） 。 ? 38、把移位寄存器的（ 输出 以一定方式馈送到 ）串行输入端 ，即得到（ 移位寄存器型 ）计数器。 39、一个十进制加法计数器需要由（ 4 个 ）JK 触发器组成。 40、RAM 与 ROM 比较，其优点是（ 读写方便，使用灵活 ） ；缺点是（ 掉电丢失信息 ） 。 41、顺序脉冲发生器可分成（ 计数型 ）和（ 移位型 ）两大类。 42、555

9、定时器由（ 分压器 ） 、 （ 比较器 ） 、 （ 基本 RS 触发器 ） 、 （ 晶体管开关 ）和（ 输出缓冲器 ）五部分组成。 43、施密特触发器有两个稳定状态（ “0”态和“1”态 ） ，其维持与转换完全取决于（ 输入电压的大小 ） 。 44、单稳态触发器状态有一个（ 稳定状态 ）和一个（ 暂稳状态 ） 。 45、多谐振荡器是一种（ 自激振荡 ）电路，它没有（ 稳态 ） ，只有两个（ 暂稳态 ） 。它不需要外加触发信号，就能自动的输出（ 矩形 ） 脉冲。 | 46、石英晶体多谐振荡器的振荡频率仅决定于晶体本身的( 谐振频率 )，而与电路中( RC )的数值无关。 47、 48、 AD 转

10、换器是把 （ 模拟量 ） 转换为 （ 数字量 ） 的转换器。 D/ A 转换器是把 （ 数字量 ）转换为（ 模拟量 ）的转换器。 49、 衡量 D/A 和 A/D 转换器性能优劣的主要指标都是 （ 转换精度 ） 和 （ 转换速度 ） 。 50、A/D 转换过程四个步骤的顺序是（ 采样 ） 、 （ 保持 ） 、 （ 量化 ） 、 （ 编码 ） 。 二、选择题 1、数字电路中使用的数制是（ B ） 。 ！ A、十进制 B、 二进制 C、十六进制 D、八进制 2、二进制数对应的十进制数为( D )。 A、 B、 C、 D、 3、十进制数对应的二进制数为( A )。 A、 B、.1 C、 D、 4、将

11、二进制、八进制、十六进制数转换为十进制数的共同规则是（ C ） 。 A、除十取余 B、乘十取整 C、按权展开 D、以上均可 5、标准与或式是由（ D ）构成的逻辑表达式。 , A、最大项之积 B、最小项之积 C、最大项之和 D、 最小项之和 6、函数DDCCBCAABF的最简与或式为( C )。 A、AB B、DAB C、1 D、0 7、n 个变量可以构成（ C ）个最小项。 A、n B、2n C、2n D、2n1 8、若输入变量A、B全为 1 时，输出F=0，则其输入与输出关系是( B )。 A、非 B、与非 C、与 D、或 9、标准与或式是由（ B ）构成的逻辑表达式。 【 A、与项相或

12、B、最小项相或 C、最大项相与 D、或项相与 10、以下表达式中符合逻辑运算法则的是（ D ） 。 A、CC=C2 B、1+1=10 C、0 15、有三个输入端的或非门电路，要求输出高电平，其输入端应是( C )。 A、全部为高电平 B、至少一个端为高电平 C、全部为低电平 D、至少一个端为低电平 16、具有“线与”逻辑功能的门电路有( B )。 A、三态门 B、集电极开路门 C、与门 D、或门 , 17、对于负逻辑而言，某逻辑电路为与门，则对于正逻辑而言，该电路为( C )。 A、与非门 B、或非门 C、 或门 D、与门 18、集电极开路门(OC 门)在使用时须在( B )之间接一电阻。 A

13、、输出与地 B、输出与电源 C、输出与输入 19.一个两输入端的门电路，当输入为 0 和 1 时，输出不是 1 的门是（ B ） 。 A、与非门 B、或非门 C、异或门 20、若在编码器中有 50 个编码对象，则要求输出二进制代码位数为( B )位。 A、5 B、6 C、10 D、50 【 21、如需要判断两个二进制数的大小或相等，可以使用( D )电路。 A、译码器 B、编码器 C、数据选择器 D、数据比较器 22、八输入的编码器按二进制编码时，输出端的个数是（ B ） 。 A、2 个 B、 3 个 C、4 个 D、8 个 23、和数据分配器使用相同型号 MSI 的组合逻辑电路是( A )。

14、 A、译码器 B、编码器 C、数据选择器 D、 数据比较器 24、组合逻辑电路消除竞争冒险的方法有( A )和( B ) 。 ( A、修改逻辑设计 B、在输出端接入滤波电容 C、后级加缓冲电路 D、屏蔽输入信号的尖峰干扰 25、数据分配器输入端的个数是( B )。 A、2 个 B、1 个 C、4 个 D、8 个 26、一片容量为 1024 字节4 位的存储器，表示有( C )个存储单元。 A、1024 B、4 C、4096 D、8 27、下列触发器中存在约束条件的是( A )。 A、RS触发器 B、JK触发器 C、D触发器 D、T触发器 28、JK触发器在时钟脉冲的作用下， 如果要使nnQQ1

15、， 则输入信号JK应为( A )。 A、J=1，K=1 B、 J=0，K=1 C、J=0，K=0 D、J=1，K=0 29、RS触发器的约束条件是( D )。 A、 R+S =1 B、 R+S=0 C、 RS=1 D、 RS=0 30、JK 触发器欲在 CP 作用后保持原状态，则 JK 的值是( D )。 A、JK11 B、JK10 C、JK01 D、JK00 31、Mealy 型时序逻辑电路的输出 ( C )。 A、只与电路的现态有关 B、只与电路的输入有关 , C、与电路的现态和电路的输入有关 D、 与电路的现态和电路的输入无关 32、若 4 位同步二进制加法计数器当前的状态是 0111，

16、下一个输入时钟脉冲后，其内容变为( C )。 A、0111 B、0110 C、1000 D、0011 33、 A、0011 B、1000 C、1001 D、0011 34、下图所示为某时序逻辑电路的时序图，由此可判断该时序电路具有的功能是( A ) 。 A、十进制计数器 B、九进制计数器 C、四进制计数器 D、 八进制计数器 35、构成同步二进制计数器一般应选用的触发器是（ C ） 。 A、D 触发器 B、RS 触发器 C、JK 触发 36、构成四位寄存器应选用（ B ） 。 CP Q0 A、2 个触发器； B、4 个触发器 C、16 个触发器 37、需用( B )片 74LS161 构成六十

17、进制计数器。 $ A、1 片 B、2 片 C、3 片 D、4 片 38、555 构成的施密特触发器的回差电压UT为( D )。 A、VCC B、VCC/2 C、2VCC/3 D、VCC/3 39、能起到定时作用的触发器是( C )。 A、施密特触发器 B、双稳态触发器 C、单稳态触发器 D、 多谐振荡器 40、对电压、频率、电流等模拟量进行数字处理之前，必须将其进行( B )。 A、D/A 转换 B、A/D 转换 C、直接输入 D、随意 三、计算题 | 1、将十进制数转换为二进制数和八进制数。 解：10= 2= 8 2、将二进制数转换为十六进制数和十进制数。 解： 2= 16 = (124.

18、25)10 3、型号为 2764 的 EPROM 地址线为 13，位线为 8，试计算它的容量。 解 ：其容量为：2138=81928=810248=8K8 四、逻辑函数式变换 1、用公式法将下列逻辑函数式化简为最简与或表达式 BCBCABCAY1 ACB)CA(BAY2 ACBACBBAY3 解： CA)B(CABCCABCCABC)BB(CABCBCABCABCBCABCAY11 BAB)ACA(ACBAACBBA)BACAC(BAACBACBAACB)CA(BAY2 BA)C(BABACB)BAACBBA)BAACBABACBBAACCBBACA(CAACBACBBAACBACBBAY13

19、（合并）的多余项，可与是增加的 , 2、将下列逻辑函数式展开成最小项表达式 )CB(AY4 CABCABY5 )CB)(BA(AY6 解： ),.,(ABCCABCBACBACBACB)AA()CC)(BB(ACBA)CB(A)CB(AY76541 4 ),(mBCACBACABABCCBAABCBCAABCCABABCC)BB(ABC)AA()CC(ABCABCABY76535 ),(mABCCABCBAC)BB(A)CC(ABCAAB)CB(A)CB)(BAA()CB)(BAAA()CB)(BA(AY7646 ； 五、用卡诺图化简法将下列函数化简为最简与或表达式 DCBACDBADCBAD

20、CBACDBADCBAY7 ),(d),(m)D,C,B,A(Y1511753113964208， 解： ） DBADBACBY7 DAY8 六、作图题 1、电路及CP、S、R的波形如图 1 所示，试对应画出QQ、的波形。 图 1 2、边沿触发器及CP、J、K的波形如图 2 所示，试对应画出QQ、的波形。 AB00000111？ 01111011 1010） 10) 000001111001 10011100】 0101100。 0 图 2 3、边沿触发器及CP、D的波形如图 3 所示，试对应画出QQ、的波形。 图 3 4、电路及A、B和CP的波形如图 4 所示， ，试画出Q端的波形，设触发器

21、的初始状态Q1。 ， 图 4 解：BAD，故根据A、B的波形异或可先画出D触发器的D端波形，然后再根据D端的波形画出D触发器的Q端波形。如图 4 右图所示。 5、已知JK触发器电路和A、B和CP的波形如图 5 所示，试画出JK触发器Q端的波形，设触发器的初始状态Q0。 % =1 A CP 解：JKAB，故根据A、B的波形相与可先画出JK触发器的J、K端波形，然后再根据J、K端的波形画出JK触发器的Q端波形。如图 5 右图所示。 图 5 七、分析题 1、组合电路如图 6 所示，分析该电路的逻辑功能。 图 6 解：、写表达式：ABCP ,ABCCABCBABCACPBPAPL 、化简与变换：CBAABCCBAABCCBAABCL)( 、由表达式列出真值表： 、分析逻辑功能 ： A 当 A、B、C 三个变量不一致时，电路输出为“1”，所以这个电路称为“不一致电路”。 2、试分析图 7 所示电路的逻辑功能。 解：由电路可直接写出输出的表达式为： ),(mCBA)CB(ACBACBA)CBBC(A)CBBC(AY 7421 逻辑功能：输入奇数个“1” ，输出为“1” 。 图 7 1 & A B C 1 1