《第4章组合逻辑电路的分析与设计ppt课件》由会员分享，可在线阅读，更多相关《第4章组合逻辑电路的分析与设计ppt课件（33页珍藏版）》请在金锄头文库上搜索。
1、第第4 4章章 组合逻辑电路组合逻辑电路第4章组合逻辑电路的分析与设计ppt课件Stillwatersrundeep.流静水深流静水深,人静心深人静心深Wherethereislife,thereishope。有生命必有希望。有生命必有希望第第4 4章章 组合逻辑电路组合逻辑电路(2) 学习常用中规模集成模块学习常用中规模集成模块(3) 了解电路中的竞争和冒险现象了解电路中的竞争和冒险现象本本章章重重点点(1)(1)掌握分析和设计电路的基本方法掌握分析和设计电路的基本方法。加法器加法器比较器比较器译码器译码器编码器编码器选择器选择器分配器分配器第第4 4章章 组合逻辑电路组合逻辑电路组合逻辑电
2、路简介：组合逻辑电路简介：输入：输入：逻辑关系：逻辑关系：Fi = fi (X1、X2、Xn n) i = (1) i = (1、2 2、m)m)特点：特点：电路由电路由逻辑门逻辑门构成构成不含记忆元件不含记忆元件输出输出无反馈无反馈到输入的回路到输入的回路输出与电路输出与电路原来状态无关原来状态无关输出：输出：X1、X2、XnF1、F2、Fm第第4 4章章 组合逻辑电路组合逻辑电路4.1 组合逻辑电路的分析组合逻辑电路的分析 所谓逻辑电路的分析，就是找出给定逻辑电路输出和输入之间的逻辑关系，并指指出出电电路路的的逻逻辑辑功功能能。分析过程一般按下列步骤进行： 根据给定的逻辑电路，从输入端开始
3、，逐级推导出输出端的逻辑函数表达式。 根据输出函数表达式列出真值表。 用文字概括出电路的逻辑功能。 改进设计，寻找最佳方案（未必进行）。第第4 4章章 组合逻辑电路组合逻辑电路步骤步骤：输出函数输出函数表达式表达式简化函数简化函数真值表真值表已知组合电路已知组合电路描述电路描述电路功能功能第第4 4章章 组合逻辑电路组合逻辑电路 【例4-1】 分析图4-2所示组合逻辑电路的逻辑功能。 第第4 4章章 组合逻辑电路组合逻辑电路解解：根据给出的逻辑图， 逐级推导出输出端的逻辑函数表达式：P1=ABP2=BCP3=AC第第4 4章章 组合逻辑电路组合逻辑电路列出真值表列出真值表 A B CF=AB+
4、AC+BC0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 100010111表表示示了了一一种种“少少数数服服从从多多数数”的的逻逻辑辑关关系系。因因此此可可以以将将该该电电路概括为：路概括为：三变量多数表决器三变量多数表决器。 概括功能：多数输入变量为多数输入变量为1，输出，输出F为为1；多数输入变量为多数输入变量为0，输出，输出 F为为0第第4 4章章 组合逻辑电路组合逻辑电路【例4-2】分析图4-3(a)所示电路，指出该电路的逻辑功能。 图 4-3 例4-2电路第第4 4章章 组合逻辑电路组合逻辑电路解：解： 写出函数表达式。写出函数表达式。 列真值表。列真
5、值表。 Ai Bi CiCi+1 Si0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 00 10 11 00 11 01 01 1输入变量输入变量之和之和本位向高位本位向高位进位进位第第4 4章章 组合逻辑电路组合逻辑电路 分析功能。 由真值表可见，当三个输入变量Ai、Bi、Ci中有一个为1或三个同时为1时，输出Si=1，而当三个变量中有两个或两个以上同时为1时，输出Ci+1=1，它正好实现了Ai、Bi、Ci三个一位二进制数的加法运算功能，这种电路称为一位全加器。其中，Ai、Bi分别为两个一位二进制数相加的被加数、加数， Ci为低位向本位的进位，Si为本位和
6、，Ci+1是本位向高位的进位。一位全加器一位全加器的符号如图4 - 3(b)所示。 如果不考虑低位来的进位，即Ci=0，则这样的电路称为半加器，其真值表和逻辑电路分别如表4-3和图4-4所示。 第第4 4章章 组合逻辑电路组合逻辑电路表 4-3 半加器真值表 Ai BiCi+1 Si0 00 11 01 10 00 10 11 0图 4-4 半加器 第第4 4章章 组合逻辑电路组合逻辑电路【例4-3】试分析下图所示逻辑电路的功能。试分析下图所示逻辑电路的功能。 表达式表达式第第4 4章章 组合逻辑电路组合逻辑电路自然二进制码自然二进制码格雷码格雷码B3B2B1B0 G3G2G1G0 0 0 0
7、 00 0 0 0 0 0 0 1 0 0 0 1 0 0 1 0 0 0 1 1 0 0 1 1 0 0 1 0 0 1 0 0 0 1 1 0 0 1 0 1 0 1 1 1 0 1 1 0 0 1 0 1 0 1 1 1 0 1 0 0 1 0 0 0 1 1 0 0 1 0 0 1 1 1 0 1 1 0 1 0 1 1 1 1 1 0 1 1 1 1 1 0 1 1 0 0 1 0 1 0 1 1 0 1 1 0 1 1 1 1 1 0 1 0 0 1 1 1 1 1 1 0 0 0 真值表真值表 表达式表达式自然二进制码至格雷码的转自然二进制码至格雷码的转换电路换电路。 分析功能分
8、析功能第第4 4章章 组合逻辑电路组合逻辑电路注意：利用此式时对码位序号大于（注意：利用此式时对码位序号大于（n-1）的位应按）的位应按0处理，如本处理，如本例码位的最大序号例码位的最大序号i = 3，故，故B4应为应为0，才能得到正确的结果。，才能得到正确的结果。推广到一般推广到一般，将，将n位自然二进制码转换成位自然二进制码转换成n位格雷位格雷码码： Gi = Bi Bi+1 （i = 0、1、2、 n-1）自然二进制码至格雷码的转换自然二进制码至格雷码的转换第第4 4章章 组合逻辑电路组合逻辑电路 【例例4-4】 分分析析下下图图所所示示组组合合逻逻辑辑电电路路的的逻逻辑辑功功能能。 &
9、1=1&1PQRSFABACBC解：1）写出函数表达式第第4 4章章 组合逻辑电路组合逻辑电路4.2 组合逻辑电路的设计组合逻辑电路的设计 1、逻逻辑辑电电路路设设计计：根据实际中提出的功能，设计出实现该 逻辑功能的电路。 2、设计中主要考虑的问题有以下几个方面： 所用的逻辑器件数目最少，器件的种类最少，且器件之间的连线最简单。 满足速度要求，应使级数尽量少，以减少门电路的延迟。 功耗小，工作稳定可靠。 第第4 4章章 组合逻辑电路组合逻辑电路 3、组合逻辑电路的设计一般可按以下步骤进行： 逻辑抽象。将文字描述的逻辑命题转换成真值表叫逻辑抽象，首先要分析逻辑命题，确定输入、 输出变量；然后用二
10、值逻辑的0、1两种状态分别对输入、输出变量进行逻辑赋值，即确定0、1 的具体含义；最后根据输出与输入之间的逻辑关系列出真值表。 写出相应的逻辑函数表达式,并化简（根据命题的要求和器件要求进行化简）。 根据逻辑函数表达式及选用的逻辑器件画出逻辑电路图。 第第4 4章章 组合逻辑电路组合逻辑电路步骤：步骤：确定输入、输出确定输入、输出列出真值表列出真值表写出表达式写出表达式并简化并简化画逻辑电路图画逻辑电路图形式变换形式变换根据设计所用根据设计所用芯片要求芯片要求第第4 4章章 组合逻辑电路组合逻辑电路【例【例4-4】设计一个三变量表决器，其中】设计一个三变量表决器，其中A具有否决权。具有否决权。
11、 逻辑抽象逻辑抽象设设A，B，C分别代表参加表决的逻辑变量，分别代表参加表决的逻辑变量，F为表决结果。为表决结果。A,B,C和和F都用正逻辑，都用正逻辑，即即“1”表示赞成和表示赞成和通过，通过，“0”表示反对和否决。表示反对和否决。第第4 4章章 组合逻辑电路组合逻辑电路真值表如下： A B CF0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 100000111F=ABC+ABC+ABC第第4 4章章 组合逻辑电路组合逻辑电路函数化简卡诺图如下：ABC 00 01 11 1001111化简后的表达式为：F=AB+AC第第4 4章章 组合逻辑电路组合逻辑电路画出逻
12、辑电路图：若题目要求用与非门实现，如何实现？若题目要求用与非门实现，如何实现？&1FAB&C第第4 4章章 组合逻辑电路组合逻辑电路【例例4-5】用用门门电电路路设设计计一一个个将将8421BCD码码转转换换为为余余3码码的变换电路。的变换电路。 该该电电路路输输入入为为8421BCD码码，输输出出为为余余3码码，因因此此它它是是一一个个四四输输入入、四四输输出出的的码码制制变变换换电电路路，其其框框图图如如图图4-7(a)所示。根据两种所示。根据两种BCD码的编码关系，列出真值码的编码关系，列出真值表，如表表，如表4-5所示。所示。解：解： 分析题意，分析题意， 列真值表。列真值表。由由于于
13、8421BCD码码不不会会出出现现10101111这这六六种种状状态态，因因此此可可视视为为无无关关项项。第第4 4章章 组合逻辑电路组合逻辑电路A B C DE3 E2 E1 E00 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 10 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 0 例4-5真值表 第第4 4章章 组合逻辑电路组合逻辑
14、电路 选择器件，写出输出函数表达式。 第第4 4章章 组合逻辑电路组合逻辑电路 题目没有具体指定用哪一种门电路，因此可以从门电路的数量、种类、速度等方面综合折衷考虑，选择最佳方案。该电路的化简过程如图4-7(b)所示，首先得出最简与或式，然后进行函数式变换。变换时一方面应尽量利用公共项以减少门的数量，另一方面减少门的级数，以减少传输延迟时间，因而得到输出函数式为 第第4 4章章 组合逻辑电路组合逻辑电路 画逻辑电路。 该电路采用了三种门电路，速度较快，逻辑图如下。第第4 4章章 组合逻辑电路组合逻辑电路 全减器有三个输入变量：被减数An、减数Bn、低位向本位的借位C Cn；有两个输出变量：本位
15、差Dn、本位向高位的借位C n+1， 其框图如图4 - 5(a)所示。全减器真值表 An Bn CnCn+1 Dn0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 01 11 11 00 10 00 0 1 1 【例【例4-6】设计一个一位全减器。】设计一个一位全减器。 列真值表。第第4 4章章 组合逻辑电路组合逻辑电路写逻辑函数式。 首先画出Cn+1和Dn的卡诺图如图所示，然后根据选用的三种器件将Cn+1、Dn分别化简为相应的函数式。由于该电路有两个输出函数，因此化简时应从整体出发，尽量利用公共项使整个电路门数最少，而不是将每个输出函数化为最简。第第4 4章章 组合逻辑电路组合逻辑电路DnCn+1当用与或非门实现电路时，利用圈0方法求出相应的与或非式为：第第4 4章章 组合逻辑电路组合逻辑电路当用异或门实现电路时，写出相应的函数式为 其中 为Dn和Cn+1的公共项。 DnCn+1求与或式再转换第第4 4章章 组合逻辑电路组合逻辑电路 画出逻辑电路。
