《微机原理与接口存储器IO接口》由会员分享，可在线阅读，更多相关《微机原理与接口存储器IO接口（89页珍藏版）》请在金锄头文库上搜索。
1、第五章 存储器及其与CPU接口 存储器分类及性能指标 随机读写存储器 只读存储器 存储器与CPU接口的基本技术微机原理与接口存储器IO接口 存储器是微型计算机系统中的重要组成部分。任何存储器是微型计算机系统中的重要组成部分。任何存储器是微型计算机系统中的重要组成部分。任何存储器是微型计算机系统中的重要组成部分。任何CPUCPU构成的微机系统必须配备一定存储容量的存储器。存储器的构成的微机系统必须配备一定存储容量的存储器。存储器的构成的微机系统必须配备一定存储容量的存储器。存储器的构成的微机系统必须配备一定存储容量的存储器。存储器的主要功能是用来存放主要功能是用来存放主要功能是用来存放主要功能是
2、用来存放系统工作时的信息，即程序和数据。系统工作时的信息，即程序和数据。系统工作时的信息，即程序和数据。系统工作时的信息，即程序和数据。存存存存储器容量愈大，能存放的信息就愈多，计算机的能力就愈强。储器容量愈大，能存放的信息就愈多，计算机的能力就愈强。储器容量愈大，能存放的信息就愈多，计算机的能力就愈强。储器容量愈大，能存放的信息就愈多，计算机的能力就愈强。 存储器作为计算机系统的重要组成部分，随着更好的存存储器作为计算机系统的重要组成部分，随着更好的存存储器作为计算机系统的重要组成部分，随着更好的存存储器作为计算机系统的重要组成部分，随着更好的存储载体材料的发现及生产工艺的不断改进，储载体材
3、料的发现及生产工艺的不断改进，储载体材料的发现及生产工艺的不断改进，储载体材料的发现及生产工艺的不断改进，争取更大的存储争取更大的存储争取更大的存储争取更大的存储容量、获得更快的存取速度、减小存储器载体的体积以及降容量、获得更快的存取速度、减小存储器载体的体积以及降容量、获得更快的存取速度、减小存储器载体的体积以及降容量、获得更快的存取速度、减小存储器载体的体积以及降低单位存储容量性价比等低单位存储容量性价比等低单位存储容量性价比等低单位存储容量性价比等方面都获得快速的发展。方面都获得快速的发展。方面都获得快速的发展。方面都获得快速的发展。 微机原理与接口存储器IO接口5.1 存储器分类及性能
4、指标5.1.1 半导体存储器的分类简单的二级结构简单的二级结构简单的二级结构简单的二级结构 主存主存主存主存+ + 辅存辅存辅存辅存 一般为半导体存一般为半导体存一般为半导体存一般为半导体存储器，也称为短储器，也称为短储器，也称为短储器，也称为短期存储器。解决期存储器。解决期存储器。解决期存储器。解决读写速度问题。读写速度问题。读写速度问题。读写速度问题。 包括磁盘（中期包括磁盘（中期包括磁盘（中期包括磁盘（中期存储器）、磁带、存储器）、磁带、存储器）、磁带、存储器）、磁带、光盘（长期存储）光盘（长期存储）光盘（长期存储）光盘（长期存储）等。解决存储容等。解决存储容等。解决存储容等。解决存储容
5、量问题。量问题。量问题。量问题。微机原理与接口存储器IO接口一、按存储器制造工艺分类双极型存储器双极型存储器双极型存储器双极型存储器 TTL TTL型、型、型、型、ECLECL型、型、型、型、I I2 2L L型等。存取速率高，型等。存取速率高，型等。存取速率高，型等。存取速率高，但集成度低，功耗大，成本高。主要用于高速的微型计算机但集成度低，功耗大，成本高。主要用于高速的微型计算机但集成度低，功耗大，成本高。主要用于高速的微型计算机但集成度低，功耗大，成本高。主要用于高速的微型计算机和大型计算机中。和大型计算机中。和大型计算机中。和大型计算机中。MOSMOS型存储器型存储器型存储器型存储器
6、CMOS CMOS型、型、型、型、NMOSNMOS型、型、型、型、HMOSHMOS型等。制型等。制型等。制型等。制造工艺简单，集成度高，功耗低，价格便宜。但在速率上比造工艺简单，集成度高，功耗低，价格便宜。但在速率上比造工艺简单，集成度高，功耗低，价格便宜。但在速率上比造工艺简单，集成度高，功耗低，价格便宜。但在速率上比TTLTTL型存储器要低。型存储器要低。型存储器要低。型存储器要低。二、按存储器的读写功能分类只读存储器只读存储器只读存储器只读存储器ROMROM随机存取（读写）存储器随机存取（读写）存储器随机存取（读写）存储器随机存取（读写）存储器RAMRAM三、随机存储器RAM存储器中的信
7、息既能随时读出，也能随时写入，存储器中的信息既能随时读出，也能随时写入，存储器中的信息既能随时读出，也能随时写入，存储器中的信息既能随时读出，也能随时写入，RAMRAM中信中信中信中信息在关机后消失。息在关机后消失。息在关机后消失。息在关机后消失。SRAMSRAM：静态静态静态静态RAMRAM。利用。利用。利用。利用半导体触发器半导体触发器半导体触发器半导体触发器的两个稳定状态表的两个稳定状态表的两个稳定状态表的两个稳定状态表示示示示“1”“1”和和和和“0”“0”。电源不关掉，。电源不关掉，。电源不关掉，。电源不关掉，SRAMSRAM的信息不会消失，不的信息不会消失，不的信息不会消失，不的信
8、息不会消失，不需动态刷新电路。需动态刷新电路。需动态刷新电路。需动态刷新电路。微机原理与接口存储器IO接口DRAMDRAM：动态动态动态动态RAMRAM。利用。利用。利用。利用MOSMOS管的栅极对其衬底间的管的栅极对其衬底间的管的栅极对其衬底间的管的栅极对其衬底间的分布分布分布分布电容电容电容电容保存信息，保存信息，保存信息，保存信息，DRAMDRAM的每个存储单元所需的每个存储单元所需的每个存储单元所需的每个存储单元所需MOSMOS管较少，因管较少，因管较少，因管较少，因此集成度高，功耗小，价格便宜。此集成度高，功耗小，价格便宜。此集成度高，功耗小，价格便宜。此集成度高，功耗小，价格便宜。
9、DRAMDRAM中的信息会因电容中的信息会因电容中的信息会因电容中的信息会因电容漏电而逐渐消失，漏电而逐渐消失，漏电而逐渐消失，漏电而逐渐消失，需配置专门的动态刷新电路需配置专门的动态刷新电路需配置专门的动态刷新电路需配置专门的动态刷新电路。四、只读存储器ROM使用使只能读出，不能写入。使用使只能读出，不能写入。使用使只能读出，不能写入。使用使只能读出，不能写入。ROMROM中信息关机后不消失。中信息关机后不消失。中信息关机后不消失。中信息关机后不消失。掩膜掩膜掩膜掩膜ROMROM（Masked ROMMasked ROM）：生产时已将程序、数据写入）：生产时已将程序、数据写入）：生产时已将程
10、序、数据写入）：生产时已将程序、数据写入其中，用户只能读出，不能修改。其中，用户只能读出，不能修改。其中，用户只能读出，不能修改。其中，用户只能读出，不能修改。PROMPROM（Programmable ROMProgrammable ROM）：可编程的只读存储器。）：可编程的只读存储器。）：可编程的只读存储器。）：可编程的只读存储器。PROMPROM中的程序是由用户自行写入的，但一经写入就无法更中的程序是由用户自行写入的，但一经写入就无法更中的程序是由用户自行写入的，但一经写入就无法更中的程序是由用户自行写入的，但一经写入就无法更改了，是一种一次性写入的改了，是一种一次性写入的改了，是一种一
11、次性写入的改了，是一种一次性写入的ROMROM。EPROMEPROM（Erasable Programmable ROMErasable Programmable ROM ）：可擦除可编）：可擦除可编）：可擦除可编）：可擦除可编程存储器。程存储器。程存储器。程存储器。EPROMEPROM可由用户自行写入程序，写入后的内容可由用户自行写入程序，写入后的内容可由用户自行写入程序，写入后的内容可由用户自行写入程序，写入后的内容可用紫外线灯照射来擦除，然后可重新写入内容。可用紫外线灯照射来擦除，然后可重新写入内容。可用紫外线灯照射来擦除，然后可重新写入内容。可用紫外线灯照射来擦除，然后可重新写入内容。
12、EPROMEPROM可多次改写。可多次改写。可多次改写。可多次改写。微机原理与接口存储器IO接口E E2 2PROMPROM（Electrically Erasable Programmable ROMElectrically Erasable Programmable ROM ）：）：）：）：电可擦除可编程电可擦除可编程电可擦除可编程电可擦除可编程ROMROM。可用电信号进行清除和重写的存储器。可用电信号进行清除和重写的存储器。可用电信号进行清除和重写的存储器。可用电信号进行清除和重写的存储器。E E2 2PROMPROM使用方便，但存取速度较慢，价格较贵。使用方便，但存取速度较慢，价格较贵
13、。使用方便，但存取速度较慢，价格较贵。使用方便，但存取速度较慢，价格较贵。半导体半导体存储器存储器磁介质存储器磁介质存储器光存储器光存储器Multi-SRAMNV-SRAMFIFOCache双极型：存取速度快，但集成度低，一般用于大双极型：存取速度快，但集成度低，一般用于大 型计算机或高速微机中；型计算机或高速微机中；MOS型型掩膜掩膜ROM一次性可编程一次性可编程PROM紫外线可擦除紫外线可擦除EPROM电可擦除电可擦除E2PROM可编程只读存储器可编程只读存储器FLASH读写读写存储器存储器RAM只读只读存储器存储器ROM（按读（按读写功能写功能分类分类)静态静态SRAM动态动态DRAM：
14、 集成度高但存取速度较低集成度高但存取速度较低 一般用于需要较大容量的场合。一般用于需要较大容量的场合。速度较快，集成速度较快，集成度较低，一般用度较低，一般用于对速度要求高、于对速度要求高、而容量不大的场而容量不大的场合。合。按按按按存存存存储储储储介介介介质质质质分分分分类类类类微机原理与接口存储器IO接口5.1.2 半导体存储器的主要技术指标1. 1. 容量容量容量容量：指一个存储器芯片能存储的二进制信息。 存储器芯片容量存储器芯片容量存储器芯片容量存储器芯片容量= =存储单元数存储单元数存储单元数存储单元数 每单元的数据位数每单元的数据位数每单元的数据位数每单元的数据位数 例：例：62
15、64 8KB = 8K 8bitbit 6116 2KB = 2K 8bitbit 1字节=8 bit；1KB=210字节=1024字节；1MB=210KB=1024KB； 1GB=210MB=1024MB；1TB=210GB=1024GB。2. 2. 存取时间存取时间存取时间存取时间：存取时间是：存取时间是：存取时间是：存取时间是指向存储器单元写入数据及从存储器单指向存储器单元写入数据及从存储器单指向存储器单元写入数据及从存储器单指向存储器单元写入数据及从存储器单元读出数据所需的时间元读出数据所需的时间元读出数据所需的时间元读出数据所需的时间，有时又称为有时又称为有时又称为有时又称为读写周期
16、读写周期读写周期读写周期。3. 3. 功耗功耗功耗功耗：功耗是存储器的重要指标，不仅表示存储器芯片的功耗，：功耗是存储器的重要指标，不仅表示存储器芯片的功耗，：功耗是存储器的重要指标，不仅表示存储器芯片的功耗，：功耗是存储器的重要指标，不仅表示存储器芯片的功耗，还确定了计算机系统中的散热问题。功耗通常是指每个存储元消还确定了计算机系统中的散热问题。功耗通常是指每个存储元消还确定了计算机系统中的散热问题。功耗通常是指每个存储元消还确定了计算机系统中的散热问题。功耗通常是指每个存储元消耗功率的大小，单位为微瓦耗功率的大小，单位为微瓦耗功率的大小，单位为微瓦耗功率的大小，单位为微瓦/ /位（位（位（
17、位（W/W/位）或者毫瓦位）或者毫瓦位）或者毫瓦位）或者毫瓦/ /位（位（位（位（mW/mW/位）。位）。位）。位）。微机原理与接口存储器IO接口4. 4. 可靠性可靠性可靠性可靠性：可靠性要求是指对电磁场及温度变化的抗干扰性。：可靠性要求是指对电磁场及温度变化的抗干扰性。：可靠性要求是指对电磁场及温度变化的抗干扰性。：可靠性要求是指对电磁场及温度变化的抗干扰性。存储器的可靠性用平均无故障时间存储器的可靠性用平均无故障时间存储器的可靠性用平均无故障时间存储器的可靠性用平均无故障时间MTBFMTBF（Mean Time Mean Time Between FailuresBetween Fail
18、ures）来表征。）来表征。）来表征。）来表征。MTBFMTBF表示两次故障之间的平均表示两次故障之间的平均表示两次故障之间的平均表示两次故障之间的平均时间间隔。时间间隔。时间间隔。时间间隔。MTBFMTBF越长，意味着存储器可靠性越高，保持正越长，意味着存储器可靠性越高，保持正越长，意味着存储器可靠性越高，保持正越长，意味着存储器可靠性越高，保持正确运行的能力越强。确运行的能力越强。确运行的能力越强。确运行的能力越强。5. 5. 性能性能性能性能/ /价格比价格比价格比价格比：“ “性能性能性能性能” ”主要包括存储容量、存取周期和可主要包括存储容量、存取周期和可主要包括存储容量、存取周期和
19、可主要包括存储容量、存取周期和可靠性等。性能价格比是一项综合性指标，对不同用途的存储靠性等。性能价格比是一项综合性指标，对不同用途的存储靠性等。性能价格比是一项综合性指标，对不同用途的存储靠性等。性能价格比是一项综合性指标，对不同用途的存储器有不同的要求。选用芯片时，在满足性能要求的条件下，器有不同的要求。选用芯片时，在满足性能要求的条件下，器有不同的要求。选用芯片时，在满足性能要求的条件下，器有不同的要求。选用芯片时，在满足性能要求的条件下，尽量选择价格便宜的芯片。尽量选择价格便宜的芯片。尽量选择价格便宜的芯片。尽量选择价格便宜的芯片。微机原理与接口存储器IO接口5.2 随机读写存储器5.2
20、.1 静态读写存储器SRAM1.T1和和T2组成一个组成一个双稳态双稳态触发器触发器，用于保存数据。，用于保存数据。T3和和T4为负载管。为负载管。2.如如A点为数据点为数据D，则，则B点点为数据为数据/D。T1T2ABT3T4+5VT5T63.行选择行选择线有效（高电线有效（高电 平）平）时，时，A 、B处的数据信处的数据信息通过门控管息通过门控管T5和和T6送送至至C、D点。点。行选择线行选择线CD列选择线列选择线T7T8I/OI/O4.列选择列选择线有效（高电线有效（高电 平）平）时，时，C 、D处的数据信处的数据信息通过门控管息通过门控管T7和和T8送送至芯片的数据引脚至芯片的数据引脚
21、I/O。 一、静态RAM基本存储电路微机原理与接口存储器IO接口 二、典型的静态RAM芯片 不不不不同同同同的的的的静静静静态态态态RAMRAM的的的的内内内内部部部部结结结结构构构构基基基基本本本本相相相相同同同同，只只只只是是是是在在在在不不不不同同同同容容容容量量量量时时时时其其其其存存存存储储储储体体体体的的的的矩矩矩矩阵阵阵阵排排排排列列列列结结结结构构构构不不不不同同同同。典典典典型型型型的的的的静静静静态态态态RAMRAM芯芯芯芯片片片片如如如如Intel Intel 61166116（2K82K8位位位位），62646264（8K88K8位位位位），6212862128（16K
22、816K8位）和位）和位）和位）和6225662256（32K832K8位）等。位）等。位）等。位）等。 图为图为图为图为SRAM 6264SRAM 6264芯片的引脚图，其容量为芯片的引脚图，其容量为芯片的引脚图，其容量为芯片的引脚图，其容量为8K88K8位，即位，即位，即位，即共有共有共有共有8K8K（2 21313）个单元，每单元）个单元，每单元）个单元，每单元）个单元，每单元8 8位。因此，共需地址线位。因此，共需地址线位。因此，共需地址线位。因此，共需地址线1313条，条，条，条，即即即即A A1212AA0 0；数据线；数据线；数据线；数据线8 8条即条即条即条即I/OI/O8 8
23、I/OI/O1 1、WEWE、OEOE、CECE1 1、CECE2 2的的的的共同作用决定了共同作用决定了共同作用决定了共同作用决定了SRAM 6264SRAM 6264的操作方式。的操作方式。的操作方式。的操作方式。 微机原理与接口存储器IO接口123456789101112131428272625242322212019181716156264 NC A4 A5 A6 A7 A8 A9 A10 A11 A12I/O1I/O2I/O3GNDVCCWECE2A3A2A1OEA0CE1I/O8I/O7I/O6I/O5I/O46264的操作方式的操作方式I/O1 I/O8ININ写写0 01 10
24、 00 0ININ写写1 11 10 00 0OUTOUT读读0 01 10 01 1高阻高阻输出禁止输出禁止1 11 10 01 1高阻高阻未选中未选中 0 0 高阻高阻未选中未选中 1 1 I/OI/O1 1 I/O I/O8 8方式方式WECE1CE2OE SRAM 6264引脚图微机原理与接口存储器IO接口 三、SRAM存储器与CPU连接8086CPU8086CPU WR WR RD RD62646264WE WE OE OE 微机原理与接口存储器IO接口（一）6225662256是32K*8的CMOS静态RAM 补充：典型存储器芯片和译码器芯片补充：典型存储器芯片和译码器芯片6225
25、6工作表（二）3-8译码器74LS13874LS138引脚功能（1）片选信号：G1G2AG2B（2）CBA译码Y0到Y7有效微机原理与接口存储器IO接口5.2.2 动态读写存储器DRAM 一、基本存储元素行选择线行选择线T1B存储存储电容电容CA列选列选择线择线T2I/O1 1. 设设 T1导通时（行选线导通时（行选线1），将），将 A1 写入，则写入，则C上有电荷。上有电荷。2. 行选择线有效时，数据通过行选择线有效时，数据通过T1送送至至B处；处；3. 列选择线有效时，数据通过列选择线有效时，数据通过T2送送至芯片的数据引脚至芯片的数据引脚I/O；4. 为防止存储电容为防止存储电容C放电导
26、致数据放电导致数据丢失，必须定时进行刷新；丢失，必须定时进行刷新；5. 动态刷新时行选择线有效，而列动态刷新时行选择线有效，而列选择线无效。（刷新是逐行进行选择线无效。（刷新是逐行进行的。）的。）刷新放大器刷新放大器微机原理与接口存储器IO接口 二、动态RAM集成芯片2164 一一一一种种种种典典典典型型型型的的的的DRAMDRAM如如如如Intel Intel 21642164。21642164是是是是64K164K1位位位位的的的的DRAMDRAM芯芯芯芯片片片片，片片片片内内内内含含含含有有有有64K64K个个个个存存存存储储储储单单单单元元元元，所所所所以以以以，需需需需要要要要161
27、6位位位位地地地地址址址址线线线线寻寻寻寻址址址址。为为为为了了了了减减减减少少少少地地地地址址址址线线线线引引引引脚脚脚脚数数数数目目目目，采采采采用用用用行行行行和和和和列列列列两两两两部部部部分分分分地地地地址址址址线线线线各各各各8 8条条条条，内内内内部部部部设设设设有有有有行行行行、列列列列地地地地址址址址锁锁锁锁存存存存器器器器。利利利利用用用用外外外外接接接接多多多多路路路路开开开开关关关关，先先先先由由由由行行行行选选选选通通通通信信信信号号号号RASRAS选选选选通通通通8 8位位位位行行行行地地地地址址址址并并并并锁锁锁锁存存存存。随随随随后后后后由由由由列列列列选选选选
28、通通通通信信信信号号号号CASCAS选选选选通通通通8 8位位位位列列列列地地地地址址址址并并并并锁锁锁锁存存存存，1616位位位位地地地地址址址址可可可可选选选选中中中中64K64K存存存存储储储储单单单单元元元元中中中中的的的的任任任任何何何何一一一一个个个个单单单单元元元元。21642164芯芯芯芯片片片片的的的的引引引引脚脚脚脚和内部结构示意如图所示。和内部结构示意如图所示。和内部结构示意如图所示。和内部结构示意如图所示。 微机原理与接口存储器IO接口Intel 2164 DRAM芯片引脚图GNDDinA7A5A4A3A6DoutVCCA0A1A2NC21641 168 9WERASC
29、ASA0A7：地址输入：地址输入 8 8条地址线采用分时复用的条地址线采用分时复用的条地址线采用分时复用的条地址线采用分时复用的方法获得存储单元寻址所需的方法获得存储单元寻址所需的方法获得存储单元寻址所需的方法获得存储单元寻址所需的1616条地址线的高条地址线的高条地址线的高条地址线的高8 8位和低位和低位和低位和低8 8位地位地位地位地址线。址线。址线。址线。CAS：列地址选通：列地址选通RAS：行地址选通：行地址选通WE：写允许：写允许Din：数据输入：数据输入Dout：数据输出：数据输出Vcc：电源：电源GND：地：地微机原理与接口存储器IO接口 掩膜ROM芯片所存储的信息由芯片制造厂家
30、完成，用户不能修改。掩膜ROM以有有/无无跨接管子来区分0/1信息：有为0，无（被光刻而去掉）（被光刻而去掉）为1。5.3.1 掩膜ROM和PROM一、掩膜ROM（Read Only Memory）位线位线字线字线 D D3 3D D2 2D D1 1D D0 0单元单元0 0 1 10 01 10 0单元单元1 1 1 11 10 01 1单元单元2 20 01 10 01 1单元单元3 30 01 11 10 05.3 只读存储器ROM微机原理与接口存储器IO接口 1. 1. 由浮栅雪崩注入的由浮栅雪崩注入的由浮栅雪崩注入的由浮栅雪崩注入的FAMOSFAMOS器件构成。器件构成。器件构成。
31、器件构成。 2. 2. 当浮栅有足够的电荷积累时，记录的信息为当浮栅有足够的电荷积累时，记录的信息为当浮栅有足够的电荷积累时，记录的信息为当浮栅有足够的电荷积累时，记录的信息为0 0，没有一定的电荷，没有一定的电荷，没有一定的电荷，没有一定的电荷积累时，信息为积累时，信息为积累时，信息为积累时，信息为1 1。 3. 3. 用户可以多次编程。编程加写脉冲后，某些存储单元的用户可以多次编程。编程加写脉冲后，某些存储单元的用户可以多次编程。编程加写脉冲后，某些存储单元的用户可以多次编程。编程加写脉冲后，某些存储单元的PNPN结表结表结表结表面形成浮动栅，阻挡通路，实现信息写入。面形成浮动栅，阻挡通路
32、，实现信息写入。面形成浮动栅，阻挡通路，实现信息写入。面形成浮动栅，阻挡通路，实现信息写入。 4. 4. 用紫外线照射可驱散浮动栅用紫外线照射可驱散浮动栅用紫外线照射可驱散浮动栅用紫外线照射可驱散浮动栅（浮栅上的电荷形成光电流漏）（浮栅上的电荷形成光电流漏），原，原，原，原有信息全部擦除有信息全部擦除有信息全部擦除有信息全部擦除（擦除后内容全为（擦除后内容全为“1” ），便可再次改写。，便可再次改写。，便可再次改写。，便可再次改写。5.3.2 可擦除可编程的只读存储器EPROM微机原理与接口存储器IO接口 典型的EPROM芯片 常常 用用 的的 典典 型型 EPROM芯芯 片片 有有 ：271
33、6（ 2K8） 、 2732（ 4K8） 、2764（ 8K8） 、 27128（ 16K8） 、27256（32K8）、）、27512（64K8）等。）等。 VCCPGENCA8A9A11OEA10CED7D6D5D4D3123456789101112131428272625242322212019181716152764VPP A12 A7 A6 A5 A4 A3 A2 A1 A0D0D1D2GND封装及引脚封装及引脚2764封装图 A0A12 地址输入，213=8192=8K D0D7 双向数据线 VPP 编程电压输入端 OE 输出允许信号 CE 片选信号 PGE 编程脉冲输入端，读PG
34、E=1微机原理与接口存储器IO接口操作方式操作方式读读输出禁止输出禁止备用备用(功率下降功率下降)编程禁止编程禁止编程编程Intel 编程编程校验校验Intel 标识符标识符CEOEPGMA9VppVcc输出输出0011000001XX110011XX0011XXXXXXX1VccVccVccVccVccVccVccVccVccVccVccVppVppVppVppVccDOUT高阻高阻高阻高阻高阻高阻DINDINDOUT编码编码2764操作方式操作方式微机原理与接口存储器IO接口5.4 存储器与CPU接口的基本技术5.4.1 接口连接应注意的主要问题一、一、CPUCPU总线的负载能力总线的负载
35、能力 由于存储器芯片是MOS器件，直流负载很小，它的输入电容为510PF。所以： 小系统中，CPU与存储器可直连。 大系统常加驱动器。二、二、CPUCPU时序与存储器存取时序的配合时序与存储器存取时序的配合 选择存储器芯片要尽可能满足CPU取指令和读写存储器的时序要求。一般选高速存储器，避免需要在CPU有关时序中插入TW，降低CPU速度。微机原理与接口存储器IO接口三、存储器组织和地址分配三、存储器组织和地址分配(1) 确定整机存储容量。(2) 整机存储容量在整个存储空间的位置。(3) 选用存储器芯片的类型和数量。(4) 划分RAM、ROM区，地址分配，画出地址分配图。四、控制信号的配合与连接
36、四、控制信号的配合与连接 一般指存储器的WE、OE、CS等与CPU的RD、WR等相连，不同的存储器和CPU其控制信号也不完全相同。微机原理与接口存储器IO接口5.4.2 存储器容量的扩充 当单片存储器芯片的容量不能满足系统容量要求时，可多片组当单片存储器芯片的容量不能满足系统容量要求时，可多片组合以合以扩充位数扩充位数(位扩展位扩展)或或存贮单元数存贮单元数(字扩展字扩展)。存储芯片存储芯片存储模块存储模块存储体存储体 进行进行位扩展位扩展，以实现按字节编址以实现按字节编址的结构的结构 进行进行字扩展字扩展，以满足总容量的以满足总容量的要求要求存储体、地址译码、存储体、地址译码、数据缓冲和读写
37、控制数据缓冲和读写控制 微机原理与接口存储器IO接口=2（片） 一、位数扩充一、位数扩充 例：例：用8K8bit的6264扩充形成8K16bit的芯片组，所需芯片： 8K16bit 8K8bit 方法方法 两个芯片的地址线、片选信号两个芯片的地址线、片选信号 及读及读/写控制线分别互连；写控制线分别互连； 两个芯片的数据线各自独立，两个芯片的数据线各自独立， 一片作低一片作低8位（位（D0D7）, 另一片另一片 作高作高8位（位（D8D15）。）。 即，每个即，每个16位数据的高、低字位数据的高、低字 节节 分别存于两个芯片，一次读分别存于两个芯片，一次读/写写 操作同时访问两个芯片中的同地操
38、作同时访问两个芯片中的同地 址单元。址单元。具体连接如右。具体连接如右。进行位扩展时，模块中所有芯片的进行位扩展时，模块中所有芯片的地址线和控制线互连地址线和控制线互连形成整个模块形成整个模块的地址线和控制线，而各芯片的的地址线和控制线，而各芯片的数据线并列（位线扩展）数据线并列（位线扩展）形成整个模形成整个模块的数据线（块的数据线（16bit宽度）。宽度）。 微机原理与接口存储器IO接口 二、单元数扩充（字扩展）二、单元数扩充（字扩展） 例：例：用8K8bit的6264扩充形成32K8bit的存储区,需要的8K8 芯片数为： 32K/8K=4（片）8K88K88K88K8芯片芯片芯片芯片 A
39、 A14 14 A A1313 A A1212A A0 0 地址范围地址范围地址范围地址范围 0 0 0 0 0 0 000 000至至至至1111110000H1FFFH 0000H1FFFH 1 1 0 1 0 1 000 000至至至至1111112000H3FFFH 2000H3FFFH 2 2 1 0 1 0 000 000至至至至1111114000H5FFFH 4000H5FFFH 3 3 1 1 1 1 00 000 0至至至至1111116000H7FFFH 6000H7FFFH 连接时：连接时： A0A12，D7D0，R/W等同名信号连接在一起。 由于容量的扩充，增加了两位
40、地址线，译码后产生 4个片选信号，用于区分4个芯片。 这样，32K的地址范围在4个芯片中的分配为：微机原理与接口存储器IO接口v 称地址线称地址线A0A12实现片内寻址，实现片内寻址，A13A14实现片间寻址。实现片间寻址。 扩充连接图扩充连接图 进行字扩展时，模块中所有芯片的进行字扩展时，模块中所有芯片的地址线、控制线和数据地址线、控制线和数据线互连线互连形成整个模块的低位地址线、控制线和数据线形成整个模块的低位地址线、控制线和数据线 ， CPU的的高位地址线（扩展的字线）被用来译码以形成对各个芯片的选择高位地址线（扩展的字线）被用来译码以形成对各个芯片的选择线线 片选线片选线 。 微机原理
41、与接口存储器IO接口v 当单元数与位数都要扩充时，将以上两者结合起来。当单元数与位数都要扩充时，将以上两者结合起来。如：如： 用用8K8芯片构成芯片构成32K16存储区，需要存储区，需要42个个芯片。芯片。 （1）先扩充位数，每）先扩充位数，每2个芯片一组，构成个芯片一组，构成4个个8K16芯片组；芯片组； （2）再扩充单元数，将这）再扩充单元数，将这4个芯片组组合成个芯片组组合成32K16存储区。存储区。5.4.3 8086/8088与存储器的连接 设设CPU引脚已经外围芯片（引脚已经外围芯片（锁存器、驱动器锁存器、驱动器），可以连接存），可以连接存贮器或贮器或I/O接口电路。接口电路。 以
42、以8088系统总线与系统总线与SRAM连接为例，连接为例，AB、CB、DB如何连？如何连？地地址址总总线线的的低低位位地地址址线线直直接接与与各各存存储储芯芯片片的的地地址址线线连连接接。所所需需低位地址线的数目低位地址线的数目N与存储芯片容量与存储芯片容量L的关系：的关系：L2N。地地址址总总线线余余下下的的高高位位地地址址线线经经译译码码后后，做做各各存存储储芯芯片片的的片片选选。通常通常M/IO信号也参与片选译码。信号也参与片选译码。 存储器片选译码电路微机原理与接口存储器IO接口一般有三种译码方式：一般有三种译码方式：1全译码法全译码法片内寻址未用的片内寻址未用的全部全部高位地址线都参
43、加译码，高位地址线都参加译码，译码输出作为片选信号，使得每个存贮器单元地址唯一。译码输出作为片选信号，使得每个存贮器单元地址唯一。 译码电路比较复杂。一般用3-8译码器或可编程器件等实现。2.部分译码法部分译码法除片内寻址外的高位地址的除片内寻址外的高位地址的一部分一部分来译码产来译码产生片选信号生片选信号（简单简单）3.线选法线选法用除片内寻址外的高位地址线中的用除片内寻址外的高位地址线中的任一根任一根做为片做为片选信号，直接接各存储器的片选端来区别各芯片的地址。选信号，直接接各存储器的片选端来区别各芯片的地址。微机原理与接口存储器IO接口例：例：用用4片片6264构成构成32K8的存贮区。
44、的存贮区。 1. 全译码法全译码法 高位地址线高位地址线A19A13全部参加译码，产生全部参加译码，产生6264的片选信号。的片选信号。注：注：MEMW=IO/M+WR MEMR=IO/M+RD 整个32K8存储器的地址范围： 00000H 07FFFH仅占用8088 1M容量的32K地址范围。用户扩展用户扩展存储器地存储器地址空间址空间的范围决定的范围决定了存储芯片的了存储芯片的片选片选信号信号的实现方式。的实现方式。地地址址总总线线余余下下的的高高位位地地址址线线经经译译码码后后，做做各各存存储储芯芯片片的的片片选选。通通常常IO/M信信号号也参与片选译码也参与片选译码.全译码的优点地址唯
45、一实现地址连续便于扩充全译码的优点地址唯一实现地址连续便于扩充次高位地址线次高位地址线A15A13译码后产生译码后产生片选信号区分片选信号区分4个存储芯片；个存储芯片；最高位地址线最高位地址线A19A16及及IO/M用作用作片选信号有效的使能控制。片选信号有效的使能控制。微机原理与接口存储器IO接口部分译码法部分译码法 除片内寻址外的高位地址的一部分来译码产生片选信号（简单简单）。缺点：缺点：地址重叠，每个地址有 2（2015）= 25个重叠地址。令未用到的高位地址全为令未用到的高位地址全为0，则称，则称为基本存贮器地址。为基本存贮器地址。3线选法线选法 用除片内寻址外的高位地址线中的任一根做
46、为片选信号，直接接各存储器的片选端来区别各芯片的地址。特点：特点： 线选法也有地址重叠区。 地址不连续，但简单。微机原理与接口存储器IO接口u 实际应用中，存储器芯片的片选信号可根据需要选择上述某实际应用中，存储器芯片的片选信号可根据需要选择上述某种方法或几种方法并用。种方法或几种方法并用。u ROM与与CPU的连接同的连接同RAM。u用户扩展用户扩展存储器地址空间存储器地址空间的范围决定了存储芯片的的范围决定了存储芯片的片选信号片选信号的实现方式。的实现方式。u地址总线余下的地址总线余下的高位地址线高位地址线经译码后，做各存储芯片的经译码后，做各存储芯片的片选片选。通常通常IO/M信号也参与
47、片选译码。信号也参与片选译码。u低位地址线低位地址线A12A0直接接在存储芯片上，寻址片内直接接在存储芯片上，寻址片内8K单元；单元；u次高位地址线次高位地址线A15A13译码后产生片选信号区分译码后产生片选信号区分4个存储芯片；个存储芯片；u最高位地址线最高位地址线A19A16及及IO/M用作片选信号有效的使能控制。用作片选信号有效的使能控制。微机原理与接口存储器IO接口6.1 I/O6.1 I/O接口的基本功能与结构接口的基本功能与结构6.2 I/O6.2 I/O端口的编址方式端口的编址方式6.3 I/O6.3 I/O同步控制方式同步控制方式6.4 I/O6.4 I/O接口中的中断技术接口
48、中的中断技术 6.5 I/O6.5 I/O接口中的接口中的DMADMA技术技术 6.6 I/O6.6 I/O接口中的数据缓存技术接口中的数据缓存技术6.7 6.7 接口的分类接口的分类 第六章第六章 I/O I/O 接口接口微机原理与接口存储器IO接口两者的信息类型可能不一样两者的信息类型可能不一样即使都是数字量信息，两者的信息格式、信号即使都是数字量信息，两者的信息格式、信号时序、传输速度还可能不一样时序、传输速度还可能不一样6.1 I/O6.1 I/O接口的基本功能和结构接口的基本功能和结构 I/O I/O设备是微机系统必不可少的组成部分。但外部设备是微机系统必不可少的组成部分。但外部I/
49、OI/O设备并不能直接与微机相连设备并不能直接与微机相连, ,而需要而需要通过通过I/OI/O接口接口与与微机相连，这是因为：微机相连，这是因为：6.1.1 6.1.1 接口的基本功能接口的基本功能6.1.2 6.1.2 接口的基本结构接口的基本结构微机原理与接口存储器IO接口总之，就是完成三大总线的转换和连接任务。总之，就是完成三大总线的转换和连接任务。 不同外设的接口，其功能及与外设的连接、通信方不同外设的接口，其功能及与外设的连接、通信方式各不相同。但任何接口电路的基本功能是相同的，有式各不相同。但任何接口电路的基本功能是相同的，有三：三：6.1.1 6.1.1 接口的基本功能接口的基本
50、功能1)1)作为微型机与外设传递数据的缓冲站作为微型机与外设传递数据的缓冲站2)2)正确寻址与微机交换数据的外设正确寻址与微机交换数据的外设3)3)提供微型机与外设间交换数据所需的控制逻辑提供微型机与外设间交换数据所需的控制逻辑和状态信号。和状态信号。微机原理与接口存储器IO接口 同样，不同外设接口的内部结构可能千差万别，但同样，不同外设接口的内部结构可能千差万别，但其基本结构也是相似的。与接口的基本功能相对应，接其基本结构也是相似的。与接口的基本功能相对应，接口电路必须包含以下三种基本逻辑部件：口电路必须包含以下三种基本逻辑部件： I/OI/O数据缓冲寄存器数据缓冲寄存器与功能与功能1)1)
51、对应对应寄存器地址译码器寄存器地址译码器与功能与功能2)2)对应对应读读/ /写控制逻辑写控制逻辑与功能与功能3)3)对应对应 对于一些比较复杂的接口对于一些比较复杂的接口, ,为了增强功能和适应为了增强功能和适应不同不同I/OI/O同步控制方式的需要，往往还要引入一些别同步控制方式的需要，往往还要引入一些别的逻辑电路。的逻辑电路。 6.1.2 6.1.2 接口的基本结构接口的基本结构微机原理与接口存储器IO接口1. 1. 接口电路的典型结构接口电路的典型结构6.1.2 6.1.2 接口的基本结构接口的基本结构数据总线数据总线缓冲器缓冲器读写控读写控制逻辑制逻辑地址总线缓地址总线缓冲与译码冲与
52、译码控制控制寄存器寄存器输出数据输出数据缓存器缓存器状态状态寄存器寄存器输入数据输入数据缓存器缓存器联络控联络控制逻辑制逻辑系统系统DB系统系统ABMPU中断请求中断请求I/O数据线数据线外外设设准备好准备好选通选通联络线联络线系统系统读读/写写控制控制线等线等中断响应中断响应用以确定接口电路用以确定接口电路的工作方式和功能。的工作方式和功能。 输入缓存器和状态寄存器的输出接在输入缓存器和状态寄存器的输出接在数据总线上数据总线上, ,因此它必须有三态输出功能。因此它必须有三态输出功能。微机原理与接口存储器IO接口 通常把接口中可被通常把接口中可被CPUCPU读读/ /写的寄存器称为写的寄存器称
53、为I/OI/O端口端口。端。端口寄存器的全部或部分端口线被连接到外设上。如图所示口寄存器的全部或部分端口线被连接到外设上。如图所示: : MPUABDBCB接接口口数据数据状态状态控制控制I/O设设备备I/O端口端口1I/O端口端口2I/O端口端口3 所谓的所谓的I/OI/O操作操作, ,是指是指I/OI/O端口操作，而不是指端口操作，而不是指I/OI/O设备操作，即设备操作，即CPUCPU访问的是与外设相连的访问的是与外设相连的I/OI/O端口，而端口，而不是笼统的不是笼统的I/OI/O设备。设备。2. I/O2. I/O2. I/O2. I/O操作操作操作操作6.1.2 6.1.2 接口的
54、基本结构接口的基本结构微机原理与接口存储器IO接口6.2.1 6.2.1 存储器映象方式存储器映象方式6.2.2 6.2.2 隔离隔离I/OI/O方式方式6.2.3 6.2.3 IntelIntel系列处理器的系列处理器的I/OI/O编址方式编址方式6.2 I/O6.2 I/O端口的编址方式端口的编址方式微机原理与接口存储器IO接口6.2.1 存储器映象方式 这种方式是将这种方式是将I/OI/O端口与存储器单元同等看端口与存储器单元同等看待，一起编址，所以也叫待，一起编址，所以也叫统一编址方式统一编址方式。读读/ /写写AB存存储储空空间间存储器存储器 I/O端口端口控制控制控制控制逻辑逻辑M
55、PUDBRDWR微机原理与接口存储器IO接口6.2.1 6.2.1 存储器映象方式存储器映象方式 (2)(2) I/O I/O端口数目端口数目( (即外设数即外设数目目) )只受总存储容量的限制只受总存储容量的限制, ,大大大增加了系统的吞吐率。大增加了系统的吞吐率。1.1.优点：优点： (1) (1) I/OI/O操作与存储器操作完操作与存储器操作完全相同，无需使用专用全相同，无需使用专用I/OI/O指指令，而存储器操作指令及其寻令，而存储器操作指令及其寻址方式非常丰富，从而使址方式非常丰富，从而使I/OI/O功能增强，编程方便、灵活。功能增强，编程方便、灵活。 (3) (3) 使微机系统的
56、读写控制使微机系统的读写控制逻辑简单。逻辑简单。读读/ /写写AB存存储储空空间间存储器存储器 I/O端口端口控制控制控制控制逻辑逻辑MPUDBRDWR微机原理与接口存储器IO接口6.2.1 6.2.1 存储器映象方式存储器映象方式(2)(2) 为识别一个端口，必须为识别一个端口，必须对全部地址线译码，增加了对全部地址线译码，增加了地址译码电路的复杂性，并地址译码电路的复杂性，并使外设寻址时间增长。使外设寻址时间增长。(1) (1) 占用了存储器的一部分占用了存储器的一部分地址空间，使可用的内存空地址空间，使可用的内存空间减少。间减少。2.2.缺点：缺点：(3)(3) 访问存储器与访问存储器与
57、I/OI/O操作操作区别不明显。区别不明显。读读/ /写写AB存存储储空空间间存储器存储器 I/O端口端口控制控制控制控制逻辑逻辑MPUDBRDWR微机原理与接口存储器IO接口 将将I/OI/O端口和存储器分开编址，即两者的地址空间是互端口和存储器分开编址，即两者的地址空间是互相相“隔离隔离”的。的。6.2.2 6.2.2 隔离隔离I/OI/O方式方式有有两两个个地地址址空空间间，MPU MPU 使使用用不不同同的的读读写写控控制制信信号号访访问问存存储储器器 和和 I/OI/O端端口。口。MPUMPU必必须须采采用用专专用用I/OI/O指指令令访访问问I/OI/O端端口口，以以便便产产生生相
58、相应应的的I/OI/O读写信号。读写信号。存储器存储器(1MB)MPU控制控制逻辑逻辑I/O端口端口(256个个)MEMRMEMWIORIOWR/W控制控制2020ABDB微机原理与接口存储器IO接口1.1.1.1.优点：优点：优点：优点： 6.2.2 6.2.2 隔离隔离I/OI/O方式方式存存储储器器全全部部地地址址空空间间都都不不受受I/OI/O寻寻址址影影响；响；I/OI/O地地址址译译码码较较简简单单，I/OI/O寻址速度较快；寻址速度较快；使使用用专专用用I/OI/O指指令令和和存存储储器器访访问问指指令令有有明明显显区区别别，可可使使编编制制的的程程序序清清晰晰易易懂懂，便于检查
59、。便于检查。存储器存储器(1MB)MPU控制控制逻辑逻辑I/O端口端口(256个个)MEMRMEMWIORIOWR/W控制控制2020ABDB微机原理与接口存储器IO接口2.2.2.2.缺点：缺点：缺点：缺点： 6.2.2 6.2.2 隔离隔离I/OI/O方式方式I/OI/O指指令令类类型型少少，不不如如存存储储器器访访问问指指令令丰丰富富，使使程程序序设设计计灵活性较差；灵活性较差；I/OI/O指指令令只只能能在在规规定定的的内内部部寄寄存存器器和和I/O I/O 端端口口间间交交换换信信息息，处处理理能能力力和和灵灵活活性性不不如如存存储储器器映映象象式式强；强；MPUMPU必必须须提提供
60、供存存储储器器和和I/OI/O两两组组读读写写控控制制信信号号, ,增增加加了了控控制制逻逻辑的复杂性。辑的复杂性。存储器存储器(1MB)MPU控制控制逻辑逻辑I/O端口端口(256个个)MEMRMEMWIORIOWR/W控制控制2020ABDB微机原理与接口存储器IO接口6.2.3 Intel6.2.3 Intel系列处理器的系列处理器的I/OI/O编址方式编址方式IntelIntel系列系列MPUMPU既可采用既可采用隔离隔离I/OI/O编址方式编址方式, ,又可使又可使用用存储器映象存储器映象I/OI/O编址方式。编址方式。IntelIntel系列系列MPUMPU的的I/OI/O地址空间
61、地址空间关于关于IntelIntel系列系列MPUMPU的的I/OI/O编址方式的几点说明编址方式的几点说明IntelIntel系列系列MPUMPU的的I/OI/O保护机制保护机制微机原理与接口存储器IO接口 实实际际的的80X8680X86系系统统中中只只使使用用了了1K1K字字节节的的I/OI/O空空间间，即即只只用用A9A9A0A0这这十十根根地地址址线线对对I/OI/O寻寻址址，并并且且对对这这1K1K字字节节的的I/OI/O地地址址空空间间也也大大都都按按ATAT系系统统的的技技术术标标准准作作了了分配。分配。 80X8680X86都都提提供供一一个个区区别别于于物物理理存存储储器器
62、地地址址空空间间的的独独立立的的I/OI/O地地址址空空间间, ,由由2 21616(64K)(64K)个个可可独独立立寻寻址址的的8 8位位端端口口组组成。成。两个相邻的两个相邻的8 8位端口可构成一个位端口可构成一个1616位端口位端口, ,一般一般应对准于偶数地址。应对准于偶数地址。4 4个相邻的个相邻的8 8位端口可构成一个位端口可构成一个3232位端口位端口(386(386以以上上),),一般应对准于能被一般应对准于能被4 4整除的地址整除的地址。1. Intel1. Intel1. Intel1. Intel系列系列系列系列MPUMPUMPUMPU的的的的I/OI/OI/OI/O地
63、址空间地址空间地址空间地址空间6.2.3 Intel6.2.3 Intel系列处理器的系列处理器的I/OI/O编址方式编址方式微机原理与接口存储器IO接口这这1010根根I/OI/O地地址址线线并并非非专专设设的的，而而是是借借用用存存储储器器寻寻址址的的低低1010位位地地址址线线A A9 9A A0 0。为为了了与与存存储储器器的的访访间间相相区区别别，就就要要在在I/OI/O端端口口地地址址译译码码电电路路上上加加限限定定信信号号IORIOR* *或或IOWIOW* *。为为了了保保证证DMADMA控控制制器器访访问问存存储储器器时时，不不会会同同时时选选通通I/OI/O空空间间中中相相
64、同同地地址址的的端端口口, ,在在I/OI/O端端口口地地址址译译码码电电路路中中还还要要加加一一个个限限定定信信号号AENAEN，使使得得DMACDMAC访访问问时时，AEN=1AEN=1，禁止，禁止I/OI/O端口译码。端口译码。2. 2. 2. 2. 关于关于关于关于IntelIntelIntelIntel系列系列系列系列MPUMPUMPUMPU的的的的I/OI/OI/OI/O编址方式的几点说明：编址方式的几点说明：编址方式的几点说明：编址方式的几点说明：6.2.3 Intel6.2.3 Intel系列处理器的系列处理器的I/OI/O编址方式编址方式微机原理与接口存储器IO接口3. In
65、tel3. Intel系列系列MPUMPU的的I/OI/O保护机制保护机制6.2.3 Intel6.2.3 Intel系列处理器的系列处理器的I/OI/O编址方式编址方式IntelIntel系列系列MPUMPU为为I/OI/O操作提供了两种保护机制：操作提供了两种保护机制：用用EFLAGSEFLAGS中中的的IOPLIOPL字字段段控控制制使使用用I/OI/O指指令令访访问问I/OI/O地址空间的权限。地址空间的权限。用用任任务务状状态态段段的的“I/O“I/O允允许许位位映映象象”控控制制对对I/OI/O地址空间中各具体端口的访问权限。地址空间中各具体端口的访问权限。微机原理与接口存储器IO
66、接口保保护护虚虚地地址址方方式式下下，当当某某个个程程序序要要访访问问I/OI/O端端口口时时，CPUCPU先先检检查查是是否否满满足足CPLIOPLCPLIOPL，如如满满足足，则则可可访访问问。如如不不满满足足，再再对对相相应应于于这这些些端端口口的的所所有有映映象象位位进进行行测试。测试。在在虚虚拟拟80868086方方式式下下，处处理理器器不不考考虑虑IOPLIOPL，只只检检查查I/OI/O允许位映象。允许位映象。关于保护机制的两点说明：关于保护机制的两点说明：关于保护机制的两点说明：关于保护机制的两点说明：6.2.3 Intel6.2.3 Intel系列处理器的系列处理器的I/OI
67、/O编址方式编址方式微机原理与接口存储器IO接口6.3 I/O6.3 I/O同步控制方式同步控制方式数据输入数据输入缓存器缓存器数据输出数据输出缓存器缓存器接口接口数据数据数据总线数据总线MPU外设外设系统系统ABABIOR/IOWIOR/IOW I/O I/O同步控制方式是微机基本系统与同步控制方式是微机基本系统与I/OI/O外设之间数外设之间数据传送的管理方法，是微机系统的一种调度策略。据传送的管理方法，是微机系统的一种调度策略。 输入过程输入过程 输出过程输出过程输入输入输出输出、由输入指令完成由输入指令完成、由输出指令完成由输出指令完成微机原理与接口存储器IO接口I/OI/O设备的同步
68、控制方式通常有四种：设备的同步控制方式通常有四种：程序查询式控制程序查询式控制中断驱动式控制中断驱动式控制直接存储器存取式控制直接存储器存取式控制延时等待式控制延时等待式控制6.3 I/O6.3 I/O同步控制方式同步控制方式微机原理与接口存储器IO接口(1) (1) 特点：特点： I/O I/O操作总是由操作总是由MPUMPU通过程序查询外设的通过程序查询外设的状态来启动，即总是状态来启动，即总是MPUMPU主动，主动，I/OI/O被动。被动。 (2) (2) 硬件接口结构硬件接口结构 输入接口输入接口 输出接口输出接口1.1.1.1.程序查询式控制程序查询式控制程序查询式控制程序查询式控制
69、1.1.查询式查询式2.2.中断式中断式3.3.DMADMA式式4.4.等待式等待式6.3 I/O6.3 I/O同步控制方式同步控制方式微机原理与接口存储器IO接口 输入接口硬件结构输入接口硬件结构输入状态信息输入状态信息输入数据输入数据状态位复位状态位复位数据就绪？数据就绪？(b) 工作流程工作流程NY&数据数据锁存锁存三态缓冲三态缓冲器器(8位位)三态缓冲三态缓冲器器(1位位)&地地址址译译码码选选通通DQ数数据据+5V准备就绪准备就绪触发器触发器PdDiDBMPUIORREADY(状态状态信息信息)PsR输输入入设设备备AB(a) 硬件结构硬件结构1.1.查询式查询式2.2.中断式中断式
70、3.3.DMADMA式式4.4.等待式等待式6.3 I/O6.3 I/O同步控制方式同步控制方式微机原理与接口存储器IO接口 输出接口输出接口 除数据端口外，必须有状态端口除数据端口外，必须有状态端口 状态端口和输入数据端口必须有状态端口和输入数据端口必须有 三态输出功能三态输出功能说明：说明：(b)工作流程工作流程输入状态信息输入状态信息输出数据输出数据状态位复位状态位复位YN忙否？忙否？MPUQ D输输出出设设备备数据锁数据锁存器存器三态三态缓冲器缓冲器(1(1位位) )&地址地址译码译码数数据据PdPsDBIOW(a)硬件结构硬件结构忙触发器忙触发器RACK状态状态信息信息+5VDiAB
71、IOR&1.1.查询式查询式2.2.中断式中断式3.3.DMADMA式式4.4.等待式等待式6.3 I/O6.3 I/O同步控制方式同步控制方式微机原理与接口存储器IO接口它它是是一一种种天天然然的的同同步步控控制制机机构构，能能很很好好地地协协调调MPUMPU与与外外设设之之间间的的工作，数据传送可靠。工作，数据传送可靠。接接口口简简单单, ,硬硬件件电电路路不不多多，查查询询程序也不复杂。程序也不复杂。 在在MPUMPU使用效率与响应实时性间有矛盾使用效率与响应实时性间有矛盾, ,软件软件开销大，开销大，MPUMPU使用效率低。使用效率低。q 缺点：缺点： 这种这种I/OI/O控制方式是优
72、是劣，不能一概而论控制方式是优是劣，不能一概而论, ,要看具体应用场合。要看具体应用场合。q 优点：优点：(3)(3)(3)(3)评评评评 价价价价1.1.查询式查询式2.2.中断式中断式3.3.DMADMA式式4.4.等待式等待式6.3 I/O6.3 I/O同步控制方式同步控制方式微机原理与接口存储器IO接口1.1.查询式查询式2.2.中断式中断式3.3.DMADMA式式4.4.等待式等待式(1)(1)特点：特点：每次每次I/OI/O操作都是由操作都是由I/OI/O设备向设备向MPUMPU发发中断请求而启动的，即中断请求而启动的，即I/OI/O主动，主动，MPUMPU被动。被动。(2)(2)
73、接口电路结构接口电路结构中断请求中断请求触发器触发器输入输入设备设备状态状态信号信号&数据数据锁存器锁存器三态三态缓存器缓存器1 1MPU地址地址译码译码 数据数据RDYD+5VQIORDBABINTCPCP 2.2.2.2.中断驱动式控制中断驱动式控制中断驱动式控制中断驱动式控制6.3 I/O6.3 I/O同步控制方式同步控制方式微机原理与接口存储器IO接口6.3 I/O6.3 I/O同步控制方式同步控制方式1.1.查询式查询式2.2.中断式中断式3.3.DMADMA式式4.4.等待式等待式I/OI/O设设备备较较多多时时，硬硬件件复复杂杂，需需以以一一系系列列中中断断逻逻辑电路作为支持；辑
74、电路作为支持；因因为为中中断断方方式式本本身身是是一一种种异异步步控控制制机机构构，中中断断请请求求信信号号的的出出现现完完全全是是随随机机的的，故故软软件件开开发发和和调调试试比程序查询式复杂、困难。比程序查询式复杂、困难。q缺点：缺点：q优点：优点：既既能能节节省省MPUMPU时时间间, ,提提高高计计算算机机使使用用效效率率， 又又能能使使I/OI/O设设备备的的服服务务请请求求得得到到及及时时响响应应，较好地解决了效率与实时性间的矛盾。较好地解决了效率与实时性间的矛盾。 鉴于上述原因，如不是实时性要求很高、非使鉴于上述原因，如不是实时性要求很高、非使用中断驱动式控制不可的地方，还是尽量
75、用程序查用中断驱动式控制不可的地方，还是尽量用程序查询式控制为好，或者把两种控制方式结合起来。询式控制为好，或者把两种控制方式结合起来。(3)(3)(3)(3)优缺点优缺点优缺点优缺点微机原理与接口存储器IO接口3. 3. 直接存储器存取式控制直接存储器存取式控制I/OI/O设备必须通过设备必须通过MPUMPU才能和存储器交换信息。才能和存储器交换信息。每每次次I/OI/O操操作作的的引引发发方方式式无无论论是是软软件件查查询询引引发发还还是是硬硬件件中中断断引引发发，引引发发后后的的具具体体数数据据传传输输过过程则都是由软件控制完成的。程则都是由软件控制完成的。 而而DMADMA方式无需方式
76、无需MPUMPU介入，进入介入，进入DMADMA工作状态工作状态后，数据完全是在硬件后，数据完全是在硬件(DMAC)(DMAC)控制下在控制下在I/OI/O设备设备和存储器间直接交换，因此速度可大大提高。和存储器间直接交换，因此速度可大大提高。前两种的共同特点是：前两种的共同特点是：6.3 I/O6.3 I/O同步控制方式同步控制方式1.1.查询式查询式2.2.中断式中断式3.3.DMADMA式式4.4.等待式等待式微机原理与接口存储器IO接口软件延时软件延时硬件延时硬件延时 这是一种无需控制的这是一种无需控制的I/OI/O操作方式操作方式, ,只只有在外部控制过程的各种动作时间是固定有在外部
77、控制过程的各种动作时间是固定的，且是已知的条件下才能使用。的，且是已知的条件下才能使用。两种方法：两种方法：4.4.4.4.延时延时延时延时等待式控制等待式控制等待式控制等待式控制1.1.查询式查询式2.2.中断式中断式3.3.DMADMA式式4.4.等待式等待式微机原理与接口存储器IO接口6.4.1 6.4.1 中断的基本概念与分类中断的基本概念与分类6.4.2 6.4.2 中断优先级与中断嵌套中断优先级与中断嵌套6.4.3 6.4.3 中断响应条件中断响应条件6.4.4 6.4.4 中断服务判决中断服务判决 6.4.5 6.4.5 中断处理过程中断处理过程6.4 I/O6.4 I/O接口中
78、的中断技术接口中的中断技术 微机原理与接口存储器IO接口6.4.1 6.4.1 中断的基本概念与分类中断的基本概念与分类 1.1.中断的定义中断的定义 中中断断是是指指CPUCPU在在执执行行当当前前程程序序的的过过程程中中，由由于于某某种种随随机机出出现现的的外外设设请请求求或或CPUCPU内内部部的的异异常常事事件件, ,使使CPUCPU暂暂停停正正在在执执行行的的程程序序而而转转去去执执行行相相应应的的服服务务处处理理程程序序；当当服服务务处处理理程程序序运运行行完完毕毕后后，CPUCPU再再返返回回到到暂暂停停处处继继续续执执行行原来的程序。原来的程序。 中中断断是是为为解解决决CPU
79、CPU与与外外设设之之间间的的信信息息交交换换问问题题而而引引入入的的。但但现现代代意意义义上上的的中中断断已已不不仅仅仅仅应应用用于于I/OI/O控控制制，也应用到也应用到CPUCPU内部的指令中断和内部异常处理。内部的指令中断和内部异常处理。 微机原理与接口存储器IO接口微机系统的中断可分为两大类：微机系统的中断可分为两大类：2. 2. 中断分类中断分类硬中断硬中断软中断软中断 指由指由CPUCPU外部事外部事件引起的中断，又叫外中件引起的中断，又叫外中断，简称中断。又分为：断，简称中断。又分为： 非屏蔽中断非屏蔽中断NMINMI 可屏蔽中断可屏蔽中断INTRINTR 前者不受前者不受CP
80、UCPU内内部的中断允许标志部的中断允许标志IFIF的控的控制，而后者受控制。制，而后者受控制。 指由指由CPU内部原因引起内部原因引起的中断，也叫内中断，统称的中断，也叫内中断，统称为异常。又分为两大类：为异常。又分为两大类： 指令引起的异常指令引起的异常 处理器检测的异常处理器检测的异常 6.4.1 6.4.1 中断的基本概念与分类中断的基本概念与分类微机原理与接口存储器IO接口6.4.2 6.4.2 中断优先级与中断嵌套中断优先级与中断嵌套 当多个中断源同时申请中断时当多个中断源同时申请中断时,CPU,CPU同一时刻只同一时刻只能响应一个中断源的申请，应按各中断源的轻重缓能响应一个中断源
81、的申请，应按各中断源的轻重缓急程度来确定它们的急程度来确定它们的优先级别优先级别。优先级高的中断先。优先级高的中断先响应。响应。 中断嵌套中断嵌套是指在优先级已定的情况下，低优先是指在优先级已定的情况下，低优先级的中断服务程序可以被高优先级的中断源所中断，级的中断服务程序可以被高优先级的中断源所中断，等高优先级的中断服务程序结束后，再返回去执行等高优先级的中断服务程序结束后，再返回去执行被中断的低优先级中断服务程序。被中断的低优先级中断服务程序。微机原理与接口存储器IO接口主程序主程序1 1# #中断服中断服务程序务程序2 2# #中断服中断服务程序务程序3 3# #中断服中断服务程序务程序（
82、中断优先级：（中断优先级：3 3# #2 2# #1 1# #） 嵌套的级数原则上不限，只取决于堆栈嵌套的级数原则上不限，只取决于堆栈深度，实际上与要求的中断响应速度也有关。深度，实际上与要求的中断响应速度也有关。中断嵌套示意图：中断嵌套示意图：中断嵌套示意图：中断嵌套示意图：6.4.2 6.4.2 中断优先级与中断嵌套中断优先级与中断嵌套1 1# #中断服中断服务程序务程序2 2# #中断服中断服务程序务程序3 3# #中断服中断服务程序务程序1 1# #中断请求中断请求响应响应 2 2# #中断请求中断请求响应响应 3 3# #中断请求中断请求响应响应 返回返回 返回返回 返回返回 微机原
83、理与接口存储器IO接口6.4.3 CPU响应中断的条件 CPUCPU对对中中断断源源发发出出的的中中断断请请求求是是否否响响应应，视视中中断断源源而有所不同：而有所不同：对内中断和非屏蔽中断请求对内中断和非屏蔽中断请求，可在当前指令执行，可在当前指令执行前或执行后直接转入中断周期，由内部硬件自动前或执行后直接转入中断周期，由内部硬件自动执行预定的操作；执行预定的操作；对外部可屏蔽中断请求对外部可屏蔽中断请求，通常要满足一定的条件，通常要满足一定的条件才能响应。才能响应。微机原理与接口存储器IO接口 CPU CPU响应外部可屏蔽中断请求，通常要满足以下条件：响应外部可屏蔽中断请求，通常要满足以下
84、条件：置位了中断请求触发器。置位了中断请求触发器。中断屏蔽触发器处于非屏蔽状态。中断屏蔽触发器处于非屏蔽状态。CPUCPU内部是中断开放的（内部是中断开放的（CPUCPU内部中断允许触内部中断允许触发器发器IF=1IF=1）。）。没有更高优先级别的中断请求正在被响应或正没有更高优先级别的中断请求正在被响应或正发出、正挂起。发出、正挂起。CPUCPU正在执行的现行指令已经结束。正在执行的现行指令已经结束。6.4.3 CPU6.4.3 CPU响应中断的条件响应中断的条件微机原理与接口存储器IO接口6.4.4 中断服务判决 在有多中断源的微机系统中，凡存在多个中在有多中断源的微机系统中，凡存在多个中
85、断源合用一根中断请求线的情况，都存在一个多断源合用一根中断请求线的情况，都存在一个多中断请求的服务判决问题。主要包括两方面：中断请求的服务判决问题。主要包括两方面：判别哪个中断请求源的优先权最高，确定判别哪个中断请求源的优先权最高，确定为谁服务；为谁服务；将程序转移到相应的中断处理程序入口。将程序转移到相应的中断处理程序入口。微机原理与接口存储器IO接口程序查询式判决程序查询式判决中断向量式判决中断向量式判决6.4.4 6.4.4 中断服务判决中断服务判决解决这一问题的方法通常有两种：解决这一问题的方法通常有两种：解决这一问题的方法通常有两种：解决这一问题的方法通常有两种：微机原理与接口存储器
86、IO接口 这是一种软件为主的判决方法。所需的硬件这是一种软件为主的判决方法。所需的硬件支持最少，主要需要一个支持最少，主要需要一个带三态缓冲的中断请求带三态缓冲的中断请求锁存器锁存器作为状态输入口，以供作为状态输入口，以供MPUMPU查询用。查询用。1. 1. 查询式判决原理查询式判决原理 程序查询程序查询 式式 判判 决决 中断向量中断向量 式式 判判 决决MPU中断处中断处理器理器1中断中断请求请求锁存锁存器器7#=I/OINTD7D6D0IACK中断接口中断接口INT0INT1INT7三态三态缓冲缓冲器器0#=I/O1#=I/OEN6.4.4 6.4.4 中断服务判决中断服务判决微机原理
87、与接口存储器IO接口 程序查询程序查询 式式 判判 决决 中断向量中断向量 式式 判判 决决2. 2. 查询式中断流程图查询式中断流程图中断处理程序中断处理程序保护现场保护现场读中断请求状态读中断请求状态N恢复现场恢复现场Y中断返回中断返回7#I/O服务程序服务程序7#I/O请求？请求？6#I/O服务程序服务程序6#I/O请求？请求？0#I/O服务程序服务程序0#I/O请求？请求？YYNN6.4.4 6.4.4 中断服务判决中断服务判决微机原理与接口存储器IO接口优点：优点：硬件简单，程序层次分明，只要改变硬件简单，程序层次分明，只要改变 程序中查询的顺序而不必改变硬件连程序中查询的顺序而不必
88、改变硬件连 接，即可方便地改变外设的中断优先接，即可方便地改变外设的中断优先 级。级。缺点：缺点：中断源较多时中断源较多时, ,中断响应速度慢，中断响应速度慢，CPUCPU 使用效率降低。使用效率降低。3. 3. 3. 3. 查询式判决的优缺点查询式判决的优缺点查询式判决的优缺点查询式判决的优缺点 程序查询程序查询 式式 判判 决决 中断向量中断向量 式式 判判 决决6.4.4 6.4.4 中断服务判决中断服务判决微机原理与接口存储器IO接口 这是一种硬件为主的判决方法。主这是一种硬件为主的判决方法。主要用硬件电路对中断源进行优先级排队要用硬件电路对中断源进行优先级排队, ,并将程序引导到有关
89、并将程序引导到有关I/O I/O 的中断服务程的中断服务程序入口。具体实现方案有序入口。具体实现方案有: : 菊花链优先级判决菊花链优先级判决 并行优先级判决并行优先级判决qq 中断向量式判决中断向量式判决 程序查询程序查询 式式 判判 决决 中断向量中断向量 式式 判判 决决6.4.4 6.4.4 中断服务判决中断服务判决微机原理与接口存储器IO接口 每个每个I/OI/O设备除有中断请求逻辑外，还设备除有中断请求逻辑外，还必须包含一个中断向量发生器必须包含一个中断向量发生器; ;当当IACKIACK有效有效并到达某个提出了中断请求的并到达某个提出了中断请求的I/OI/O设备的输设备的输入端时
90、，该设备将其识别码入端时，该设备将其识别码( (也叫中断向量也叫中断向量号号) )置于数据总线上。置于数据总线上。 1. 1. 1. 1. 菊花链优先级判决菊花链优先级判决菊花链优先级判决菊花链优先级判决 程序查询程序查询 式式 判判 决决 中断向量中断向量 式式 判判 决决MPU中断向量中断向量发生器发生器nn#I/O数据总线数据总线(DB)IACKIN1OUT1OUT2IN2IN3INnIR1IR2IRnINT中断请求线中断请求线中断向量中断向量发生器发生器1中断向量中断向量发生器发生器2（中中断断处处理理器器）1#I/O2#I/O6.4.4 6.4.4 中断服务判决中断服务判决微机原理与
91、接口存储器IO接口 其核心部件是一个优先级编码器和各中其核心部件是一个优先级编码器和各中断源公用的中断向量发生器。当断源公用的中断向量发生器。当IACKIACK有效时，有效时，中断向量发生器将把与最高优先级中断请求中断向量发生器将把与最高优先级中断请求源对应的中断向量号送上数据总线源对应的中断向量号送上数据总线DBDB。2. 2. 2. 2. 并行优先级判决并行优先级判决并行优先级判决并行优先级判决 程序查询程序查询 式式 判判 决决 中断向量中断向量 式式 判判 决决MPU中断向量发生器中断向量发生器优先级编码器优先级编码器数据总线数据总线(DB)IACKINTnIR0IR1IR2n-1（中
92、中断断处处理理器器）6.4.4 6.4.4 中断服务判决中断服务判决 无论菊花链还是并行结构无论菊花链还是并行结构, ,当当MPUMPU在中断响在中断响应周期中收到中断向量号后，便通过计算或查应周期中收到中断向量号后，便通过计算或查表得到中断向量表得到中断向量( (即中断服务程序入口地址即中断服务程序入口地址) )，并自动进入和执行相应的中断服务程序。并自动进入和执行相应的中断服务程序。微机原理与接口存储器IO接口6.4.5 中断处理过程响应中断请求响应中断请求 保证中断处理完保证中断处理完毕后能返回原程序，毕后能返回原程序，从断点开始正确执行。从断点开始正确执行。保护内容包括：保护内容包括：
93、 CPUCPU标志寄存器标志寄存器FRFR 断点地址断点地址PCPC 中断处理将用到中断处理将用到的的CPUCPU内部寄存器内部寄存器保护现场保护现场开中断开中断中断服务中断服务关中断关中断恢复现场恢复现场开中断开中断中断返回中断返回以便执行中断服务程以便执行中断服务程序时，能响应更高级序时，能响应更高级别的中断源请求。别的中断源请求。 完完成成I/OI/O操操作作或或异异常常事事件件处处理理, ,是是整整个个中中断断处处理理程程序序的的核核心。心。以便恢复现场时不以便恢复现场时不被其他中断打断。被其他中断打断。以便中断返回后以便中断返回后可响应新的中断可响应新的中断微机原理与接口存储器IO接
94、口6.5 I/O接口中的DMA技术 DMA方式不仅用于高速方式不仅用于高速I/O设备与存储器之间的数据传设备与存储器之间的数据传输，也常用于存储器与存储器之间、输，也常用于存储器与存储器之间、I/O设备与设备与I/O设备之间设备之间的数据传输。如：的数据传输。如：6.5.1 DMA操作的一般过程操作的一般过程6.5.2 DMA操作控制器操作控制器 磁盘、光盘与内存之间的数据交换；磁盘、光盘与内存之间的数据交换； 图像与图形显示；图像与图形显示； 高速数据采集系统；高速数据采集系统； 微机原理与接口存储器IO接口DMA操作的过程取决于操作的过程取决于DMAC接管总线的方式。接管总线的方式。DMA
95、C通常有三种从通常有三种从MPU接管总线的方式：接管总线的方式： 使使MPU暂时放弃总线控制权暂时放弃总线控制权 暂停暂停MPU时钟脉冲时钟脉冲 窃取窃取MPU空闲时间空闲时间6.5.1 DMA6.5.1 DMA操作的一般过程操作的一般过程微机原理与接口存储器IO接口q第一种方式下第一种方式下第一种方式下第一种方式下DMADMADMADMA操作过程示意：操作过程示意：操作过程示意：操作过程示意：MPUDMAC存储器存储器外部设备外部设备地址总线地址总线数据线数据线(a)DMA(a)DMA请求阶段请求阶段HOLDDMAREQMPUDMAC存储器存储器外部设备外部设备(b)DMA(b)DMA响应和
96、传数阶段响应和传数阶段HLDADMAACKIOR/IOWMEMW/MEMRMPUDMAC存储器存储器外部设备外部设备(c)(c)传送结束阶段传送结束阶段INT计数到计数到6.5.1 DMA6.5.1 DMA操作的一般过程操作的一般过程微机原理与接口存储器IO接口6.5.2 DMA6.5.2 DMA6.5.2 DMA6.5.2 DMA操作控制器操作控制器操作控制器操作控制器 MEMR/MEMW总线总线接口接口优先权优先权 编码编码 与与 总线总线 判决器判决器地址寄存器地址寄存器字节寄存器字节寄存器状态寄存器状态寄存器控制寄存器控制寄存器通道通道2数据链接数据链接寄存器寄存器总线总线控制控制逻辑
97、逻辑通道通道3系统系统AB,DBIOR/IOWBUSRQBUSAKINT级级联联线线内内 总总 线线通道通道1DMARQ1DACK1DMARQ2DACK2DMARQ3DACK3微机原理与接口存储器IO接口6.6 I/O6.6 I/O接口中的数据缓存技术接口中的数据缓存技术6.6.16.6.1 单级数据缓存器单级数据缓存器6.6.26.6.2 FIFO FIFO数据缓存器数据缓存器6.6.36.6.3 双口双口SRAMSRAM数据缓存器数据缓存器微机原理与接口存储器IO接口6.6.1 6.6.1 单级数据缓存器单级数据缓存器 单级数据缓存器在电路结构上，实际上就是一单级数据缓存器在电路结构上，实
98、际上就是一个寄存器或锁存器。个寄存器或锁存器。用于输出接口中数据缓存时，只需一般（单纯的）用于输出接口中数据缓存时，只需一般（单纯的）寄存器或锁存器即可；寄存器或锁存器即可；用于输入接口中数据缓存时，必须采用具有三态用于输入接口中数据缓存时，必须采用具有三态输出功能的寄存器或锁存器，或者采用一般寄存输出功能的寄存器或锁存器，或者采用一般寄存器或锁存器加上三态缓冲器构成。器或锁存器加上三态缓冲器构成。 微机原理与接口存储器IO接口D QCPD QCPD QCPD QCPD QCPD QCPD QCPD QCP1DI1DI2DI3DI0DI4DI5DI6DI7CPOEDO0DO1DO2DO3DO4
99、DO5DO6DO71.1.1.1.带三态输出的带三态输出的带三态输出的带三态输出的单级缓存器结构单级缓存器结构单级缓存器结构单级缓存器结构寄存器或寄存器或锁存器锁存器用寄存器时，是用寄存器时，是在在CPCP上升沿寄存上升沿寄存数据；数据；用锁存器时，是用锁存器时，是在在CPCP为高电平期为高电平期间输出跟随输入间输出跟随输入变，变，CPCP下降沿时下降沿时才将输入数据锁才将输入数据锁定寄存。定寄存。 6.6.1 6.6.1 单级数据缓存器单级数据缓存器微机原理与接口存储器IO接口2. 2. 单级数据缓存器的连接单级数据缓存器的连接Q7 D7Q0 D0&OECP来自外来自外设数据设数据外设选外设
100、选通信号通信号地址端口地址端口IORD0D76.6.1 6.6.1 单级数据缓存器单级数据缓存器微机原理与接口存储器IO接口6.6.2 FIFO6.6.2 FIFO数据缓存器数据缓存器1. 1. 基于寄存器阵列的结构基于寄存器阵列的结构输入输入寄寄存器存器寄存器阵列寄存器阵列输出输出寄存器寄存器输入控输入控制逻辑制逻辑阵列控制逻辑阵列控制逻辑输出控输出控制逻辑制逻辑输入输入 n n数据数据1 2 3 L 选通输入选通输入SISI输入允许输入允许IEIE输入准备输入准备就绪就绪IRIRn 输出输出 数据数据选通输出选通输出SOSO输出允许输出允许OEOE输出准备输出准备就绪就绪OROR微机原理与
101、接口存储器IO接口RAM阵列阵列1 2 3 L 数据输入数据输入数据数据输出输出读指针读指针写指针写指针读时钟读时钟写时钟写时钟满指示满指示空指示空指示 比较器比较器 控制器控制器6.6.2 FIFO6.6.2 FIFO数据缓存器数据缓存器2. 2. 基于基于RAMRAM阵列的结构阵列的结构微机原理与接口存储器IO接口6.6.3 6.6.3 双口双口SRAMSRAM数据缓存器数据缓存器 它是指具有两套独立总线、对外提供两个独它是指具有两套独立总线、对外提供两个独立读立读/ /写端口的静态写端口的静态RAMRAM存储器。存储器。有两种结构形式：有两种结构形式： 两个端口完全相同的对称结构；两个端
102、口完全相同的对称结构； 两个端口不完全相同的非对称结构。两个端口不完全相同的非对称结构。 微机原理与接口存储器IO接口用户交互接口用户交互接口内务操作接口内务操作接口传感器接口传感器接口控制接口控制接口 1. 1. 按接口所连外设的形式和功能不同，接口按接口所连外设的形式和功能不同，接口通常分为：通常分为： 接收来自接收来自用户的信息或用户的信息或向用户发送信向用户发送信息所需的接口息所需的接口电路。电路。 使微处理使微处理器能发挥最基器能发挥最基本的处理和控本的处理和控制功能所必需制功能所必需的接口电路。的接口电路。如：如：时钟电路、时钟电路、内存接口等。内存接口等。 解决信号解决信号的功率放大和的功率放大和数模转换两大数模转换两大问题。问题。 将传感器将传感器输出信号转换输出信号转换成微机所能接成微机所能接受的数字量。受的数字量。6.7 6.7 接口的分类接口的分类微机原理与接口存储器IO接口6.7 6.7 接口的分类接口的分类并行接口并行接口串行接口串行接口可编程接口可编程接口不可编程接口不可编程接口3. 3. 按可编程的性质，可分为：按可编程的性质，可分为：2. 2. 2. 2. 按外设的数据传输方式，可分为：按外设的数据传输方式，可分为：按外设的数据传输方式，可分为：按外设的数据传输方式，可分为：微机原理与接口存储器IO接口微机原理与接口存储器IO接口
