《数字电路——分析与设计 ：第3章 逻辑门电路_2》由会员分享，可在线阅读，更多相关《数字电路——分析与设计 ：第3章 逻辑门电路_2（35页珍藏版）》请在金锄头文库上搜索。
1、数字电路数字电路分析与设计分析与设计 第第3章章 逻辑门电路逻辑门电路3.5 其他类型的其他类型的TTL“与非与非”门电路门电路3.5.1 集电极开路集电极开路“与非与非”门门（OC门）门）原来的原来的T4、R4、D3取消，取消，T5的集电极的集电极成为开路成为开路，所以叫，所以叫集电极开路集电极开路“与非与非”门，门，简称简称OC门门。1. .电路结构电路结构UCC和和UCC不一不一定相同定相同。8/1/20241北京理工大学 信息科学学院数字电路数字电路分析与设计分析与设计 第第3章章 逻辑门电路逻辑门电路OC门的工作过程：门的工作过程：A、B、C中中有一个为低电平有一个为低电平(0.3v
2、)时，时，UB1=0.7 + 0.3=1v，T1饱和，饱和，T2、T5 截止。截止。UCC通过负载电阻通过负载电阻RL输输出高电平出高电平(电平值一般接近电平值一般接近UCC)。 真正的输出电平值是后续真正的输出电平值是后续电路的输入阻抗电路的输入阻抗Ri与负载电与负载电阻阻RL的分压值的分压值。 从提高从提高输出高电平输出高电平的角度的角度看，负载电阻看，负载电阻RL的的阻值越阻值越小越好小越好。 Ri8/1/20242北京理工大学 信息科学学院数字电路数字电路分析与设计分析与设计 第第3章章 逻辑门电路逻辑门电路A、B、C全为高电平全为高电平(3.4v) 时，时，UB1=0.7 3 =2.
3、1v, T1反向导通反向导通，T2、T5导通导通。 输出输出Y为为低电平低电平0.3v (uCE5 = 0.3v)。 从从有利于有利于输出低电平输出低电平的角的角度看，负载电阻度看，负载电阻RL的阻值的阻值越大越好越大越好。 整个门电路完成的是整个门电路完成的是“与与非非”逻辑。即：逻辑。即： Y8/1/20243北京理工大学 信息科学学院数字电路数字电路分析与设计分析与设计 第第3章章 逻辑门电路逻辑门电路2. .OC门的应用门的应用OC门的特点：门的特点：必须外接负载电阻必须外接负载电阻RL后后才能工作才能工作（几个几个OC门可共用一个门可共用一个RL）。）。几个几个OC门门的输出端可的输
4、出端可直接相连，从而实现直接相连，从而实现“线与线与”逻辑逻辑。上面电路实现的是上面电路实现的是“与或非与或非”逻辑，是一个逻辑，是一个“与或非与或非”门。门。IY1IY28/1/20244北京理工大学 信息科学学院数字电路数字电路分析与设计分析与设计 第第3章章 逻辑门电路逻辑门电路 一一般般OC门门的的输输出出管管T5设设计计得得尺尺寸寸较较大大，可可以以承承受受较较大大的的电电流流和和电压，其其输出出端端即即可可直直接接驱动继电器器、指指示示灯灯、发光二极管等光二极管等负载。负载。 8/1/20245北京理工大学 信息科学学院数字电路数字电路分析与设计分析与设计 第第3章章 逻辑门电路逻
5、辑门电路3. .负载电阻负载电阻RL的选择的选择注意：注意：n是是OC门的个数，门的个数，m是所有是所有“与非与非”门输入端的个门输入端的个数数。（1）输出高电平输出高电平8/1/20246北京理工大学 信息科学学院数字电路数字电路分析与设计分析与设计 第第3章章 逻辑门电路逻辑门电路（2）输出低电平输出低电平注意：注意：m是是“与非与非”门的个数。门的个数。综合综合(1)(1)、(2)(2)式有：式有：8/1/20247北京理工大学 信息科学学院数字电路数字电路分析与设计分析与设计 第第3章章 逻辑门电路逻辑门电路3.5.2 三态输出三态输出“与非与非”门（门（TS门）门）三三态输出出“与非
6、与非”门（Three-State Output Gate），），简称称TS门或三态门或三态门。三三态门电路与前述的路与前述的“与非与非”门电路的路的不同之不同之处在于在于其其输出端除呈出端除呈现高高电平和低平和低电平平外，外，还可以可以出出现第三种状第三种状态“高阻高阻”状状态，高阻状态简称，高阻状态简称Z状态状态。 1. .电路结构与工作原理电路结构与工作原理8/1/20248北京理工大学 信息科学学院数字电路数字电路分析与设计分析与设计 第第3章章 逻辑门电路逻辑门电路EN为低电平为低电平(“0”)时，时，EN端对端对T1不起作用不起作用，D截止。门电路按截止。门电路按正常的正常的“与非与
7、非”门工作。门工作。 EN为为高电平高电平(“1”)时，时，T1饱和导通饱和导通，T2、T5截止截止，D导通且将导通且将T4的基极钳位在的基极钳位在1v左右，左右，故故T4截止截止。门电路输出端处于门电路输出端处于“高阻高阻” ” 状状态。态。 8/1/20249北京理工大学 信息科学学院数字电路数字电路分析与设计分析与设计 第第3章章 逻辑门电路逻辑门电路三态门的三态门的本质本质是：控制信号是：控制信号EN可使推拉式输出级中的可使推拉式输出级中的T4和和T5同时截止同时截止。8/1/202410北京理工大学 信息科学学院数字电路数字电路分析与设计分析与设计 第第3章章 逻辑门电路逻辑门电路2
8、. .三态门的应用三态门的应用(1)(1)单向总线结构单向总线结构在在任何时刻下，任何时刻下，EN1、 EN2、EN3三个信号中三个信号中只能只能有一个信号有效有一个信号有效（为逻辑（为逻辑“1”），其余信号都），其余信号都必须必须无效（为逻辑无效（为逻辑“0”）。）。8/1/202411北京理工大学 信息科学学院数字电路数字电路分析与设计分析与设计 第第3章章 逻辑门电路逻辑门电路(2)(2)双向总线结构双向总线结构EN为高电平时，为高电平时，G1门门开启开启G2门关闭，信号从门关闭，信号从D1传向总线传向总线Y； EN为为低电平低电平时，时，G2门开启门开启G1门关闭，门关闭，信号从总线信
9、号从总线Y传向传向D2。8/1/202412北京理工大学 信息科学学院数字电路数字电路分析与设计分析与设计 第第3章章 逻辑门电路逻辑门电路3.6 MOS门电路门电路3.6.1 CMOS反相器反相器这是这是N沟道增沟道增强型的强型的MOS管。管。UDDuIuOUDDuGS1. .MOS管的开关特性管的开关特性8/1/202413北京理工大学 信息科学学院数字电路数字电路分析与设计分析与设计 第第3章章 逻辑门电路逻辑门电路MOS管的开关等效电路管的开关等效电路(a)截止状态截止状态 (b)导通状态导通状态8/1/202414北京理工大学 信息科学学院数字电路数字电路分析与设计分析与设计 第第3
10、章章 逻辑门电路逻辑门电路uGSuDSuDSuGS栅极栅极G和和漏极漏极D相对于相对于“地地”来讲是来讲是正电位正电位，即：，即：uGS与与uDS是是正电压（与参考方向一致）正电压（与参考方向一致）。iD的实际方向与参考的实际方向与参考方性也一致。方性也一致。 N沟道增强型沟道增强型MOS管共源接法及其输出特性曲线管共源接法及其输出特性曲线 (a)共源接法共源接法 (b)输出特性曲线输出特性曲线8/1/202415北京理工大学 信息科学学院数字电路数字电路分析与设计分析与设计 第第3章章 逻辑门电路逻辑门电路N沟道增强型沟道增强型MOS管的转移特性管的转移特性当当uGS UGS(th)N时，时
11、，iD0且随着且随着uGS的的增加而增大。增加而增大。 称称UGS(th)N为为NMOS管的开启电压，管的开启电压，UGS(th)N0 。UGS(th)NuGS8/1/202416北京理工大学 信息科学学院数字电路数字电路分析与设计分析与设计 第第3章章 逻辑门电路逻辑门电路P沟道增强型沟道增强型MOS管的漏极特性管的漏极特性栅极栅极G和和漏极漏极D相对于相对于“地地”来讲是来讲是负电位负电位，即：，即：uGS与与uDS是是负电压（与参考方向相反）负电压（与参考方向相反）。iD的实际方向与参考的实际方向与参考方性也相反方性也相反。uGSuDSuDSuGS8/1/202417北京理工大学 信息科
12、学学院数字电路数字电路分析与设计分析与设计 第第3章章 逻辑门电路逻辑门电路P沟道增强型沟道增强型MOS管的转移特性管的转移特性uGSUGS(th)PiDO当当 uGS UGS(th)P 时，时，iD0且且iD的绝的绝对值随着对值随着uGS绝对值的增加而增大。绝对值的增加而增大。 称称UGS(th)P为为PMOS管的开启电管的开启电压，压，UGS(th)P108），），输入端可看成开路。输入端可看成开路。MOS管管是一种电压控制型器件。是一种电压控制型器件。在在数字电路中，数字电路中，当当uGS UGS(th)N时，时，NMOS管管导通；导通；当当 uGS UGS(th)P 时，时，PMOS管
13、管导通；导通；当当uGS UGS(th)N+ UGS(th)P 。 对对40004000系列的系列的CMOS器件，器件，UDD：318 v 当当uA= 0 v（输入低电平输入低电平）时：时：TP的的uGS= -UDD，即：即：uGS UGS(th)P ，所以所以TP导通。导通。TN的的uGS= 0 v，即：即：uGSUGS(th)N，所以所以TN截止。截止。于是于是输出输出uY UDD。输出高电平输出高电平。8/1/202420北京理工大学 信息科学学院数字电路数字电路分析与设计分析与设计 第第3章章 逻辑门电路逻辑门电路 当当uA= UDD（输入高电平输入高电平）时：时：TP的的uGS= 0
14、 v，即：即：uGS UGS(th)N，所以所以TN导通。导通。于是于是输出输出uY 0 v。输出低电平输出低电平。综合综合、知，这是一个反相器（知，这是一个反相器（“非非”门）。门）。8/1/202421北京理工大学 信息科学学院数字电路数字电路分析与设计分析与设计 第第3章章 逻辑门电路逻辑门电路CMOS反相器的特点：反相器的特点：静态时，无论输出高、低电平静态时，无论输出高、低电平总是一只管导通一只管截止。总是一只管导通一只管截止。所以所以CMOS在静态时从电源吸在静态时从电源吸取的电流极小（理论上为取的电流极小（理论上为0）。）。所以其功耗极低，一般为数所以其功耗极低，一般为数W。CM
15、OS只在输出高、低电平转只在输出高、低电平转换的瞬间才换的瞬间才从电源吸取电流从电源吸取电流。也只有在这时也只有在这时CMOS才才消耗功消耗功率，而且率，而且CMOS的工作频率越的工作频率越高、它所消耗的功率就越大。高、它所消耗的功率就越大。UUUUuICMOS在输出高、低电平转换时所消耗的在输出高、低电平转换时所消耗的电源功率叫做电源功率叫做CMOS的的动态动态功率损耗功率损耗。8/1/202422北京理工大学 信息科学学院数字电路数字电路分析与设计分析与设计 第第3章章 逻辑门电路逻辑门电路UUUUuICMOS反相器的特点：反相器的特点：动态功率损耗可由下式确定：动态功率损耗可由下式确定：
16、PT = CPD UCC2 fPT：CMOS的动态功率损耗。的动态功率损耗。CMOS的的输入阻抗极高，其扇出系数可以很大。但受输入、输出输入阻抗极高，其扇出系数可以很大。但受输入、输出端分布电容的影响，扇出系数也不可能太大。端分布电容的影响，扇出系数也不可能太大。UCC：CMOS的工作电源电压。的工作电源电压。f ：CMOS输出端输出端高、低电平高、低电平翻转的频率（它是输入信翻转的频率（它是输入信号频率的两倍）号频率的两倍）。CPD：这是一个具有电容量纲：这是一个具有电容量纲的常数，一般由器件生产的常数，一般由器件生产厂商提供。厂商提供。8/1/202423北京理工大学 信息科学学院数字电路
17、数字电路分析与设计分析与设计 第第3章章 逻辑门电路逻辑门电路uUUUUUUuCMOS反相器的阈值电平与电反相器的阈值电平与电源电压有关。源电压有关。UT = (1/2)UDD 。CMOS反相器的输出高电平反相器的输出高电平为为UOHUDD 0.05 v (UOH(min)。CMOS反相器的输出低电平为反相器的输出低电平为UOLUSS + 0.05 v (UOL(max)。USS一般为一般为“地地”电位。电位。对于对于CMOS反相器：反相器：UIL(max) (1/3)UDD，UIH(min) (2/3)UDD 。CMOS反相器的高、低电平噪声容限是对称的，且与电源电压有反相器的高、低电平噪声
18、容限是对称的，且与电源电压有关。关。UN = UNL = UNH (1/3)UDD 。8/1/202424北京理工大学 信息科学学院数字电路数字电路分析与设计分析与设计 第第3章章 逻辑门电路逻辑门电路3.6.2 其他逻辑功能的其他逻辑功能的CMOS门电路门电路1. .CMOS “与非与非”门门T1、T2是是NMOS管、管、相串联，构成驱动管相串联，构成驱动管；T3、T4是是PMOS管、相并管、相并联，构成负载管。联，构成负载管。8/1/202425北京理工大学 信息科学学院数字电路数字电路分析与设计分析与设计 第第3章章 逻辑门电路逻辑门电路若若A、B 同时为高电平（逻辑同时为高电平（逻辑“
19、1”），则NMOS管管T1、T2导通，导通，PMOS管管T3、T4截止，输出截止，输出Y为为低电平（逻辑低电平（逻辑“0”）。）。 若若A为高电平（逻辑为高电平（逻辑“1”） 、B 为为低电低电平（逻辑平（逻辑“0”），则NMOS管管T1导通导通、T2截止；截止；PMOS管管T3截止、截止、T4导通，输导通，输出出Y为为高电平（逻辑高电平（逻辑“1”）。）。 CMOS “与非与非”门的工作原理门的工作原理A为为低电平低电平、B 为为高电平的情况与上类高电平的情况与上类似，输出似，输出Y为为高电平（逻辑高电平（逻辑“1”）。）。 若若A、B 同时为低电平（逻辑同时为低电平（逻辑“0”），则NMO
20、S管管T1、T2截止，截止，PMOS管管T3、T4导通，输出导通，输出Y为为高电平（逻辑高电平（逻辑“1”）。）。 8/1/202426北京理工大学 信息科学学院数字电路数字电路分析与设计分析与设计 第第3章章 逻辑门电路逻辑门电路2. .CMOS “或非或非”门门T1、T2是是NMOS管、管、相并联，构成驱动管相并联，构成驱动管；T3、T4是是PMOS管、相串管、相串联，构成负载管。联，构成负载管。8/1/202427北京理工大学 信息科学学院数字电路数字电路分析与设计分析与设计 第第3章章 逻辑门电路逻辑门电路3. .CMOS 三态门三态门8/1/202428北京理工大学 信息科学学院数字
21、电路数字电路分析与设计分析与设计 第第3章章 逻辑门电路逻辑门电路4. .CMOS 传输门传输门信号即可以从信号即可以从uI传向传向uO, ,也可以从也可以从uO传向传向uI, ,是双向传输是双向传输。 uI、uO即可以是数字信号也可以模拟信号。即可以是数字信号也可以模拟信号。uI、uO的变化范围的变化范围是是0UDD。 CMOS传输门实际上是一个由数字信号传输门实际上是一个由数字信号C控制的模拟开关控制的模拟开关。 8/1/202429北京理工大学 信息科学学院数字电路数字电路分析与设计分析与设计 第第3章章 逻辑门电路逻辑门电路CMOS 传输门的工作原理传输门的工作原理当当uI在在0UDD
22、之间变化时，之间变化时，NMOS管管TN和和PMOS管管TP轮流导通轮流导通，此时相当此时相当于于开关接通开关接通。 当当uI接近接近0 v时，时，NMOS管管TN导通导通， PMOS管管TP截止截止。 当当C为为高电平高电平UDD(C为低电平为低电平0 v)时：时：当当uI接近接近UDD v时，时，NMOS管管TN截止截止， PMOS管管TP导通导通。 当当C为为低电平低电平0 v(C为为高电平高电平UDD)时：时：NMOS管管TN和和PMOS管管TP都截止都截止。此时相当于此时相当于开关断开开关断开。 8/1/202430北京理工大学 信息科学学院数字电路数字电路分析与设计分析与设计 第第
23、3章章 逻辑门电路逻辑门电路3.6.3 CMOS门电路的特点及应用门电路的特点及应用1. .CMOS电路的特点：电路的特点：CMOS门电路的工作速度比路的工作速度比TTL门电路低路低。 CMOS门电路的扇出能力路的扇出能力较大大（在频率不太高时（在频率不太高时）。）。 CMOS门电路的路的电源允源允许范范围大，抗干大，抗干扰能力能力强强。 CMOS门电路的路的静静态功耗低，温度功耗低，温度稳定性好定性好。 2. .使用使用CMOS电路的注意事项：电路的注意事项：CMOS电路中路中多余的多余的输入端不能入端不能悬空空。 注意注意CMOS电路路输入入端端的的过流保流保护。 CMOS电源源电压极性不
24、能接反，防止极性不能接反，防止输出短路出短路。 8/1/202431北京理工大学 信息科学学院数字电路数字电路分析与设计分析与设计 第第3章章 逻辑门电路逻辑门电路3.7 TTL与与CMOS电路的级联电路的级联3.7.1 由由TTL驱动驱动CMOS3.7.2 由由CMOS驱动驱动TTL8/1/202432北京理工大学 信息科学学院数字电路数字电路分析与设计分析与设计 第第3章章 逻辑门电路逻辑门电路【习题习题3.133.13】在图中是在图中是TTL门电路驱动门电路驱动CMOS门电路的实门电路的实例。已知例。已知TTL“与非与非”门在门在UOL0.3 v时的最大输出电流时的最大输出电流为为8 m
25、A，输出端的输出端的T5管截止时有管截止时有50 A的漏电流。的漏电流。CMOS “或非或非”门的输入电流很小，可忽略。现要求加到门的输入电流很小，可忽略。现要求加到CMOS “或非或非”门输入端的电压满足门输入端的电压满足UIH4 v，UIL0.3 v，该，该电路的电源电压为电路的电源电压为UCC= 5 v。试求上拉电阻。试求上拉电阻RL的取值范围。的取值范围。 8/1/202433北京理工大学 信息科学学院数字电路数字电路分析与设计分析与设计 第第3章章 逻辑门电路逻辑门电路TTL输出低电平：输出低电平：TTL输出高电平：输出高电平：8/1/202434北京理工大学 信息科学学院数字电路数字电路分析与设计分析与设计 第第3章章 逻辑门电路逻辑门电路作业作业2：3-6，3-7，3-8，3-9，3-10，3-128/1/202435北京理工大学 信息科学学院
