《第2章逻辑电路设计基础PPT课件》由会员分享，可在线阅读，更多相关《第2章逻辑电路设计基础PPT课件（50页珍藏版）》请在金锄头文库上搜索。
1、第第2 2章章 逻辑电路设计基础本章主要内容本章主要内容布尔代数基础布尔代数基础基本逻辑门的实现与表示方法基本逻辑门的实现与表示方法组合逻辑电路设计方法及实例组合逻辑电路设计方法及实例时序逻辑电路设计方法及实例时序逻辑电路设计方法及实例21.1.布尔代数基础布尔代数基础布尔代数布尔代数布尔代数布尔代数是研究变量之间是研究变量之间是研究变量之间是研究变量之间逻辑关系逻辑关系逻辑关系逻辑关系的一门代数学。的一门代数学。的一门代数学。的一门代数学。布尔代数中的变量是布尔代数中的变量是布尔代数中的变量是布尔代数中的变量是逻辑变量逻辑变量逻辑变量逻辑变量，只有两个可能的取只有两个可能的取只有两个可能的取
2、只有两个可能的取值值值值0,10,10,10,1，分别表示逻辑意义上的，分别表示逻辑意义上的，分别表示逻辑意义上的，分别表示逻辑意义上的真或假真或假真或假真或假。最基本的最基本的最基本的最基本的逻辑操作逻辑操作逻辑操作逻辑操作：“与与与与”（逻辑乘，符号（逻辑乘，符号（逻辑乘，符号（逻辑乘，符号ABABABAB或或或或ABABABAB）、）、）、）、“或或或或”（逻辑加，符号（逻辑加，符号（逻辑加，符号（逻辑加，符号A+BA+BA+BA+B）、）、）、）、“非非非非”（求反，符号（求反，符号（求反，符号（求反，符号A A A A、或、或、或、或A A A A 、或、或、或、或/A/A/A/A）
3、。与与与与操作的定义：操作的定义：操作的定义：操作的定义：A=1A=1A=1A=1且且且且B=1B=1B=1B=1 AB=1AB=1AB=1AB=1或操作的定义：或操作的定义：或操作的定义：或操作的定义：A=1A=1A=1A=1或或或或B=1B=1B=1B=1 A+B=1A+B=1A+B=1A+B=1非操作的定义：若非操作的定义：若非操作的定义：若非操作的定义：若A=1A=1A=1A=1则则则则A=0A=0A=0A=0，若，若，若，若A=0A=0A=0A=0则则则则A=1A=1A=1A=1类似地可以定义多个变量的与操作和或操作。类似地可以定义多个变量的与操作和或操作。类似地可以定义多个变量的与
4、操作和或操作。类似地可以定义多个变量的与操作和或操作。其它常用的逻辑操作：其它常用的逻辑操作：其它常用的逻辑操作：其它常用的逻辑操作：与非与非与非与非、或非或非或非或非、与或非与或非与或非与或非、异异异异或或或或、同或同或同或同或等。等。等。等。1.11.1布尔代数的概念与基本逻辑操作布尔代数的概念与基本逻辑操作30-10-10-10-1律：律：律：律： A0=0 A+1=1 A0=0 A+1=1 A0=0 A+1=1 A0=0 A+1=1自等律：自等律：自等律：自等律：A1=A A+0=AA1=A A+0=AA1=A A+0=AA1=A A+0=A重叠律：重叠律：重叠律：重叠律：AA=A A
5、+A=AAA=A A+A=AAA=A A+A=AAA=A A+A=A互补律：互补律：互补律：互补律：AA=0 A+A=1AA=0 A+A=1AA=0 A+A=1AA=0 A+A=1交换律：交换律：交换律：交换律：AB=BA A+B=B+AAB=BA A+B=B+AAB=BA A+B=B+AAB=BA A+B=B+A结合律：结合律：结合律：结合律：(AB)C=A(BC) (A+B)+C=A+(B+C)(AB)C=A(BC) (A+B)+C=A+(B+C)(AB)C=A(BC) (A+B)+C=A+(B+C)(AB)C=A(BC) (A+B)+C=A+(B+C)分配律：分配律：分配律：分配律：A(
6、B+C)=AB+AC A+BC=(A+B)(A+C)A(B+C)=AB+AC A+BC=(A+B)(A+C)A(B+C)=AB+AC A+BC=(A+B)(A+C)A(B+C)=AB+AC A+BC=(A+B)(A+C)吸收律：吸收律：吸收律：吸收律：A(A+B)=A A+AB=A A+AB=A+BA(A+B)=A A+AB=A A+AB=A+BA(A+B)=A A+AB=A A+AB=A+BA(A+B)=A A+AB=A A+AB=A+B反演律反演律反演律反演律(De. Morgan(De. Morgan(De. Morgan(De. Morgan定理定理定理定理) ) ) )：AB=A+B
7、 A+B=ABAB=A+B A+B=ABAB=A+B A+B=ABAB=A+B A+B=AB双重否定律双重否定律双重否定律双重否定律( ( ( (还原律还原律还原律还原律) ) ) )：A=AA=AA=AA=A1.21.2基本定理和常用公式基本定理和常用公式4逻辑函数可以选用逻辑函数可以选用逻辑函数可以选用逻辑函数可以选用布尔代数式布尔代数式布尔代数式布尔代数式表示、表示、表示、表示、真值表真值表真值表真值表表示或表示或表示或表示或卡诺图卡诺图卡诺图卡诺图表示。例：表示。例：表示。例：表示。例：X=AB X= AB 真值表真值表真值表真值表布尔代数式布尔代数式布尔代数式布尔代数式1.31.3逻
8、辑函数的表示方法逻辑函数的表示方法A B X 0 0 0 0 1 0 1 0 0 1 1 1A B X 0 0 1 0 1 1 1 0 1 1 1 051.41.4真值表和逻辑表达式的相互转换真值表和逻辑表达式的相互转换与门与门与门与门X = A B ABXA B X 0 0 1 0 1 1 1 0 1 1 1 0转换方法：转换方法：1.1.写出真值表中函数值写出真值表中函数值写出真值表中函数值写出真值表中函数值那一列中每个那一列中每个那一列中每个那一列中每个“1”1”1”1”所所所所对应的对应的对应的对应的“最小项最小项最小项最小项”；2.2.将上述最小项全部将上述最小项全部将上述最小项全部
9、将上述最小项全部“或或”起来，即可得到起来，即可得到起来，即可得到起来，即可得到函数的逻辑表达式函数的逻辑表达式函数的逻辑表达式函数的逻辑表达式。X= A B + A B + A B与非门与非门与非门与非门ABX = A B XA B X 0 0 0 0 1 0 1 0 0 1 1 1真值表真值表真值表真值表6将一个逻辑函数变成一个形式更简单，与之等效将一个逻辑函数变成一个形式更简单，与之等效将一个逻辑函数变成一个形式更简单，与之等效将一个逻辑函数变成一个形式更简单，与之等效的逻辑函数，称为化简。由于每个逻辑表达式是的逻辑函数，称为化简。由于每个逻辑表达式是的逻辑函数，称为化简。由于每个逻辑表
10、达式是的逻辑函数，称为化简。由于每个逻辑表达式是和一个电路相对应的，因此表达式的化简就能减和一个电路相对应的，因此表达式的化简就能减和一个电路相对应的，因此表达式的化简就能减和一个电路相对应的，因此表达式的化简就能减少实现它的电路所用的元器件。下面介绍两种常少实现它的电路所用的元器件。下面介绍两种常少实现它的电路所用的元器件。下面介绍两种常少实现它的电路所用的元器件。下面介绍两种常用的化简方法：代数化简法和卡诺图化简法。用的化简方法：代数化简法和卡诺图化简法。用的化简方法：代数化简法和卡诺图化简法。用的化简方法：代数化简法和卡诺图化简法。代数化简法：利用布尔代数的基本公式和规则，代数化简法：利
11、用布尔代数的基本公式和规则，代数化简法：利用布尔代数的基本公式和规则，代数化简法：利用布尔代数的基本公式和规则，进行化简的方法。进行化简的方法。进行化简的方法。进行化简的方法。例如例如例如例如：AB+AB+AB = A(B+B) +AB=A+AB = A + B 1.51.5逻辑函数的化简逻辑函数的化简7用用用用卡诺图卡诺图卡诺图卡诺图表示表示表示表示逻辑函数逻辑函数逻辑函数逻辑函数：由全部变量或其反变量形成：由全部变量或其反变量形成：由全部变量或其反变量形成：由全部变量或其反变量形成的逻辑乘积项称为的逻辑乘积项称为的逻辑乘积项称为的逻辑乘积项称为最小项最小项最小项最小项。对。对。对。对n n
12、 n n个变量，共有个变量，共有个变量，共有个变量，共有2 2 2 2n n n n个最小个最小个最小个最小项。卡诺图是一种直观的平面方块图，它将平面划分项。卡诺图是一种直观的平面方块图，它将平面划分项。卡诺图是一种直观的平面方块图，它将平面划分项。卡诺图是一种直观的平面方块图，它将平面划分为为为为2 2 2 2n n n n个小格，用来表示个小格，用来表示个小格，用来表示个小格，用来表示n n n n个变量的全部个变量的全部个变量的全部个变量的全部2 2 2 2n n n n个最小项。卡个最小项。卡个最小项。卡个最小项。卡诺图的左边和上边书写的规则必须是这样的：诺图的左边和上边书写的规则必须
13、是这样的：诺图的左边和上边书写的规则必须是这样的：诺图的左边和上边书写的规则必须是这样的：两相邻两相邻两相邻两相邻小格之间只能有一个变量是相反的，而其余的变量都小格之间只能有一个变量是相反的，而其余的变量都小格之间只能有一个变量是相反的，而其余的变量都小格之间只能有一个变量是相反的，而其余的变量都是相同的。是相同的。是相同的。是相同的。为了简单起见，往往把周边变量的原码用为了简单起见，往往把周边变量的原码用为了简单起见，往往把周边变量的原码用为了简单起见，往往把周边变量的原码用1 1 1 1表示，反码用表示，反码用表示，反码用表示，反码用0 0 0 0表示。表示。表示。表示。在小格中填上对应最
14、小项的取值在小格中填上对应最小项的取值在小格中填上对应最小项的取值在小格中填上对应最小项的取值。由于任何一个函数都可以展开为若干个最小项之和，由于任何一个函数都可以展开为若干个最小项之和，由于任何一个函数都可以展开为若干个最小项之和，由于任何一个函数都可以展开为若干个最小项之和，因此，因此，因此，因此，可用卡诺图表示任意一个逻辑函数可用卡诺图表示任意一个逻辑函数可用卡诺图表示任意一个逻辑函数可用卡诺图表示任意一个逻辑函数。对于有偶。对于有偶。对于有偶。对于有偶数个输入变量的函数，把卡诺图作成正方形，即水平数个输入变量的函数，把卡诺图作成正方形，即水平数个输入变量的函数，把卡诺图作成正方形，即水
15、平数个输入变量的函数，把卡诺图作成正方形，即水平方向和垂直方向的变量数相等；若输入变量为奇数，方向和垂直方向的变量数相等；若输入变量为奇数，方向和垂直方向的变量数相等；若输入变量为奇数，方向和垂直方向的变量数相等；若输入变量为奇数，则水平方向和垂直方向的变量数之差不应大于则水平方向和垂直方向的变量数之差不应大于则水平方向和垂直方向的变量数之差不应大于则水平方向和垂直方向的变量数之差不应大于1 1 1 1。见下。见下。见下。见下图：图：图：图：1.51.5逻辑函数的化简逻辑函数的化简8A A0 01 1B B0 01 11 11 1A A0 01 1B B0 00 0C C0 01 11 11
16、11 10 01 11 11 11 1BCBCACACA A0 00 0B B0 01 11 11 11 10 0C C0 00 0D D0 01 11 11 11 10 01 11 11 11 11 11 11 11 1F=ABC+ABC+ABC+ABCF=ABC+ABC+ABC+ABC = BC + AC = BC + AC F=AB+AB F=AB+AB 1.51.5逻辑函数的化简逻辑函数的化简9卡诺图化简法卡诺图化简法卡诺图化简法卡诺图化简法：由于相邻两小格所表示的最小项：由于相邻两小格所表示的最小项：由于相邻两小格所表示的最小项：由于相邻两小格所表示的最小项只有一个变量是互为相反的（
17、位于卡诺图同一行或只有一个变量是互为相反的（位于卡诺图同一行或只有一个变量是互为相反的（位于卡诺图同一行或只有一个变量是互为相反的（位于卡诺图同一行或同一列两端的小格也应理解为相邻），因此，同一列两端的小格也应理解为相邻），因此，同一列两端的小格也应理解为相邻），因此，同一列两端的小格也应理解为相邻），因此，相邻相邻相邻相邻两小格合并后的布尔表达式显然会减少一个变量两小格合并后的布尔表达式显然会减少一个变量两小格合并后的布尔表达式显然会减少一个变量两小格合并后的布尔表达式显然会减少一个变量，这样就化简了逻辑表达式。任意两个相邻小格构成这样就化简了逻辑表达式。任意两个相邻小格构成这样就化简了逻辑
18、表达式。任意两个相邻小格构成这样就化简了逻辑表达式。任意两个相邻小格构成的块叫的块叫的块叫的块叫1 1 1 1维块，两个相邻维块，两个相邻维块，两个相邻维块，两个相邻1 1 1 1维块合并后又可以减少一维块合并后又可以减少一维块合并后又可以减少一维块合并后又可以减少一个变量，两个相邻个变量，两个相邻个变量，两个相邻个变量，两个相邻1 1 1 1维块合并后构成的块称为维块合并后构成的块称为维块合并后构成的块称为维块合并后构成的块称为2 2 2 2维块。维块。维块。维块。两相邻两相邻两相邻两相邻2 2 2 2维块合并（称为维块合并（称为维块合并（称为维块合并（称为3 3 3 3维块）又可以减少一个
19、变维块）又可以减少一个变维块）又可以减少一个变维块）又可以减少一个变量，以此类推。量，以此类推。量，以此类推。量，以此类推。同一个小块可以重复使用多次同一个小块可以重复使用多次同一个小块可以重复使用多次同一个小块可以重复使用多次。若。若。若。若在某些实际问题中，某些最小项不会出现或不被利在某些实际问题中，某些最小项不会出现或不被利在某些实际问题中，某些最小项不会出现或不被利在某些实际问题中，某些最小项不会出现或不被利用，其值可以不加指定，在进行卡诺图化简时，可用，其值可以不加指定，在进行卡诺图化简时，可用，其值可以不加指定，在进行卡诺图化简时，可用，其值可以不加指定，在进行卡诺图化简时，可以根
20、据情况指定为以根据情况指定为以根据情况指定为以根据情况指定为0 0 0 0或者或者或者或者1 1 1 1，以简化逻辑表达式。见，以简化逻辑表达式。见，以简化逻辑表达式。见，以简化逻辑表达式。见上图。上图。上图。上图。1.51.5逻辑函数的化简逻辑函数的化简10通常情况下，可把物体划分成通常情况下，可把物体划分成通常情况下，可把物体划分成通常情况下，可把物体划分成导体导体导体导体（双向导电）和（双向导电）和（双向导电）和（双向导电）和绝缘体绝缘体绝缘体绝缘体（不导电）两大类。在这两类物体的两端有电压存在时，（不导电）两大类。在这两类物体的两端有电压存在时，（不导电）两大类。在这两类物体的两端有电
21、压存在时，（不导电）两大类。在这两类物体的两端有电压存在时，会出现有电流流过或无电流流过物体的两种不同情形。人会出现有电流流过或无电流流过物体的两种不同情形。人会出现有电流流过或无电流流过物体的两种不同情形。人会出现有电流流过或无电流流过物体的两种不同情形。人们也可以制作出另外一类物体，使其同时具备导体和绝缘们也可以制作出另外一类物体，使其同时具备导体和绝缘们也可以制作出另外一类物体，使其同时具备导体和绝缘们也可以制作出另外一类物体，使其同时具备导体和绝缘体两种特性，其特性取决于在物体两端所施加电压的方向，体两种特性，其特性取决于在物体两端所施加电压的方向，体两种特性，其特性取决于在物体两端所
22、施加电压的方向，体两种特性，其特性取决于在物体两端所施加电压的方向，当在一个方向上有正的电压（例如当在一个方向上有正的电压（例如当在一个方向上有正的电压（例如当在一个方向上有正的电压（例如 0.7V0.7V0.7V0.7V）存在时，可以允存在时，可以允存在时，可以允存在时，可以允许电流流过（如图所示），此时该物体表现出导体的特性；许电流流过（如图所示），此时该物体表现出导体的特性；许电流流过（如图所示），此时该物体表现出导体的特性；许电流流过（如图所示），此时该物体表现出导体的特性；而在相反的方向上施加一定大小的电压而在相反的方向上施加一定大小的电压而在相反的方向上施加一定大小的电压而在相反的
23、方向上施加一定大小的电压时，该物体中不会产生电流，表现出绝缘体时，该物体中不会产生电流，表现出绝缘体时，该物体中不会产生电流，表现出绝缘体时，该物体中不会产生电流，表现出绝缘体的特性，即该物体只能在单个方向上导电，的特性，即该物体只能在单个方向上导电，的特性，即该物体只能在单个方向上导电，的特性，即该物体只能在单个方向上导电，这样的物体被称为半导体。制作出的器件被称为二极管。这样的物体被称为半导体。制作出的器件被称为二极管。这样的物体被称为半导体。制作出的器件被称为二极管。这样的物体被称为半导体。制作出的器件被称为二极管。电流电流电流电流i i i i+-2.2.基本逻辑门的实现与表示方法基本
24、逻辑门的实现与表示方法2.12.1晶体二极管及其单方向导电特性晶体二极管及其单方向导电特性112.22.2晶体三极管和反相器电路晶体三极管和反相器电路在半导体的基体上，经过人工加工，可以生产出三极管，在半导体的基体上，经过人工加工，可以生产出三极管，在半导体的基体上，经过人工加工，可以生产出三极管，在半导体的基体上，经过人工加工，可以生产出三极管，它类似于它类似于它类似于它类似于2 2 2 2个背向相连接的二极管，有个背向相连接的二极管，有个背向相连接的二极管，有个背向相连接的二极管，有3 3 3 3个接线端，分别被称个接线端，分别被称个接线端，分别被称个接线端，分别被称为集电极、基极和发射极
25、，其特性是：为集电极、基极和发射极，其特性是：为集电极、基极和发射极，其特性是：为集电极、基极和发射极，其特性是：输入电平输入电平输入电平输入电平 = = = = 0.7V, 0.7V, 0.7V, 0.7V, 三级管导通，三级管导通，三级管导通，三级管导通， 使输出电平为使输出电平为使输出电平为使输出电平为0V 0V 0V 0V ；输入电平输入电平输入电平输入电平 = = = = 0V ,0V ,0V ,0V ,三级管截止，三级管截止，三级管截止，三级管截止， 使输出电平使输出电平使输出电平使输出电平4V 4V 4V 4V ；这已经构成了反相器电路，完成逻这已经构成了反相器电路，完成逻这已经
26、构成了反相器电路，完成逻这已经构成了反相器电路，完成逻辑取反功能。辑取反功能。辑取反功能。辑取反功能。基极基极基极基极发射极发射极发射极发射极集电极集电极集电极集电极+Vcc (+5V)接地接地接地接地输出输出输出输出输入输入输入输入电阻电阻电阻电阻电源电源电源电源122.32.3与非门和或非门与非门和或非门与非门与非门与非门与非门：2 2 2 2路输入都高，输出才为低；路输入都高，输出才为低；路输入都高，输出才为低；路输入都高，输出才为低； 或非门或非门或非门或非门：任何一路输入为高，输出都为低：任何一路输入为高，输出都为低：任何一路输入为高，输出都为低：任何一路输入为高，输出都为低（原（原
27、（原（原1 1 1 1个三极管变成串接的个三极管变成串接的个三极管变成串接的个三极管变成串接的2 2 2 2个三极管）个三极管）个三极管）个三极管） （原（原（原（原1 1 1 1个三极管变成并联的个三极管变成并联的个三极管变成并联的个三极管变成并联的2 2 2 2个三极管）个三极管）个三极管）个三极管） +Vcc (+5V)接地接地输出输出输入输入1电源电源输入输入2当然，也可以制作并使用不带反相功能的当然，也可以制作并使用不带反相功能的当然，也可以制作并使用不带反相功能的当然，也可以制作并使用不带反相功能的 与门与门与门与门 和和和和 或门或门或门或门 电路。电路。电路。电路。输入输入2输
28、入输入1+Vcc (+5V)输出输出电源电源接地接地132.42.4基本逻辑门电路的图形符号基本逻辑门电路的图形符号下图是非门、与门、或门等基本门电路的图形符号下图是非门、与门、或门等基本门电路的图形符号下图是非门、与门、或门等基本门电路的图形符号下图是非门、与门、或门等基本门电路的图形符号: : : : 非门非门非门非门 与门与门与门与门 与非门与非门与非门与非门异或门异或门 或门或门 或非门或非门AXBX=AB X= AB X=A+B X=A+B XXXAAABBBAXX=A B X=A X=AB同或门同或门AXBAXB141&1= =1&1= =1XABABABXXXAABABABXXX
29、非门非门非门非门与门与门与门与门与非门与非门与非门与非门或门或门或门或门异或非门异或非门异或非门异或非门即同或门即同或门即同或门即同或门异或门异或门异或门异或门或非门或非门或非门或非门X=A X=AB X= AB X=A+B X=A+B X=A B X=A B 另外一套常用的基本门电路的图形符号：另外一套常用的基本门电路的图形符号：另外一套常用的基本门电路的图形符号：另外一套常用的基本门电路的图形符号：2.42.4基本逻辑门电路的图形符号基本逻辑门电路的图形符号152.52.5三态门电路三态门电路三态门电路是一种重要的总线接口电路，是构建计三态门电路是一种重要的总线接口电路，是构建计三态门电路
30、是一种重要的总线接口电路，是构建计三态门电路是一种重要的总线接口电路，是构建计算机总线的理想电路。算机总线的理想电路。算机总线的理想电路。算机总线的理想电路。“三态三态三态三态”是指电路可以输出正常的是指电路可以输出正常的是指电路可以输出正常的是指电路可以输出正常的 “0” 0” 0” 0” 或或或或 “1”1”1”1”逻辑电平，也可以处于逻辑电平，也可以处于逻辑电平，也可以处于逻辑电平，也可以处于高阻态高阻态高阻态高阻态，取决于输入和控制信，取决于输入和控制信，取决于输入和控制信，取决于输入和控制信号。为高阻态时，相当于与所连接的电路断开，便于号。为高阻态时，相当于与所连接的电路断开，便于号
31、。为高阻态时，相当于与所连接的电路断开，便于号。为高阻态时，相当于与所连接的电路断开，便于实现从多个数据输入中选择其一。实现从多个数据输入中选择其一。实现从多个数据输入中选择其一。实现从多个数据输入中选择其一。例如，当控制信号例如，当控制信号例如，当控制信号例如，当控制信号 G1 G1 G1 G1为低为低为低为低电平，电平，电平，电平， G2 G2 G2 G2 和和和和 G3 G3 G3 G3为高电平时，为高电平时，为高电平时，为高电平时，三态门的输入三态门的输入三态门的输入三态门的输入A A A A被送到总线被送到总线被送到总线被送到总线上，另外两个三态门的输出上，另外两个三态门的输出上，另
32、外两个三态门的输出上，另外两个三态门的输出处于高阻态。处于高阻态。处于高阻态。处于高阻态。 A B CA B CA B CA B CG1 G2 G3G1 G2 G3G1 G2 G3G1 G2 G3总线总线总线总线16计算机中常用的逻辑器件，包括计算机中常用的逻辑器件，包括计算机中常用的逻辑器件，包括计算机中常用的逻辑器件，包括组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路和和和和时序逻辑电路时序逻辑电路时序逻辑电路时序逻辑电路两大类别：两大类别：两大类别：两大类别：组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路的输出状态只取决于当前输入信号的输出状态只取决于当前输入信号的输出状态只取决于当
33、前输入信号的输出状态只取决于当前输入信号的状态，与过去的输入信号的状态无关，例如加法的状态，与过去的输入信号的状态无关，例如加法的状态，与过去的输入信号的状态无关，例如加法的状态，与过去的输入信号的状态无关，例如加法器、译码器、编码器、数据选择器等电路。器、译码器、编码器、数据选择器等电路。器、译码器、编码器、数据选择器等电路。器、译码器、编码器、数据选择器等电路。时序逻辑电路时序逻辑电路时序逻辑电路时序逻辑电路的输出状态不仅和当前的输入信号的输出状态不仅和当前的输入信号的输出状态不仅和当前的输入信号的输出状态不仅和当前的输入信号的状态有关，还与以前的输入信号的状态有关，即的状态有关，还与以前
34、的输入信号的状态有关，即的状态有关，还与以前的输入信号的状态有关，即的状态有关，还与以前的输入信号的状态有关，即时序逻辑电路有记忆功能。最基本的记忆电路是触时序逻辑电路有记忆功能。最基本的记忆电路是触时序逻辑电路有记忆功能。最基本的记忆电路是触时序逻辑电路有记忆功能。最基本的记忆电路是触发器，包括电平触发器和边沿触发器，由基本触发发器，包括电平触发器和边沿触发器，由基本触发发器，包括电平触发器和边沿触发器，由基本触发发器，包括电平触发器和边沿触发器，由基本触发器可以构成寄存器、计数器等部件。器可以构成寄存器、计数器等部件。器可以构成寄存器、计数器等部件。器可以构成寄存器、计数器等部件。3.3.
35、组合逻辑电路设计方法及实例组合逻辑电路设计方法及实例3.13.1计算机中常用的逻辑器件计算机中常用的逻辑器件17设计组合电路的步骤如下：设计组合电路的步骤如下：1 1、对问题进行描述。、对问题进行描述。2 2、定义输入输出变量。、定义输入输出变量。3 3、写出真值表。、写出真值表。4 4、根据真值表写出输出表达式，并化简。、根据真值表写出输出表达式，并化简。5 5、画出逻辑电路图。、画出逻辑电路图。3.23.2组合逻辑电路的设计方法组合逻辑电路的设计方法183.33.3半加器设计半加器设计问题描述：对两个二进制数进问题描述：对两个二进制数进问题描述：对两个二进制数进问题描述：对两个二进制数进行
36、加法运算，产生行加法运算，产生行加法运算，产生行加法运算，产生1 1 1 1位位位位“和和和和”和和和和1 1 1 1位位位位“进位进位进位进位”。定义输入输出变量：输入定义输入输出变量：输入定义输入输出变量：输入定义输入输出变量：输入x,y,x,y,x,y,x,y,输出输出输出输出S S S S（sumsumsumsum）,C(carry),C(carry),C(carry),C(carry)。真值表：见右图。真值表：见右图。真值表：见右图。真值表：见右图。逻辑表达式：逻辑表达式：逻辑表达式：逻辑表达式： S=xy+xy=x y, S=xy+xy=x y, S=xy+xy=x y, S=xy
37、+xy=x y, C=C=C=C=xyxyxyxy逻辑电路图：见右图。逻辑电路图：见右图。逻辑电路图：见右图。逻辑电路图：见右图。S Sy yC Cx xx x x xy y y yC C C CS S S S0 00 00 00 00 01 10 01 11 10 00 01 11 11 11 10 0193.43.4全加器设计全加器设计真值表：真值表：真值表：真值表：a ab bc ci is sc co oa ab bc ci ic co os s0 00 00 00 00 00 00 01 10 01 10 01 10 00 01 10 01 11 11 10 01 10 00 00
38、01 11 10 01 11 10 01 11 10 01 10 01 11 11 11 11 11 1 1 1位位位位全加器逻辑表达式：全加器逻辑表达式：全加器逻辑表达式：全加器逻辑表达式：S= abci+abci+abci+abci=a b ciCo=abci+abci+abci+abci=ab+aci+bci203.53.5编码器设计编码器设计编码指的是对一系列二进制代码中的每一个代码赋予编码指的是对一系列二进制代码中的每一个代码赋予编码指的是对一系列二进制代码中的每一个代码赋予编码指的是对一系列二进制代码中的每一个代码赋予一固定的含义。实现编码的数字电路称作编码器。一固定的含义。实现编
39、码的数字电路称作编码器。一固定的含义。实现编码的数字电路称作编码器。一固定的含义。实现编码的数字电路称作编码器。编码器电路，通常实现把编码器电路，通常实现把编码器电路，通常实现把编码器电路，通常实现把2 2 2 2n n n n个输入变量编码成个输入变量编码成个输入变量编码成个输入变量编码成n n n n个输出个输出个输出个输出信号的功能，可以处理信号的功能，可以处理信号的功能，可以处理信号的功能，可以处理2 2 2 2n n n n个输入变量之间的优先级关系，个输入变量之间的优先级关系，个输入变量之间的优先级关系，个输入变量之间的优先级关系，例如在有多个中断请求源信号到来时，可以借助编码器例
40、如在有多个中断请求源信号到来时，可以借助编码器例如在有多个中断请求源信号到来时，可以借助编码器例如在有多个中断请求源信号到来时，可以借助编码器电路给出优先级最高的中断请求源所对应的优先级编码。电路给出优先级最高的中断请求源所对应的优先级编码。电路给出优先级最高的中断请求源所对应的优先级编码。电路给出优先级最高的中断请求源所对应的优先级编码。对对对对N N N N个信号进行编码时，可以用公式个信号进行编码时，可以用公式个信号进行编码时，可以用公式个信号进行编码时，可以用公式2 2 2 2n n n nNNNN来确定需要来确定需要来确定需要来确定需要使用的二进制数的位数使用的二进制数的位数使用的二
41、进制数的位数使用的二进制数的位数n n n n。设计编码器的过程与设计一般的组合逻辑电路相同，设计编码器的过程与设计一般的组合逻辑电路相同，设计编码器的过程与设计一般的组合逻辑电路相同，设计编码器的过程与设计一般的组合逻辑电路相同，首先要列出真值表，然后写出逻辑表达式并进行化简，首先要列出真值表，然后写出逻辑表达式并进行化简，首先要列出真值表，然后写出逻辑表达式并进行化简，首先要列出真值表，然后写出逻辑表达式并进行化简，最后画出逻辑图最后画出逻辑图最后画出逻辑图最后画出逻辑图。21例：例：例：例：将八个状态编码成将八个状态编码成将八个状态编码成将八个状态编码成3 3 3 3位二进制代码表示。位
42、二进制代码表示。位二进制代码表示。位二进制代码表示。 八线八线八线八线- - - -三线编码器三线编码器三线编码器三线编码器编码器编码器编码器编码器F1F2F3I1I4I0I6I7I2I3I53.53.5编码器设计编码器设计22I1I2I3I4I5I6I7I0F3F2F18-3 编码器逻辑图编码器逻辑图&11111113.53.5编码器设计编码器设计23译码是编码的逆过程，将输入的每个代码译码是编码的逆过程，将输入的每个代码译码是编码的逆过程，将输入的每个代码译码是编码的逆过程，将输入的每个代码“翻译翻译翻译翻译”过来，实现过来，实现过来，实现过来，实现译码的逻辑电路称为译码器。译码的逻辑电路
43、称为译码器。译码的逻辑电路称为译码器。译码的逻辑电路称为译码器。二进制译码器的输入为一组二进制代码，而输出则是一组高、二进制译码器的输入为一组二进制代码，而输出则是一组高、二进制译码器的输入为一组二进制代码，而输出则是一组高、二进制译码器的输入为一组二进制代码，而输出则是一组高、低电平信号。低电平信号。低电平信号。低电平信号。译码器电路，实现对译码器电路，实现对译码器电路，实现对译码器电路，实现对 n n n n 个输入变量，给出个输入变量，给出个输入变量，给出个输入变量，给出2 2 2 2n n n n 个输出信号的功个输出信号的功个输出信号的功个输出信号的功能，每个输出信号对应能，每个输出
44、信号对应能，每个输出信号对应能，每个输出信号对应 n n n n 个输入变量的一个最小项。是否需要个输入变量的一个最小项。是否需要个输入变量的一个最小项。是否需要个输入变量的一个最小项。是否需要译码，通常可以用一或几个控制信号加以控制。译码器多用于译码，通常可以用一或几个控制信号加以控制。译码器多用于译码，通常可以用一或几个控制信号加以控制。译码器多用于译码，通常可以用一或几个控制信号加以控制。译码器多用于处理从多个互斥信号中选择其一的场合。处理从多个互斥信号中选择其一的场合。处理从多个互斥信号中选择其一的场合。处理从多个互斥信号中选择其一的场合。常用的译码器类型：常用的译码器类型：常用的译码
45、器类型：常用的译码器类型：2 2 2 2线线线线 4 4 4 4线译码器线译码器线译码器线译码器 型号型号型号型号: 74LS139: 74LS139: 74LS139: 74LS1393 3 3 3线线线线 8 8 8 8线译码器线译码器线译码器线译码器 型号型号型号型号: 74LS138: 74LS138: 74LS138: 74LS1384 4 4 4线线线线 16 16 16 16线译码器线译码器线译码器线译码器 型号型号型号型号: 74LS154: 74LS154: 74LS154: 74LS1543.63.6译码器设计译码器设计242 2 2 2线线线线4444线译码器设计线译码器
46、设计线译码器设计线译码器设计 &B11&AZ1Z0Z2Z31S当S0时当S1时Zi=1不工作74LS13911110111011101110111d0101d001110000BAZ0 Z1 Z2 Z3“”表示低电平表示低电平有效。有效。2574LS13974LS13974LS13974LS139管脚图管脚图管脚图管脚图一片一片139中含两个中含两个2-4译码器译码器262-4线译线译码器码器ABCD三态门三态门三态门三态门三态门三态门三态门三态门总总线线000全为全为1工作原理工作原理：（以：（以AB=00为例）为例）数数据据脱离总线脱离总线例：利用例：利用例：利用例：利用2-42-42-4
47、2-4线译码器分时将采样数据送入计算机。线译码器分时将采样数据送入计算机。线译码器分时将采样数据送入计算机。线译码器分时将采样数据送入计算机。273 3 3 3线线线线8888线译码器设计线译码器设计线译码器设计线译码器设计ABCY0Y1Y2Y3Y4Y5Y6Y7ABCY0Y1Y2Y3Y4Y5Y6Y70000010100111001011101111 0 0 0 0 0 0 00 1 0 0 0 0 0 00 0 1 0 0 0 0 00 0 0 1 0 0 0 00 0 0 0 1 0 0 00 0 0 0 0 1 0 00 0 0 0 0 0 1 00 0 0 0 0 0 0 1（74LS1
48、38）Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7ABC&11128 B AY1Y0XY3Y2数据分配器设计数据分配器设计它将一个输入它将一个输入它将一个输入它将一个输入x x x x分时地送到多路输出上去。具体选择哪一路分时地送到多路输出上去。具体选择哪一路分时地送到多路输出上去。具体选择哪一路分时地送到多路输出上去。具体选择哪一路输出由一组选择变量确定。它有一根输入线，输出由一组选择变量确定。它有一根输入线，输出由一组选择变量确定。它有一根输入线，输出由一组选择变量确定。它有一根输入线，n n n n根选择线，根选择线，根选择线，根选择线，2 2 2 2n n n n根输出线。根输出线。
49、根输出线。根输出线。四四四四路路路路分分分分配配配配器器器器Y1Y0Y3Y2XB A数据分配器是将一个数据源来的数据根据需要送到多个不数据分配器是将一个数据源来的数据根据需要送到多个不数据分配器是将一个数据源来的数据根据需要送到多个不数据分配器是将一个数据源来的数据根据需要送到多个不同的通道上去的逻辑电路同的通道上去的逻辑电路同的通道上去的逻辑电路同的通道上去的逻辑电路。29BY1AY0Y2Y3X&11ABY0Y1Y2Y300 X 0 0 001 0 X 0 010 0 0 X 011 0 0 0 X四路分配器四路分配器四路分配器四路分配器实际电路实际电路实际电路实际电路数据分配器设计数据分配
50、器设计30数据选择器设计数据选择器设计数据选择器（数据选择器（MUXMUX）又称多路开关，它是）又称多路开关，它是以以“与与- -或或”门、门、“与与- -或或- -非非”门实现的电路，门实现的电路，在选择信号的控制下，实现从多个输入通道在选择信号的控制下，实现从多个输入通道中选择某一个通道的数据作为输出。中选择某一个通道的数据作为输出。在计算机中，按照需要从多个输入数据中选在计算机中，按照需要从多个输入数据中选择其一作为输出是最常遇到的需求之一。例择其一作为输出是最常遇到的需求之一。例如，从多个寄存器中，选择指定的一个寄存如，从多个寄存器中，选择指定的一个寄存器中的内容送到器中的内容送到 A
51、LU ALU 的一个输入端，选择多的一个输入端，选择多个数据中的一个写入指定的寄存器，选择多个数据中的一个写入指定的寄存器，选择多个数据中的一个送往指示灯进行显示等等。个数据中的一个送往指示灯进行显示等等。31S0S1D3D2D1D0Y输输输输入入入入信信信信号号号号输输输输出出出出信信信信号号号号数据选择器类似一个数据选择器类似一个数据选择器类似一个数据选择器类似一个多投开关。选择哪一多投开关。选择哪一多投开关。选择哪一多投开关。选择哪一路信号由相应的一组路信号由相应的一组路信号由相应的一组路信号由相应的一组控制信号控制。控制信号控制。控制信号控制。控制信号控制。ENENENEN使能端（控制
52、端，允许端）；使能端（控制端，允许端）；使能端（控制端，允许端）；使能端（控制端，允许端）；EN=1EN=1EN=1EN=1时，禁止数据选通（不工作），时，禁止数据选通（不工作），时，禁止数据选通（不工作），时，禁止数据选通（不工作），EN=0EN=0EN=0EN=0时，选择器工作。时，选择器工作。时，选择器工作。时，选择器工作。 地址输入端（选择控制端）地址输入端（选择控制端）地址输入端（选择控制端）地址输入端（选择控制端）D D D D0 0 0 0、D D D D1 1 1 1、D D D D2 2 2 2、D D D D3 3 3 3数据输入端，数据选择器通常按数据输入端数命名，常数据
53、输入端，数据选择器通常按数据输入端数命名，常数据输入端，数据选择器通常按数据输入端数命名，常数据输入端，数据选择器通常按数据输入端数命名，常用的有：四路选择器、八路选择器、十六路选择器。用的有：四路选择器、八路选择器、十六路选择器。用的有：四路选择器、八路选择器、十六路选择器。用的有：四路选择器、八路选择器、十六路选择器。EN数据选择器设计数据选择器设计322 2选选1 1数据选择器设计数据选择器设计1 1& & &D D0 0D D1 1A A 1 1Y Y A Y A Y 0 D 0 D0 0 1 D 1 D1 1Y= ADY= AD0 0 + AD+ AD1 1输输输输入入入入数数数数据
54、据据据输输输输出出出出数数数数据据据据控制信号控制信号控制信号控制信号集成化集成化集成化集成化D D0 0D D1 1Y YA A型号型号型号型号:74LS157:74LS157:74LS157:74LS157331111YD3D2D1D0S0S1Y&其中：其中：其中：其中：m m m mi i i i为选择变量为选择变量为选择变量为选择变量S S S S1 1 1 1、S S S S0 0 0 0的四个最小项；的四个最小项；的四个最小项；的四个最小项； D D D Di i i i为四路选择器的四个输入数据；为四路选择器的四个输入数据；为四路选择器的四个输入数据；为四路选择器的四个输入数据；
55、对于对于对于对于2 2 2 2n n n n路选择器，它应有路选择器，它应有路选择器，它应有路选择器，它应有n n n n个地址输入端（设为个地址输入端（设为个地址输入端（设为个地址输入端（设为S S S S0 0 0 0，S S S S1 1 1 1，S S S Sn-n-n-n-1 1 1 1），），），），2 2 2 2n n n n个数据输入端（设为个数据输入端（设为个数据输入端（设为个数据输入端（设为D D D D0 0 0 0，D D D D1 1 1 1，D D D D2 2 2 2n n n n-1-1-1-1），），），），其输出函数为：其输出函数为：其输出函数为：其输出函数
56、为： 选择变量选择变量选择变量选择变量S S S S1 1 1 1S S S S0 0 0 0数据输入数据输入数据输入数据输入D D D D输出输出输出输出Y Y Y Y0 00 00 00 00 10 10 10 11 01 01 01 01 11 11 11 1D D D D0 0 0 0D D D D1 1 1 1D D D D2 2 2 2D D D D3 3 3 3D D D D0 0 0 0D D D D1 1 1 1D D D D2 2 2 2D D D D3 3 3 34 4 4 4选选选选1 1 1 1数据选择器数据选择器数据选择器数据选择器74LS15374LS15374L
57、S15374LS153设计设计设计设计1EN34本章主要内容本章主要内容布尔代数基础布尔代数基础基本逻辑门的实现与表示方法基本逻辑门的实现与表示方法组合逻辑电路设计方法及实例组合逻辑电路设计方法及实例时序逻辑电路设计方法及实例时序逻辑电路设计方法及实例35R-S R-S 触发器触发器触发器是典型的时序逻辑电路，有记忆功能，最简单的触发器是由两触发器是典型的时序逻辑电路，有记忆功能，最简单的触发器是由两触发器是典型的时序逻辑电路，有记忆功能，最简单的触发器是由两触发器是典型的时序逻辑电路，有记忆功能，最简单的触发器是由两个交叉耦合的个交叉耦合的个交叉耦合的个交叉耦合的 “ “ “ “与与与与非非
58、非非”或或或或“或非或非或非或非”门组成的门组成的门组成的门组成的 R-S R-S R-S R-S 触发器，触发器，触发器，触发器，2 2 2 2 个输出分个输出分个输出分个输出分别为别为别为别为 Q Q Q Q和和和和 /Q/Q/Q/Q，两路输入分别为两路输入分别为两路输入分别为两路输入分别为 R R R R 和和和和 S S S S。当当当当R R R R为低电平（为低电平（为低电平（为低电平（0 0 0 0），），），），S S S S为高电平（为高电平（为高电平（为高电平（1 1 1 1）时，）时，）时，）时，会使会使会使会使Q Q Q Q变为高电平（变为高电平（变为高电平（变为高电平
59、（1 1 1 1），此时），此时），此时），此时/Q/Q/Q/Q定变成低定变成低定变成低定变成低电平（电平（电平（电平（0 0 0 0），在），在），在），在R R R R恢复为高电平（恢复为高电平（恢复为高电平（恢复为高电平（1 1 1 1）后，）后，）后，）后，Q Q Q Q和和和和 /Q/Q/Q/Q将保持不变，即记忆了本次变化。当将保持不变，即记忆了本次变化。当将保持不变，即记忆了本次变化。当将保持不变，即记忆了本次变化。当S S S S为低电平（为低电平（为低电平（为低电平（0 0 0 0） ，R R R R为高电平时（为高电平时（为高电平时（为高电平时（1 1 1 1） ，会，会，会
60、，会使使使使/Q/Q/Q/Q变为高电平（变为高电平（变为高电平（变为高电平（1 1 1 1），此时），此时），此时），此时Q Q Q Q定变成低电定变成低电定变成低电定变成低电平（平（平（平（0 0 0 0），在），在），在），在S S S S恢复为高电平（恢复为高电平（恢复为高电平（恢复为高电平（1 1 1 1）后，）后，）后，）后，Q Q Q Q和和和和/Q/Q/Q/Q也将保持不变，这是也将保持不变，这是也将保持不变，这是也将保持不变，这是 R-S R-S R-S R-S 触发器。触发器。触发器。触发器。与非与非与非与非与非与非与非与非/QQRS36D D锁存器锁存器(D latch)(D
61、 latch)D D D D锁存器真值表：锁存器真值表：锁存器真值表：锁存器真值表：当把当把当把当把R-SR-SR-SR-S触发器的触发器的触发器的触发器的两个输入两个输入两个输入两个输入 S S S S 和和和和 R R R R 变为一个变为一个变为一个变为一个 D D D D 的互补输入后，可以通的互补输入后，可以通的互补输入后，可以通的互补输入后，可以通过控制信号过控制信号过控制信号过控制信号C C C C将将将将数据数据数据数据D D D D写入该触发器，即当写入该触发器，即当写入该触发器，即当写入该触发器，即当C=1C=1C=1C=1时，时，时，时，Q=DQ=DQ=DQ=D且将随且将
62、随且将随且将随D D D D而变化；当而变化；当而变化；当而变化；当C=0C=0C=0C=0时，该触发器将保持原来的状态。该触发器称为时，该触发器将保持原来的状态。该触发器称为时，该触发器将保持原来的状态。该触发器称为时，该触发器将保持原来的状态。该触发器称为D D D D锁存器。锁存器。锁存器。锁存器。与非与非与非与非与非与非与非与非/QQ与门与门与门与门与门与门与门与门D非门非门非门非门C D C D C Q /Q Q /Q 0 1 0 1 0 1 0 1 1 1 1 1 1 0 1 0 X 0 X 0 Q Q0 0 /Q /Q0 037D D 触发器触发器(D flip flop)(D
63、flip flop)前面刚介绍的触发器属于电平触发方式，在电平有效期内，输出会随前面刚介绍的触发器属于电平触发方式，在电平有效期内，输出会随前面刚介绍的触发器属于电平触发方式，在电平有效期内，输出会随前面刚介绍的触发器属于电平触发方式，在电平有效期内，输出会随着输入的变化而变化，抗干扰能力差。为克服这一缺点，人们又研制出着输入的变化而变化，抗干扰能力差。为克服这一缺点，人们又研制出着输入的变化而变化，抗干扰能力差。为克服这一缺点，人们又研制出着输入的变化而变化，抗干扰能力差。为克服这一缺点，人们又研制出边沿触发方式的触发器。最常用的边沿触发方式的触发器为边沿触发方式的触发器。最常用的边沿触发方
64、式的触发器为边沿触发方式的触发器。最常用的边沿触发方式的触发器为边沿触发方式的触发器。最常用的边沿触发方式的触发器为D D D D触发器，它触发器，它触发器，它触发器，它由由由由 3 3 3 3 个基本触发器构成。输入信号个基本触发器构成。输入信号个基本触发器构成。输入信号个基本触发器构成。输入信号 D D D D 在触发脉冲在触发脉冲在触发脉冲在触发脉冲 CP CP CP CP 的正跳变沿期间被的正跳变沿期间被的正跳变沿期间被的正跳变沿期间被写入触发器，其它时间写入触发器，其它时间写入触发器，其它时间写入触发器，其它时间 D D D D 的变化不会影响触发器的状态。输入信号的变化不会影响触发
65、器的状态。输入信号的变化不会影响触发器的状态。输入信号的变化不会影响触发器的状态。输入信号/ / / /R R R RD D D D和和和和/ / / /S S S SD D D D用于触发器的清用于触发器的清用于触发器的清用于触发器的清 0 0 0 0 和置和置和置和置 1 1 1 1操作。操作。操作。操作。 D D D D 触发器常用于构建寄存器，移位寄触发器常用于构建寄存器，移位寄触发器常用于构建寄存器，移位寄触发器常用于构建寄存器，移位寄存器，计数器等部件。存器，计数器等部件。存器，计数器等部件。存器，计数器等部件。与非与非1与非与非2与非与非4与非与非6与非与非3与非与非5/RD/S
66、DQCP/QD D D D D触发器真值表：触发器真值表：触发器真值表：触发器真值表：/R/RD D /S /SD D D CPD CP Q /Q Q /Q0 1 X X0 1 X X 0 1 0 11 0 X X1 0 X X 1 0 1 01 1 0 1 1 0 0 1 0 11 1 1 1 1 1 1 0 1 038寄存器寄存器(register)(register)寄存器是计算机中的重要部件，用于暂存指令和数据等，通常多选用寄存器是计算机中的重要部件，用于暂存指令和数据等，通常多选用寄存器是计算机中的重要部件，用于暂存指令和数据等，通常多选用寄存器是计算机中的重要部件，用于暂存指令和数
67、据等，通常多选用多个并行操作的多个并行操作的多个并行操作的多个并行操作的 D D D D 触发器或锁存器组成。一个寄存器所使用的触发器触发器或锁存器组成。一个寄存器所使用的触发器触发器或锁存器组成。一个寄存器所使用的触发器触发器或锁存器组成。一个寄存器所使用的触发器的数目被称为寄存器的位数，例如的数目被称为寄存器的位数，例如的数目被称为寄存器的位数，例如的数目被称为寄存器的位数，例如 4 4 4 4位、位、位、位、8 8 8 8位等；从使用的角度，还可位等；从使用的角度，还可位等；从使用的角度，还可位等；从使用的角度，还可以通过另外几个控制信号，控制寄存器是否可以接受输入，输出的是以通过另外几
68、个控制信号，控制寄存器是否可以接受输入，输出的是以通过另外几个控制信号，控制寄存器是否可以接受输入，输出的是以通过另外几个控制信号，控制寄存器是否可以接受输入，输出的是正常逻辑电平还是高阻态，是否具有清正常逻辑电平还是高阻态，是否具有清正常逻辑电平还是高阻态，是否具有清正常逻辑电平还是高阻态，是否具有清0 0 0 0和置和置和置和置1 1 1 1功能等。下图给出的是功能等。下图给出的是功能等。下图给出的是功能等。下图给出的是一个由一个由一个由一个由4 4 4 4个触发器构成的个触发器构成的个触发器构成的个触发器构成的4 4 4 4位寄存器。位寄存器。位寄存器。位寄存器。 D DC CQ QD
69、DC CQ QD DC CQ QD DC CQ QD0D0D1D1D2D2D3D3Q0Q0Q1Q1Q2Q2Q3Q3CLOCKCLOCKCLEARCLEAR39带写入控制端的寄存器带写入控制端的寄存器D0D0D1D1D2D2D3D3D DC CQ QD DC CQ QD DC CQ QD DC CQ QQ0Q0Q1Q1Q2Q2Q3Q3CLOCKCLOCKCLEARCLEARM MU UX XM MU UX XM MU UX XM MU UX XLOADLOAD40移位寄存器移位寄存器D DC CQ QQ QCLOCKCLOCKD DC CQ QD DC CQ QD DC CQ Q D D能够实现
70、移位功能的寄存器称为移位寄存器。移能够实现移位功能的寄存器称为移位寄存器。移能够实现移位功能的寄存器称为移位寄存器。移能够实现移位功能的寄存器称为移位寄存器。移位操作的类型有：逻辑移位、算术移位、左移、右位操作的类型有：逻辑移位、算术移位、左移、右位操作的类型有：逻辑移位、算术移位、左移、右位操作的类型有：逻辑移位、算术移位、左移、右移、循环左移、循环右移等。移位寄存器通常用移、循环左移、循环右移等。移位寄存器通常用移、循环左移、循环右移等。移位寄存器通常用移、循环左移、循环右移等。移位寄存器通常用D D D D触触触触发器搭建而成，下面是一个简单的右移寄存器。发器搭建而成，下面是一个简单的右
71、移寄存器。发器搭建而成，下面是一个简单的右移寄存器。发器搭建而成，下面是一个简单的右移寄存器。还可以为寄存器增加很多控制逻辑，构成具有复还可以为寄存器增加很多控制逻辑，构成具有复还可以为寄存器增加很多控制逻辑，构成具有复还可以为寄存器增加很多控制逻辑，构成具有复杂功能的移位寄存器，如：数据装载、清杂功能的移位寄存器，如：数据装载、清杂功能的移位寄存器，如：数据装载、清杂功能的移位寄存器，如：数据装载、清0 0 0 0、置、置、置、置1 1 1 1、移位类型、移位位数等。见书上移位类型、移位位数等。见书上移位类型、移位位数等。见书上移位类型、移位位数等。见书上44444444页图页图页图页图2.
72、232.232.232.23的移位的移位的移位的移位寄存器就实现了左移、右移、数据装载和保持四种寄存器就实现了左移、右移、数据装载和保持四种寄存器就实现了左移、右移、数据装载和保持四种寄存器就实现了左移、右移、数据装载和保持四种功能。功能。功能。功能。41时序电路设计方法时序电路设计方法时序电路由若干触发器和组合逻辑门组成，其中的触发时序电路由若干触发器和组合逻辑门组成，其中的触发时序电路由若干触发器和组合逻辑门组成，其中的触发时序电路由若干触发器和组合逻辑门组成，其中的触发器用于存储当前的状态，根据输入信号与当前状态，组合器用于存储当前的状态，根据输入信号与当前状态，组合器用于存储当前的状态
73、，根据输入信号与当前状态，组合器用于存储当前的状态，根据输入信号与当前状态，组合逻辑电路用于确定下一个状态并产生输出。即输出及下一逻辑电路用于确定下一个状态并产生输出。即输出及下一逻辑电路用于确定下一个状态并产生输出。即输出及下一逻辑电路用于确定下一个状态并产生输出。即输出及下一个状态是当前状态及当前输入的函数。这样，描述一个时个状态是当前状态及当前输入的函数。这样，描述一个时个状态是当前状态及当前输入的函数。这样，描述一个时个状态是当前状态及当前输入的函数。这样，描述一个时序电路时，使用的信号包括输入序列、内部状态以及输出。序电路时，使用的信号包括输入序列、内部状态以及输出。序电路时，使用的
74、信号包括输入序列、内部状态以及输出。序电路时，使用的信号包括输入序列、内部状态以及输出。下图示出一种典型时序电路：下图示出一种典型时序电路：下图示出一种典型时序电路：下图示出一种典型时序电路：时钟时钟时钟时钟输入输入输入输入输出输出输出输出下一状态下一状态下一状态下一状态当前状态当前状态当前状态当前状态D D D D触发器触发器触发器触发器组合电路组合电路组合电路组合电路42有限状态机理论有限状态机理论时序电路具有多个状态，时序电路在工作时常常在多个状态之间相互转换，时序电路具有多个状态，时序电路在工作时常常在多个状态之间相互转换，时序电路具有多个状态，时序电路在工作时常常在多个状态之间相互转
75、换，时序电路具有多个状态，时序电路在工作时常常在多个状态之间相互转换，因此时序电路也称为因此时序电路也称为因此时序电路也称为因此时序电路也称为有限状态机有限状态机有限状态机有限状态机（finite state machinefinite state machinefinite state machinefinite state machine）。）。）。）。若时序电路有若时序电路有若时序电路有若时序电路有N N N N个个个个状状状状态，则至少需要态，则至少需要态，则至少需要态，则至少需要n=logn=logn=logn=log2 2 2 2N N N N个触发器来表示这些状态。个触发器来表示
76、这些状态。个触发器来表示这些状态。个触发器来表示这些状态。设计一个有限状态机的步骤设计一个有限状态机的步骤设计一个有限状态机的步骤设计一个有限状态机的步骤一般是：一般是：一般是：一般是：1 1 1 1、画出状态转移图画出状态转移图画出状态转移图画出状态转移图。首先为每个状态。首先为每个状态。首先为每个状态。首先为每个状态S S S Si i i i指定一个不同的二进制数，作为该状态指定一个不同的二进制数，作为该状态指定一个不同的二进制数，作为该状态指定一个不同的二进制数，作为该状态的编码。当触发器的输出为这个二进制数时，我们说时序电路处在的编码。当触发器的输出为这个二进制数时，我们说时序电路处
77、在的编码。当触发器的输出为这个二进制数时，我们说时序电路处在的编码。当触发器的输出为这个二进制数时，我们说时序电路处在S S S Si i i i状态。状状态。状状态。状状态。状态用一个圆圈表示。在圆圈内写出态用一个圆圈表示。在圆圈内写出态用一个圆圈表示。在圆圈内写出态用一个圆圈表示。在圆圈内写出S S S Si i i i以及表示这个状态的二进制编码。状态之以及表示这个状态的二进制编码。状态之以及表示这个状态的二进制编码。状态之以及表示这个状态的二进制编码。状态之间的转移用带箭头的线段表示，箭头方向的状态是下一个状态，并在线上标出间的转移用带箭头的线段表示，箭头方向的状态是下一个状态，并在线
78、上标出间的转移用带箭头的线段表示，箭头方向的状态是下一个状态，并在线上标出间的转移用带箭头的线段表示，箭头方向的状态是下一个状态，并在线上标出转向这下一个状态应有的输入信号的值以及这时的输出信号的值。转向这下一个状态应有的输入信号的值以及这时的输出信号的值。转向这下一个状态应有的输入信号的值以及这时的输出信号的值。转向这下一个状态应有的输入信号的值以及这时的输出信号的值。输入和输出输入和输出输入和输出输入和输出之间加一小斜线。之间加一小斜线。之间加一小斜线。之间加一小斜线。2 2 2 2、写出状态转移表写出状态转移表写出状态转移表写出状态转移表。状态转移表的格式一般是把当前状态写在最左列，紧接
79、。状态转移表的格式一般是把当前状态写在最左列，紧接。状态转移表的格式一般是把当前状态写在最左列，紧接。状态转移表的格式一般是把当前状态写在最左列，紧接着的是为该状态指定的二进制数，然后是输入信号，再就是下一个状态，最后着的是为该状态指定的二进制数，然后是输入信号，再就是下一个状态，最后着的是为该状态指定的二进制数，然后是输入信号，再就是下一个状态，最后着的是为该状态指定的二进制数，然后是输入信号，再就是下一个状态，最后是为下一个状态所指定的二进制数。表中的内容要根据状态转移图来填写。是为下一个状态所指定的二进制数。表中的内容要根据状态转移图来填写。是为下一个状态所指定的二进制数。表中的内容要根
80、据状态转移图来填写。是为下一个状态所指定的二进制数。表中的内容要根据状态转移图来填写。3 3 3 3、写出下一个状态的布尔表达式，并尽可能化简写出下一个状态的布尔表达式，并尽可能化简写出下一个状态的布尔表达式，并尽可能化简写出下一个状态的布尔表达式，并尽可能化简。表达式输入包括当前状态。表达式输入包括当前状态。表达式输入包括当前状态。表达式输入包括当前状态和输入信号，输出依使用的触发器类型确定。和输入信号，输出依使用的触发器类型确定。和输入信号，输出依使用的触发器类型确定。和输入信号，输出依使用的触发器类型确定。4 4 4 4、写出输出信号的真值表写出输出信号的真值表写出输出信号的真值表写出输
81、出信号的真值表。真值表的输入部分包括当前状态和输入信号。输。真值表的输入部分包括当前状态和输入信号。输。真值表的输入部分包括当前状态和输入信号。输。真值表的输入部分包括当前状态和输入信号。输出信号真值表也可以和状态转移表合在一起写，若信号较多，也可以分开写。出信号真值表也可以和状态转移表合在一起写，若信号较多，也可以分开写。出信号真值表也可以和状态转移表合在一起写，若信号较多，也可以分开写。出信号真值表也可以和状态转移表合在一起写，若信号较多，也可以分开写。5 5 5 5、写出输出信号的布尔表达式并化简写出输出信号的布尔表达式并化简写出输出信号的布尔表达式并化简写出输出信号的布尔表达式并化简。
82、6 6 6 6、根据下一状态和输出信号的布尔表达式，画出逻辑图根据下一状态和输出信号的布尔表达式，画出逻辑图根据下一状态和输出信号的布尔表达式，画出逻辑图根据下一状态和输出信号的布尔表达式，画出逻辑图。43七段显示十进制数双向计数器设计七段显示十进制数双向计数器设计十进制计数器有十进制计数器有十进制计数器有十进制计数器有0 0 0 0到到到到9 9 9 9共共共共10101010个状态，所以我们需要用个状态，所以我们需要用个状态，所以我们需要用个状态，所以我们需要用loglogloglog2 2 2 210=410=410=410=4位二位二位二位二进制编码来区分它们，即需要进制编码来区分它们
83、，即需要进制编码来区分它们，即需要进制编码来区分它们，即需要4 4 4 4个触发器。另外，还要有一位外部输入个触发器。另外，还要有一位外部输入个触发器。另外，还要有一位外部输入个触发器。另外，还要有一位外部输入来指明是做加计数还是减计数。每个时钟脉冲到来时，计数器的值加来指明是做加计数还是减计数。每个时钟脉冲到来时，计数器的值加来指明是做加计数还是减计数。每个时钟脉冲到来时，计数器的值加来指明是做加计数还是减计数。每个时钟脉冲到来时，计数器的值加1 1 1 1或减或减或减或减1 1 1 1。我们用七段显示器来显示这我们用七段显示器来显示这我们用七段显示器来显示这我们用七段显示器来显示这4 4
84、4 4位二进制编码所代表的十进制数。七端位二进制编码所代表的十进制数。七端位二进制编码所代表的十进制数。七端位二进制编码所代表的十进制数。七端显示器有发光二极管显示和液晶显示两种，被广泛用在数字式钟表、显示器有发光二极管显示和液晶显示两种，被广泛用在数字式钟表、显示器有发光二极管显示和液晶显示两种，被广泛用在数字式钟表、显示器有发光二极管显示和液晶显示两种，被广泛用在数字式钟表、计算器、仪表中，来显示十进制数据。如图所示，我们用计算器、仪表中，来显示十进制数据。如图所示，我们用计算器、仪表中，来显示十进制数据。如图所示，我们用计算器、仪表中，来显示十进制数据。如图所示，我们用a a a a、b
85、 b b b、c c c c、d d d d、e e e e、f f f f、g g g g表示每段的控制信号，当控制信号为表示每段的控制信号，当控制信号为表示每段的控制信号，当控制信号为表示每段的控制信号，当控制信号为1 1 1 1时，相应的段发光。由时，相应的段发光。由时，相应的段发光。由时，相应的段发光。由此我们可以得到此我们可以得到此我们可以得到此我们可以得到10101010个十进制数字所对应的各个信号值。个十进制数字所对应的各个信号值。个十进制数字所对应的各个信号值。个十进制数字所对应的各个信号值。a ag gd dc cb bf fe e44七段显示十进制数双向计数器设计七段显示十
86、进制数双向计数器设计 定义变量：定义变量：定义变量：定义变量：I-I-I-I-加计数加计数加计数加计数/ / / /减计数，减计数，减计数，减计数，I=1I=1I=1I=1时加，时加，时加，时加，I=0I=0I=0I=0时时时时减；减；减；减；Q3,Q2,Q1,Q0Q3,Q2,Q1,Q0Q3,Q2,Q1,Q0Q3,Q2,Q1,Q0表示表示表示表示当前状态，从当前状态，从当前状态，从当前状态，从0000000000000000到到到到1001100110011001分别表示十进制数的分别表示十进制数的分别表示十进制数的分别表示十进制数的0 0 0 09 9 9 9；D3,D2,D1,D0D3,D
87、2,D1,D0D3,D2,D1,D0D3,D2,D1,D0表示下表示下表示下表示下一个状态；一个状态；一个状态；一个状态；a,b,c,d,e,f,ga,b,c,d,e,f,ga,b,c,d,e,f,ga,b,c,d,e,f,g为七段显示器的控制信号。用为七段显示器的控制信号。用为七段显示器的控制信号。用为七段显示器的控制信号。用S0S0S0S0S9S9S9S9来命名来命名来命名来命名0 0 0 09 9 9 9这这这这10101010个状态。状态转移图如下：个状态。状态转移图如下：个状态。状态转移图如下：个状态。状态转移图如下：S0S000000000S1S100010001S2S200100
88、010S3S300110011S9S910011001S4S401000100S8S810001000S7S701110111S6S601100110S5S5010101011/11111101/11111101/01100001/01100001/11011011/11011011/11110011/11110011/01100111/01100111/10110111/10110111/10111111/10111111/11100001/11100001/11111111/11111111/11110111/11110110/01100000/01100000/11011010/1101
89、1010/11110010/11110010/01100110/01100110/10110110/10110110/10111110/10111110/11100000/11100000/11111110/11111110/11110110/11110110/11111100/111111045 状态转移与输出信号真值表状态转移与输出信号真值表状态转移与输出信号真值表状态转移与输出信号真值表(I=1(I=1(I=1(I=1部分部分部分部分) ) ) )：Q3 Q2 Q1 Q0 I D3 D2 D1 D0 a b c d e f gQ3 Q2 Q1 Q0 I D3 D2 D1 D0 a b c
90、 d e f g0 0 0 0 1 0 0 0 1 1 1 1 1 1 1 00 0 0 0 1 0 0 0 1 1 1 1 1 1 1 00 0 0 1 1 0 0 1 0 0 1 1 0 0 0 00 0 0 1 1 0 0 1 0 0 1 1 0 0 0 00 0 1 0 1 0 0 1 1 1 1 0 1 1 0 10 0 1 0 1 0 0 1 1 1 1 0 1 1 0 10 0 1 1 1 0 1 0 0 1 1 1 1 0 0 10 0 1 1 1 0 1 0 0 1 1 1 1 0 0 10 1 0 0 1 0 1 0 1 0 1 1 0 0 1 10 1 0 0 1 0 1
91、 0 1 0 1 1 0 0 1 10 1 0 1 1 0 1 1 0 1 0 1 1 0 1 10 1 0 1 1 0 1 1 0 1 0 1 1 0 1 10 1 1 0 1 0 1 1 1 1 0 1 1 1 1 10 1 1 0 1 0 1 1 1 1 0 1 1 1 1 10 1 1 1 1 1 0 0 0 1 1 1 0 0 0 00 1 1 1 1 1 0 0 0 1 1 1 0 0 0 01 0 0 0 1 1 0 0 1 1 1 1 1 1 1 11 0 0 0 1 1 0 0 1 1 1 1 1 1 1 11 0 0 1 1 0 0 0 0 1 1 1 1 0 1 11 0
92、 0 1 1 0 0 0 0 1 1 1 1 0 1 11 0 1 0 1 X X X X X X X X X X X1 0 1 0 1 X X X X X X X X X X X1 0 1 1 1 X X X X X X X X X X X1 0 1 1 1 X X X X X X X X X X X1 1 0 0 1 X X X X X X X X X X X1 1 0 0 1 X X X X X X X X X X X1 1 0 1 1 X X X X X X X X X X X1 1 0 1 1 X X X X X X X X X X X1 1 1 0 1 X X X X X X X
93、X X X X1 1 1 0 1 X X X X X X X X X X X1 1 1 1 1 X X X X X X X X X X X1 1 1 1 1 X X X X X X X X X X X七段显示十进制数双向计数器设计七段显示十进制数双向计数器设计46 D0D0的卡诺图化简：的卡诺图化简：Q3 Q2Q3 Q20 00 00 10 11 11 11 01 0Q0Q0Q1Q11 10 00 01 10 01 11 10 01 10 00 01 10 01 11 10 01 11 11 11 11 1X XX XX XX XX XX X1 11 11 11 11 1X XX XX XX
94、XX XX XI I0 01 1/I/Q0/I/Q0I/Q0I/Q0D=/Q0D=/Q0七段显示十进制数双向计数器设计七段显示十进制数双向计数器设计47 a a a a的卡诺图化简：的卡诺图化简：的卡诺图化简：的卡诺图化简：Q3 Q2Q3 Q20 00 00 10 11 11 11 01 0Q0Q0Q1Q11 10 00 01 10 01 11 10 01 11 11 11 1X XX XX XX XX XX X1 11 11 11 1Q1Q1Q3Q3Q2Q0Q2Q0/Q2/Q0/Q2/Q0a=/Q2/Q0+Q2Q0+Q1+Q3a=/Q2/Q0+Q2Q0+Q1+Q3七段显示十进制数双向计数器设
95、计七段显示十进制数双向计数器设计48 七段显示十进制数双向计数器的逻辑图：七段显示十进制数双向计数器的逻辑图：七段显示十进制数双向计数器的逻辑图：七段显示十进制数双向计数器的逻辑图：I ICLOCKCLOCKD0D0D1D1D2D2D3D3Q0Q0Q1Q1Q2Q2Q3Q3/Q0/Q0/Q1/Q1/Q2/Q2/Q3/Q3D DC CQ QD DC CQ QD DC CQ QD DC CQ Qa ab bc cd de ef fg gh h产生产生下一下一个状个状态的态的组合组合逻辑逻辑电路电路产生产生七段七段显示显示器控器控制信制信号的号的组合组合逻辑逻辑电路电路七段七段显示显示器器七段显示十进
96、制数双向计数器设计七段显示十进制数双向计数器设计49思考题思考题1 1、布尔代数的常用公式有哪些？、布尔代数的常用公式有哪些？2 2、如何进行真值表和逻辑表达式的相互转换？、如何进行真值表和逻辑表达式的相互转换？3 3、逻辑函数的化简方法有哪些？、逻辑函数的化简方法有哪些？4 4、什么叫组合逻辑电路？什么叫时序逻辑电路？、什么叫组合逻辑电路？什么叫时序逻辑电路？5 5、简述组合逻辑电路的设计方法。、简述组合逻辑电路的设计方法。6 6、简述、简述D D触发器的功能？触发器的功能？7 7、如何用、如何用D D触发器搭建带写入控制端的寄存器？触发器搭建带写入控制端的寄存器？8 8、时序电路的设计方法是什么？、时序电路的设计方法是什么？50
