《MOS集成电路的基本制造工艺ppt课件》由会员分享，可在线阅读，更多相关《MOS集成电路的基本制造工艺ppt课件（67页珍藏版）》请在金锄头文库上搜索。
1、半半导体体集成集成电路路1.1.双极集成双极集成电路的根本工路的根本工艺2.2.双极集成双极集成电路中元件构造路中元件构造pn+n-epin+P-Sin+-BLCBESP+P+双极集成双极集成电路的根本工路的根本工艺P-SiTepiCBEpn+n-epin+P-SiP+P+Sn+-BLTepiAATBL-uptepi-oxxmcxjc四层三结构造的双极晶体管四层三结构造的双极晶体管双极集成双极集成电路中元件构造路中元件构造ECB相关知识点相关知识点隐埋埋层的作用、的作用、电隔离的概念、寄生晶体管隔离的概念、寄生晶体管 MOS MOS MOS MOS集成集成集成集成电电路的工路的工路的工路的工艺
2、艺 P P P P阱阱阱阱CMOSCMOSCMOSCMOS工工工工艺艺 BiCMOS BiCMOS BiCMOS BiCMOS集成集成集成集成电电路的工路的工路的工路的工艺艺 N N N N阱阱阱阱CMOSCMOSCMOSCMOS工工工工艺艺 双阱双阱双阱双阱CMOSCMOSCMOSCMOS工工工工艺艺MOS晶体管的动作晶体管的动作 MOS晶体管本质上是一种使晶体管本质上是一种使电流时而流过，时而切断的开关电流时而流过，时而切断的开关n+n+P型硅基板型硅基板栅极金属栅极金属绝缘层绝缘层SiO2半半导导体体基基板板漏极漏极源极源极N N沟沟沟沟MOSMOS晶体管的根本构造晶体管的根本构造晶体管
3、的根本构造晶体管的根本构造源极源极(S)漏极漏极(D)栅极栅极(G)silicon substratesourcedraingategateoxideoxideoxideoxidetop nitridemetal connection to sourcemetal connection to gatemetal connection to drainpolysilicon gatedoped siliconfield oxidegate oxideMOS晶体管的立体构造晶体管的立体构造在硅在硅衬底上制造底上制造MOS晶体管晶体管silicon substratesilicon substrat
4、eoxideoxidefield oxidesilicon substrateoxideoxidephotoresistphotoresistShadow on photoresistphotoresistphotoresistExposed area of photoresistChrome platedglass maskUltraviolet Lightsilicon substrateoxideoxide非感光区域非感光区域silicon substrate感光区域感光区域oxideoxidephotoresistphotoresistShadow on photoresistsili
5、con substrateoxideoxidephotoresistphotoresistphotoresist显影影silicon substrateoxideoxideoxideoxidesilicon substratephotoresistphotoresist腐蚀腐蚀silicon substrateoxideoxideoxideoxidesilicon substratefield oxide去胶去胶silicon substrateoxideoxideoxideoxidegate oxidegate oxidethin oxide layersilicon substrateox
6、ideoxideoxideoxidepolysiliconpolysilicongate oxidesilicon substrateoxideoxideoxideoxidegategategateultra-thin gate oxidepolysilicongatesilicon substrateoxideoxideoxideoxidegategategatephotoresistphotoresistScanning direction of ion beamimplanted ions in active region of transistorsImplanted ions in
7、photoresist to be removed during resist strip. sourcedrainion beamsilicon substrateoxideoxideoxideoxidegategategatesourcedraindoped silicon自自对准工准工艺1.1.在有源区上覆盖一层薄氧化层在有源区上覆盖一层薄氧化层2.2.淀积多晶硅，用多晶硅栅极幅员淀积多晶硅，用多晶硅栅极幅员刻蚀多晶硅刻蚀多晶硅3.3.以多晶硅栅极图形为掩膜板，刻以多晶硅栅极图形为掩膜板，刻蚀氧化膜蚀氧化膜4.4.离子注入离子注入silicon substratesourcedraing
8、ategatesilicon substrategategatecontact holesdrainsourcesilicon substrategategatecontact holesdrainsource完好的完好的简单MOS晶体管构造晶体管构造silicon substratesourcedraingategateoxideoxideoxideoxidetop nitridemetal connection to sourcemetal connection to gatemetal connection to drainpolysilicon gatedoped siliconfie
9、ld oxidegate oxideCMOSFETP型型 si subn+gategateoxideoxiden+gategateoxideoxideoxideoxidep+p+VDDP阱工艺阱工艺N阱工艺阱工艺双阱工艺双阱工艺P-P+P+N+N+P+N+VSSVOUTVINVDDN-P+P+N+N+P+N+VSSVOUTVINVDDP-P+P+N+N+P+N+VSSVOUTVINN-SiP-SiN-I-SiN+-Si掩膜掩膜1： P阱光刻阱光刻P-wellP-well N+ N+ P+ P+ N+ P+N-SiP详细步骤如下：详细步骤如下：1生长二氧化硅湿法氧化：生长二氧化硅湿法氧化：Si(
10、固体固体)+ 2H2O SiO2固体固体+2H22P阱光刻：阱光刻：涂胶涂胶涂胶涂胶腌膜腌膜腌膜腌膜对对准准准准曝光曝光曝光曝光光源光源显显影影影影硼硼硼硼掺杂掺杂离子注入离子注入离子注入离子注入刻刻刻刻蚀蚀等离子体刻等离子体刻等离子体刻等离子体刻蚀蚀去胶去胶去胶去胶P+去除氧化膜去除氧化膜去除氧化膜去除氧化膜P-well3P阱掺杂：阱掺杂：离子源离子源离子源离子源高高高高压压电电源源源源电流电流积分积分器器离子束离子束离子束离子束掩膜掩膜2： 光刻有源区光刻有源区有源区：有源区：nMOS、PMOS 晶体管构成的区域晶体管构成的区域P+N+N+P+N-SiP-wellP-wellP-well
11、淀积氮化硅淀积氮化硅 光刻有源区光刻有源区 场区氧化场区氧化 去除有源区氮化硅及二氧化硅去除有源区氮化硅及二氧化硅SiO2隔离岛隔离岛有源区depositednitride layer有源区光刻板N型p型MOS制造区域(漏-栅-源)P-well1. 淀积氮化硅：淀积氮化硅：氧化膜生长湿法氧化氧化膜生长湿法氧化P-well氮化膜生长氮化膜生长P-well涂胶涂胶P-well对版曝光对版曝光有源区光刻板有源区光刻板2. 光刻有源区：光刻有源区：P-well显影显影P-well氮化硅刻蚀去胶氮化硅刻蚀去胶3. 场区氧化：场区氧化：P-well场区氧化湿法氧化场区氧化湿法氧化P-well去除氮化硅薄膜
12、及有源区去除氮化硅薄膜及有源区SiO2掩膜掩膜3： 光刻多晶硅光刻多晶硅P-well去除氮化硅薄膜及有源区去除氮化硅薄膜及有源区SiO2P-wellP+N+N+P+N-SiP-well栅极氧化膜栅极氧化膜多晶硅栅极多晶硅栅极 生长栅极氧化膜生长栅极氧化膜 淀积多晶硅淀积多晶硅 光刻多晶硅光刻多晶硅P-well生长栅极氧化膜生长栅极氧化膜P-well淀积多晶硅淀积多晶硅P-well涂胶光刻涂胶光刻多晶硅光刻板多晶硅光刻板P-well多晶硅刻蚀多晶硅刻蚀掩膜4 ：P+区光刻 1、P+区光刻区光刻 2、离子注入、离子注入B+，栅区有多晶硅做掩蔽，栅区有多晶硅做掩蔽， 称为硅栅自对准工艺。称为硅栅自对
13、准工艺。 3、去胶、去胶P-wellP+N+N+P+N-SiP-wellP-wellP+P+P-wellP+P-wellP+P+硼离子注入硼离子注入去胶去胶掩膜5 ：N+区光刻 1、N+区光刻区光刻 2、离子注入、离子注入P+，栅区有多晶硅做掩蔽，栅区有多晶硅做掩蔽， 称为硅栅自对准工艺。称为硅栅自对准工艺。 3、去胶、去胶P-wellP+N+N+P+N-SiP-wellP-wellP+P+N+N+P-wellN+P-wellP+P+磷离子注入磷离子注入去胶去胶P+P+N+N+掩膜6 ：光刻接触孔1、淀积、淀积PSG.2、光刻接触孔、光刻接触孔3、刻蚀接触孔、刻蚀接触孔P-wellP+N+N+
14、P+N-SiP-wellP-wellP+P+N+N+磷硅玻璃磷硅玻璃PSG)掩膜6 ：光刻接触孔P-wellP+P+N+N+淀积PSGP-wellP+P+N+N+光刻接触孔P-wellP+P+N+N+刻蚀接触孔P-wellP+P+N+N+去胶掩膜7 ：光刻铝线1、淀积铝、淀积铝.2、光刻铝、光刻铝3、去胶、去胶P-wellP-wellP+P+N+N+P-wellP+P+N+N+铝线铝线PSG场氧场氧栅极氧化膜栅极氧化膜P+区区P-wellN-型硅极板型硅极板多晶硅多晶硅N+区区Example: Intel 0.25 micron Process5 metal layersTi/Al - Cu/
15、Ti/TiNPolysilicon dielectricInterconnect Impact on Chip掩膜8 ：刻钝化孔CircuitPADCHIP双阱规范CMOS工艺P+p-epip welln wellp+n+gate oxideAl (Cu)tungstenSiO2SiO2TiSi2field oxide添加器件密度添加器件密度防止寄生晶体管效防止寄生晶体管效应闩锁效效应p-epiP阱阱n+STITiSi2STI深亚微米深亚微米CMOS晶体管构造晶体管构造STISTISTIN阱阱n-n+n-p+p-p+p-源/漏扩展区浅槽隔离侧墙多晶硅硅化物功耗功耗驱动才干驱动才干CMOS双极型
16、双极型Bi-CMOSBiCMOS集成电路工艺BiCMOS工艺分类工艺分类以以CMOS工工艺为根底的根底的BiCMOS工工艺以双极工以双极工艺为根底的根底的BiCMOS工工艺。以以P阱阱CMOS工艺为根底的工艺为根底的BiCMOS工艺工艺NPN晶体管晶体管电电流增益小；流增益小；集集电电极的串极的串联电联电阻很大阻很大;NPN管管C极只能接固定极只能接固定电电位，从而限制了位，从而限制了NPN管的运用管的运用以以N阱阱CMOS工艺为根底的工艺为根底的BiCMOS工艺工艺NPN具有具有较较薄的基区，提高了其性能；薄的基区，提高了其性能；N阱使得阱使得NPN管管C极与极与衬衬底隔开，可根据底隔开，可
17、根据电电路需求接路需求接电电位位集集电电极串极串联电联电阻阻还还是太大，影响双极器件的是太大，影响双极器件的驱动驱动才干才干在在现有有N阱阱CMOS工工艺上添加一上添加一块掩膜板掩膜板 以以N N阱阱CMOSCMOS工艺为根底的改良工艺为根底的改良BiCMOSBiCMOS工艺工艺使使NPN管的集管的集电极串极串联电阻减小阻减小5 6倍；倍；使使CMOS器件的抗器件的抗闩锁性能大大提高性能大大提高三、后部封装三、后部封装 在另外厂房在另外厂房1反面减薄反面减薄2切片切片3粘片粘片4压焊：金丝球焊压焊：金丝球焊5切筋切筋6整形整形7密封密封8沾锡：保证管脚的电学接触沾锡：保证管脚的电学接触9老化老化10成测成测11打印、包装打印、包装金丝劈加热压焊三、后部封装三、后部封装 在另外厂房在另外厂房作作业：1. 课本P14，1.2题2. 以下图是NMOS晶体管的立体构造图，请 标出各区域称号及掺杂类型，并画出这个器件的幅员包括接触孔和金属线。3. 名词解释：MOS NMOS PMOS CMOS 场氧、有源区、硅栅自对准工艺
