《数字系统设计：数字系统设计方法》由会员分享，可在线阅读，更多相关《数字系统设计：数字系统设计方法（40页珍藏版）》请在金锄头文库上搜索。
1、 数字系统设计方法数字系统设计方法内容纲要内容纲要数字系统的层次化结构数字系统的层次化结构数字系统设计过程的四个级别：性能级、功能级、结构级、物理级。数字系统设计过程的四个级别：性能级、功能级、结构级、物理级。自顶向下（自顶向下（top-downtop-down）设计方法）设计方法自顶向下的设计方法是一种由抽象的定义到具体的实现、由高层次到自顶向下的设计方法是一种由抽象的定义到具体的实现、由高层次到低层次的转换逐步求精的设计方法。低层次的转换逐步求精的设计方法。模块设计（系统设计）模块设计（系统设计）模块化技术就是将系统总的功能分解成若干个子功能，通过仔细定义模块化技术就是将系统总的功能分解成
2、若干个子功能，通过仔细定义和描述的子系统来实现相应子功能。和描述的子系统来实现相应子功能。设计举例：串行数据接收器设计举例：串行数据接收器详述串行数据接收器的设计过程详述串行数据接收器的设计过程设计举例：迭代技术设计举例：迭代技术从逻辑设计转换成电路实现的物理设计过程当中，迭代是一类很有用从逻辑设计转换成电路实现的物理设计过程当中，迭代是一类很有用的技术。的技术。可编程专用芯片设计的流程可编程专用芯片设计的流程数字系统层次化结构数字系统层次化结构数字系统设计过程可以分为四个层次：数字系统设计过程可以分为四个层次：1.1.性能级性能级2.2.功能级功能级3.3.结构级结构级4.4.物理级物理级系
3、统设计系统设计：将性能级的说明映射为功能：将性能级的说明映射为功能级的设计过程级的设计过程逻辑设计逻辑设计：将功能级的描述转换为结构：将功能级的描述转换为结构（逻辑）的过程（逻辑）的过程物理设计物理设计：将逻辑结构转换为物理级：将逻辑结构转换为物理级（电路）的实现（电路）的实现性能级功能级系统设计逻辑设计结构级物理设计物理级数字系统层次化结构数字系统层次化结构数数字字系系统统设设计计的四个层次的四个层次 性能级：性能级：要要求求回回答答开开发发系系统统“做做什么什么”这个问题这个问题功能级：功能级：把把系系统统划划分分为为若若干干子子系系统统结构级：结构级：将将模模块块的的功功能能描描述述转转
4、化化为为实实现现模模块块功功能能的的具具体体硬件和软件的描述硬件和软件的描述物理级：物理级：物物理理级级也也称称为为电电路路级级。它它把把上上一一步步描描述述功功能能的的算算法法转为物理实现转为物理实现自顶向下设计方法自顶向下设计方法性能级功能级系统设计逻辑设计结构级物理设计物理级 自顶向下的设计方法采用系统层次结自顶向下的设计方法采用系统层次结构，将系统的设计构，将系统的设计分成几个层次进行描述分成几个层次进行描述。 由系统的由系统的性能级描述性能级描述导出实现系统功导出实现系统功能的算法，即能的算法，即系统设计系统设计。 由由功能级描述功能级描述设计出系统结构框图，设计出系统结构框图，然后
5、进行然后进行逻辑设计逻辑设计，详细给出实现系统的，详细给出实现系统的硬件和软件描述。硬件和软件描述。模块技术模块技术( (系统设计系统设计) ) 模块化技术就是模块化技术就是将系统总的功能分解成若干个将系统总的功能分解成若干个子功能，子功能，通过仔细定义和描述的子系统来实现相应通过仔细定义和描述的子系统来实现相应子功能。子功能。模块技术是系统设计中的主要技术模块技术是系统设计中的主要技术 一个系统的实现可以有多种方案，划分功能一个系统的实现可以有多种方案，划分功能模块也有多种模块结构。结构决定系统的品质，模块也有多种模块结构。结构决定系统的品质，一个结构合理的系统可望通过参数的调整获得最一个结
6、构合理的系统可望通过参数的调整获得最佳的性能。在划分系统的模块结构时，应考虑以佳的性能。在划分系统的模块结构时，应考虑以下几个方面：下几个方面：限制条件：技术的先进性和可行性、经费、开发时间、可获得的资料等期望的目标：功能、易理解性、可靠性、易维护性等如何将系统划分为一组相对独立又相互联系的模块模块之间有哪些数据流和控制流信息如何有规则地控制各模块交互作用如何评价模块结构的质量模块技术模块技术( (系统设计系统设计) )系统模块结构的方法系统模块结构的方法模块结构框图模块结构框图：以框图：以框图的形式表示系统由哪些的形式表示系统由哪些模块组成以及模块之间模块组成以及模块之间的相互关系。的相互关
7、系。模模块块功功能能说说明明：采采用用自自然然语语言言或或专专用用语语言言，以以算算法法形形式式描描述述模模块块的的输输入入/ /输输出出信信号号和和模模块块的的功功能能、作作用用和和限限制。制。例：串行数据接收器例：串行数据接收器性能级设计性能级设计u数据多少位？数据多少位？u传输格式？传输格式？u传输速率？传输速率？u信号电平？信号电平？u其他？其他？ 设串行数据设串行数据8 8位，奇校验，按位，奇校验，按RS232CRS232C格式传输（如格式传输（如上图所示），上图所示），TTLTTL电平，传输速率电平，传输速率100KBPS100KBPS。要求并行。要求并行输出接收数据且指出所收数据
8、是否有奇偶误差。输出接收数据且指出所收数据是否有奇偶误差。 系统结构级设计系统结构级设计设定输入输出变量设定输入输出变量构思数据处理器功能构思数据处理器功能部件部件列出控制器应输出的列出控制器应输出的控制信号控制信号列出数据处理器应输列出数据处理器应输出的状态信号出的状态信号外部输入数据为外部输入数据为X X ，输出分别为，输出分别为Z(8Z(8位数据位数据) )，C C（输出标志），（输出标志），P P（奇偶误差指示）。（奇偶误差指示）。其中：其中：C=1 C=1 输出数据有效；输出数据有效；C=0 C=0 输出数据无效输出数据无效P=1 P=1 有奇偶误差；有奇偶误差； P=0 P=0 无
9、奇偶误差无奇偶误差移位寄存器移位寄存器(R), (R), 计数器计数器(CNT), (CNT), 触发器触发器(C), (C), 触发器触发器(P)(P)和相关组合逻辑等和相关组合逻辑等清零信号，移位信号，计数控制信号，触清零信号，移位信号，计数控制信号，触发器发器P P和触发器和触发器C C置置1 1置置0 0信号等信号等起始信号，收到起始信号，收到8 8位，奇偶误差位，奇偶误差例：串行数据接收器例：串行数据接收器根据上面的分析，可以得到系统的结构框图如下:组合电路组合电路CNTRCP控制器控制器XZST控制器应该输出的信号：控制器应该输出的信号：清零信号、移位信号、计清零信号、移位信号、计
10、数器控制信号、触发器数器控制信号、触发器P P和和触发器触发器C C置置1 1置置0 0信号。信号。数据处理器反馈给控制器的信号：数据处理器反馈给控制器的信号：起始信号、已收到起始信号、已收到8 8位数据、有奇偶位数据、有奇偶误差误差虚线框内对应的是虚线框内对应的是数据处理器数据处理器例：串行数据接收器例：串行数据接收器逻辑级设计：逻辑级设计：(A) 处理器处理器设计和选择各功能部件设计和选择各功能部件: :右移移位寄存器右移移位寄存器 74194计数器计数器74163触发器触发器741109奇偶校验电路奇偶校验电路 743280定义处理器状态信号定义处理器状态信号, , 列出状态变量表列出状
11、态变量表设处理器的输出状态信息为设处理器的输出状态信息为S1（起始位），S2（已收到8位），S3（有奇偶误差），如如表：表：例：串行数据接收器例：串行数据接收器画出数据处理器逻辑图:例：串行数据接收器例：串行数据接收器T1194T1194DsrQ3Q0 Q3MAMBT1194T1194DsrQ3Q0 Q3MAMBZ(MSB)Z(LSB)T1163T1163S1CrQDS2QKJQT1190T1190QKJQT1190T1190+S2xSTCPCLRREADSTCS144T3280T3280FE8S3xz串行数据接收器数据处理器逻辑图串行数据接收器数据处理器逻辑图例：串行数据接收器例：串行数据接
12、收器逻辑级设计：逻辑级设计：( (B) B) 控制器控制器1.1.根据系统功能画控制器的根据系统功能画控制器的ASMASM图图( (右图右图) )：S1S1CLRCLRS2S2S3S3READREADSTCPSTCPSTCSTCT0T00 0T1T11 10 01 11 10 00 02.2.求控制器逻辑表达式和求控制器逻辑表达式和控制信号表达式如下：控制信号表达式如下：3.3.画出控制器的逻辑图：画出控制器的逻辑图：例：串行数据接收器例：串行数据接收器QQDS1S2S3STCPCLRREADSTCCRT1T0+串行数据接收器控制器逻辑图串行数据接收器控制器逻辑图串行数据接收器串行数据接收器物
13、理级设计：物理级设计：系统布局、布线、系统布局、布线、PCBPCB、组装、调试等（略）、组装、调试等（略）至此，我们完成了串行数据接收器的整个设计工作。由于至此，我们完成了串行数据接收器的整个设计工作。由于其本身功能就不复杂，所以其设计工作不太复杂。用其本身功能就不复杂，所以其设计工作不太复杂。用VHDLVHDL可以轻松的简化设计过程可以轻松的简化设计过程( (当然，设计思路仍然是自顶而当然，设计思路仍然是自顶而下的设计方法和模块划分下的设计方法和模块划分) )，使设计过程尽可能脱离硬件。，使设计过程尽可能脱离硬件。具体程序见教材具体程序见教材P127P127给出的给出的VHDLVHDL实现。
14、实现。迭代技术迭代技术 从逻辑设计转换成电路实现的物理设计过程当中，迭代是一类很有用从逻辑设计转换成电路实现的物理设计过程当中，迭代是一类很有用的技术。的技术。 迭代的思想是利用问题本身包含的结构特性，用简单的逻辑子网络代迭代的思想是利用问题本身包含的结构特性，用简单的逻辑子网络代替复杂的组合逻辑网络，实现要求的处理功能。替复杂的组合逻辑网络，实现要求的处理功能。从而最大限度降低了逻辑从而最大限度降低了逻辑网络的设计难度，简化了设计过程。提高系统的性能网络的设计难度，简化了设计过程。提高系统的性能/ /价格比。价格比。 迭代可以是迭代可以是时间意义上的迭代，时间意义上的迭代，即由简单的逻辑子网
15、络，在时钟控制即由简单的逻辑子网络，在时钟控制下对被处理的信息重复执行基本的运算，最终以串行处理的方式完成复杂下对被处理的信息重复执行基本的运算，最终以串行处理的方式完成复杂网络所要完成的功能。网络所要完成的功能。 迭代也可以是迭代也可以是空间意义上的迭代，空间意义上的迭代，即由简单的逻辑子网络重复组合，即由简单的逻辑子网络重复组合，以并行处理方式完成复杂网络的功能以并行处理方式完成复杂网络的功能 当然，也可以是时间迭代和空间迭代的组合。当然，也可以是时间迭代和空间迭代的组合。网络输入网络输入迭代技术迭代技术空间迭代网络基本模型空间迭代网络基本模型 由于迭代网络是结构高度重复的组合逻辑网络，所
16、以有可能利用结构相同的由于迭代网络是结构高度重复的组合逻辑网络，所以有可能利用结构相同的子网络作为单元电路，通过适当的串接来形成所要求的结构，以达到空间意义上子网络作为单元电路，通过适当的串接来形成所要求的结构，以达到空间意义上的迭代。下图的迭代。下图( (左左), ), 示出了单元电路的一般形式。示出了单元电路的一般形式。 单元电路通常有两种不同类型的输入，即来自外部的一次输入和来自串接链单元电路通常有两种不同类型的输入，即来自外部的一次输入和来自串接链路前级的二次输入。同样输出也有两类，即直接输出到外部的一次输出和输出到路前级的二次输入。同样输出也有两类，即直接输出到外部的一次输出和输出到
17、串接链路次级的二次输出。串接链路次级的二次输出。二次输入和二次输出是建立子网络之间联系的纽带。二次输入和二次输出是建立子网络之间联系的纽带。 单位单位1 1 单位单位2 2 单位单位n n 网络输出网络输出边边界界输输出出边边界界输输入入空间网络迭代基本模型空间网络迭代基本模型 X1jX2jXnjZ1jZ2jZnjy1jy2jymjy1,j+1y2,j+1ym,j+1来自来自j-1j-1级的二次级的二次输入输入输出到输出到j+1j+1级级的二次的二次输出输出第第j j个子网络个子网络一次输入一次输入一次输出一次输出迭代技术迭代技术时间迭代网络基本模型时间迭代网络基本模型 子网络在时钟控制下，接
18、收来自信息寄存器子网络在时钟控制下，接收来自信息寄存器A A，E E通过移位的串行输入，通过移位的串行输入，在子网络内作串行处理后，串行输出到结果寄存器在子网络内作串行处理后，串行输出到结果寄存器R R1 1 ，R Rn n 。 暂存单元暂存单元C C用于寄存子网络的二次输出，以便在时钟的下一个节拍作为子网用于寄存子网络的二次输出，以便在时钟的下一个节拍作为子网络的二次输入参加运算和操作。络的二次输入参加运算和操作。暂存单元暂存单元C C对应空间迭代方式中的边界输入。对应空间迭代方式中的边界输入。子子网网络络R1RnEAC边边界界输输出出时钟时钟y1jymjy1,j+1ym,j+1时间迭代网络
19、基本模型时间迭代网络基本模型例：例：4 4位二进制加法器迭位二进制加法器迭代网络设计代网络设计分析：分析：根据二进制数相加的运算规则可知，任意一位的和根据二进制数相加的运算规则可知，任意一位的和SiSi等于被加数等于被加数 AiAi、BiBi及来自低位的进位及来自低位的进位CiCi1 1，而其进位，而其进位CiCi则为相加后的溢出值。则为相加后的溢出值。实现实现1 1：根据这个结构特性，选用全加器根据这个结构特性，选用全加器FAFA作为子网络的单元电路，以低作为子网络的单元电路，以低 位向高位的进位值作为子网络的二次输入位向高位的进位值作为子网络的二次输入/ /输出，通过空间迭代法构输出，通过
20、空间迭代法构 成的四位并行加法器如下图。成的四位并行加法器如下图。通常最低位的进位输入通常最低位的进位输入CinCin置为置为0 0，而，而 最高位的最高位的CoutCout作为溢出标志。作为溢出标志。FAFAFAFAA1A4A3A2B4B3B2B1S4S3S2S1C3COUT = C4C1C2Cin四位并行加法器四位并行加法器例：例：4 4位二进制加法器迭位二进制加法器迭代网络设计代网络设计实现实现2 2：下图是通过时间迭代法实现的下图是通过时间迭代法实现的4 4位串行加法器。位串行加法器。分分 析析：该网络在时钟的控制下，从两个移位寄存器该网络在时钟的控制下，从两个移位寄存器A A和和B
21、B的低位端串行输的低位端串行输 出一位加数和被加数，在全加器出一位加数和被加数，在全加器FAFA中生成相应的和及进位，和作中生成相应的和及进位，和作 为结果存入为结果存入S S寄存器，进位则由寄存器，进位则由D D触发器寄存作为高一位的二次输触发器寄存作为高一位的二次输 入入 。D D触发器的初置值为触发器的初置值为0 0，其终值表示了溢出标志。，其终值表示了溢出标志。四位串行加法器四位串行加法器迭代技术迭代技术二维迭代网络二维迭代网络 前面介绍的都是利用子网络作为基本单元，在时间或空间意义上重前面介绍的都是利用子网络作为基本单元，在时间或空间意义上重复构成的一维迭代网络。复构成的一维迭代网络
22、。 也可以利用基本单元构成二维或多维网络。二维迭代网络可以用多也可以利用基本单元构成二维或多维网络。二维迭代网络可以用多种方法构成：种方法构成：1.1.完全空间意义上的迭代完全空间意义上的迭代2.2.完全时间意义上的迭代完全时间意义上的迭代3.3.水平方向为空间迭代，垂直方向为时间迭代水平方向为空间迭代，垂直方向为时间迭代4.4.水平方向为时间迭代，垂直方向为空间迭代水平方向为时间迭代，垂直方向为空间迭代例：乘法器设计例：乘法器设计1 1、性能级设计、性能级设计4 4位数字乘法器。位数字乘法器。2 2、结构级设计、结构级设计方案方案1 1：空间迭代：空间迭代分析：分析：方案方案1 1通过完全空
23、间意义通过完全空间意义上的迭代，实现上的迭代，实现4 4位二进制数相位二进制数相乘的迭代网络乘的迭代网络。特点：特点：速度快、硬件复杂速度快、硬件复杂例：乘法器设计例：乘法器设计Ba8Ba4Ba2Ba1Ba8Ba4Ba2Ba1Ba8Ba4Ba2Ba1Ba8Ba4Ba2Ba100000000b1b4b3b2P1P2P4P8P16P32P64P128方案方案2 2：时间迭代：时间迭代部分积左移累加算法部分积左移累加算法例：乘法器设计例：乘法器设计方案方案2 2：时间迭代：时间迭代部分积左移累加算法部分积左移累加算法例：乘法器设计例：乘法器设计A7 A6 A5 A4 A3 A2 A1 A0M7 M6
24、 M5 M4 M3 M2 M1 M0Q7 Q6 Q5 Q4可控全加器可控全加器控制器控制器左移命令左移命令右移命令右移命令乘数寄存器乘数寄存器Q Q累加寄存器累加寄存器A A被乘数寄存器被乘数寄存器M M加命令加命令方案方案2 2：时间迭代：时间迭代部分积左移累加算法部分积左移累加算法优点：优点：直观直观 缺点：缺点：寄存器利用率低寄存器利用率低例：乘法器设计例：乘法器设计方案方案2 2：时间迭代：时间迭代部分和右移与部分积累加算法部分和右移与部分积累加算法例：乘法器设计例：乘法器设计可控全加器可控全加器控制器控制器右移命令右移命令乘数寄存器乘数寄存器Q Q累加寄存器累加寄存器A A被乘数寄存
25、器被乘数寄存器M M加命令加命令Ar-1A2A1A0Mr-1M2M1M0Qr-1Q2Q1Q0方案方案2 2：时间迭代：时间迭代部分和右移部分和右移与部分积累加算法与部分积累加算法优点：寄存器利用率高。优点：寄存器利用率高。 例：乘法器设计例：乘法器设计经比较，决定采用下面的系统结构图：经比较，决定采用下面的系统结构图：例：乘法器设计例：乘法器设计Ar-1A0Qr-1Q0M组合逻辑网络组合逻辑网络控制单元控制单元AQTSCNTZ总结总结数字系统设计过程可以分为数字系统设计过程可以分为4 4个层次：个层次：性能级功能级系统设计逻辑设计结构级物理设计物理级性能级性能级：明确要：明确要“做什么做什么”
26、功能级功能级：将功能划分为模块将功能划分为模块结构级结构级：把系统划分为若干子系统：把系统划分为若干子系统物理级物理级：将结构级中描述功能的算：将结构级中描述功能的算法转换成物理实现法转换成物理实现 自顶向下的设计方法是一种自顶向下的设计方法是一种由抽象的定由抽象的定义到具体的实现、由高层次到低层次的转换义到具体的实现、由高层次到低层次的转换逐步求精的设计方法，并在设计过程中逐步求精的设计方法，并在设计过程中不断不断修正错误。修正错误。 这种设计方法更加接近人的一般思维方这种设计方法更加接近人的一般思维方式，利于更高效的设计开发。式，利于更高效的设计开发。总结总结模块技术模块技术模块技术模块技
27、术模块化技术就是模块化技术就是将系统总的功能分解成若干个将系统总的功能分解成若干个子功能子功能，通过仔细定义和描述的子系统来实现，通过仔细定义和描述的子系统来实现相应子功能。相应子功能。迭代技术迭代技术迭代技术迭代技术时间意义上的迭代时间意义上的迭代空间意义上的迭代空间意义上的迭代二维迭代网络二维迭代网络可编程专用芯片设计可编程专用芯片设计专用芯片的设计要求：专用芯片的设计要求：专用芯片的设计要求：专用芯片的设计要求： 为了将产品推出市场，必须保证产品符合一定的设为了将产品推出市场，必须保证产品符合一定的设计要求。计要求。稳定可靠稳定可靠满足客户满足客户基本需要基本需要可维护和可继承，可维护和
28、可继承，便于改进和升级便于改进和升级设计规范设计规范可用的产品可用的产品可移植性，便于可移植性，便于技术经验共享，技术经验共享，加快设计进度加快设计进度可编程专用芯片设计可编程专用芯片设计可编程专用芯片设可编程专用芯片设可编程专用芯片设可编程专用芯片设计最基本的流程是：计最基本的流程是：计最基本的流程是：计最基本的流程是：确定关键电路时确定关键电路时序和模块间接口序和模块间接口时序时序具体电路设计具体电路设计设计验证设计验证功能模块划分功能模块划分设计目标分析设计目标分析可编程专用芯片设计可编程专用芯片设计设计目标分析：设计目标分析：设计目标分析：设计目标分析： 主要目的是确定芯片的功能需求，
29、一般应按照产品主要目的是确定芯片的功能需求，一般应按照产品的发展计划，将目标分若干步骤来实现。的发展计划，将目标分若干步骤来实现。基本目标：确基本目标：确定基本功能定基本功能目标设计分析目标设计分析可能目标：分析可能目标：分析未来可能增加的未来可能增加的功能功能阶段目标：确阶段目标：确定划分阶段定划分阶段ASICASIC计划：确定计划：确定是否转是否转ASICASIC，什，什么时候转么时候转ASICASIC可编程专用芯片设计可编程专用芯片设计功能模块划分：功能模块划分：功能模块划分：功能模块划分： 主要目的是让设计层次分明，条理清晰。主要目的是让设计层次分明，条理清晰。 设计时序在模块划分中对
30、于数字电路设计异常重要，设计时序在模块划分中对于数字电路设计异常重要，这与软件编程中模块划分有很大的不同。这与软件编程中模块划分有很大的不同。软件设计电路设计区别直接进行功能模块的划分，再进行系统联调关键：设计各模块间的接口时序，确定关键电路的时序，再进行模块的具体设计原因软件的程序是顺序执行的，相互间不会造成影响，不存在时序的问题硬件电路是并行处理的，时序是电路中关键的一部分，对电路设计有决定性的影响打比方一个人可以决定什么时候做什么事，不会造成冲突多个人协作时，就要明细分工，协调，否则一直无成。可编程专用芯片设计可编程专用芯片设计确定关键电路时序和模块间接口时序：确定关键电路时序和模块间接
31、口时序：确定关键电路时序和模块间接口时序：确定关键电路时序和模块间接口时序： 事实上，在功能模块划分过程中，就必须考虑时序事实上，在功能模块划分过程中，就必须考虑时序方面的问题。有时在确定设计目标时，就得考虑关键路方面的问题。有时在确定设计目标时，就得考虑关键路径时序。径时序。 在做总体方案时，应该深入模块间的时序划分，关在做总体方案时，应该深入模块间的时序划分，关键时序确定。键时序确定。“时序是实现设计出来的，而不是事后测时序是实现设计出来的，而不是事后测出来的出来的”。 当我们的电路不能满足时序的要求时，甚至需要更当我们的电路不能满足时序的要求时，甚至需要更改整个设计。改整个设计。可编程专
32、用芯片设计可编程专用芯片设计设计实例设计实例 设计要求是设计要求是每每60ns60ns输出一个数据输出一个数据(DATA)(DATA)，这是设计原图：，这是设计原图：DINADOUTRAM2567DINADOUTRAM326触发器触发器输出输出组合组合逻辑逻辑触发器触发器输出输出触发触发器器+1+1WENA0WENA1CLK模块模块0 0模块模块1 1关键路径关键路径 60ns60nsDATA 256 2567 7的同步的同步RAMRAM延时加上其延时加上其后的后的RAMRAM延时超过延时超过60ns60ns，无法达到，无法达到设计要求。设计要求。类似产品在仅有类似产品在仅有一个工序时无法一个
33、工序时无法按时完成。按时完成。可编程专用芯片设计可编程专用芯片设计这是改进后的设计：这是改进后的设计：( (使用流水线结构使用流水线结构) ) DINADOUTRAM256*7DINADOUTRAM32*6触发器触发器输出输出组合组合逻辑逻辑触发器触发器输出输出触发触发器器+1+1WENA0WENA1CLK模块模块0 0模块模块1 1触发器触发器输出输出=60ns=60ns=60ns=60nsDATA在在2562567 7的的RAMRAM后后再加一个再加一个触发器触发器，使每个，使每个RAMRAM都按都按60ns60ns的速度读取数据，完成的速度读取数据，完成设计。（附：此时设计。（附：此时D
34、ATADATA输出输出滞后滞后60ns60ns）类似产品分成多类似产品分成多个工序进行加工，个工序进行加工，产品的产出时间产品的产出时间只需单个工序的只需单个工序的时间。时间。可编程专用芯片设计可编程专用芯片设计具体电路设计具体电路设计具体电路设计具体电路设计: : : :( ( ( (详细设计文档详细设计文档详细设计文档详细设计文档) ) ) )设计验证设计验证设计验证设计验证: : : :( ( ( (仿真测试方案仿真测试方案仿真测试方案仿真测试方案) ) ) ) 在进行模块设计时，应先画出每个模块的原理结构，在进行模块设计时，应先画出每个模块的原理结构，而后画出工作原理时序图，在工作原理时序图的指导下，而后画出工作原理时序图，在工作原理时序图的指导下，进行具体电路的设计。进行具体电路的设计。一、软件验证一、软件验证 1 1、RTLRTL级功能仿真级功能仿真( (功能验证功能验证) ) 2 2、静态时序验证、静态时序验证 3 3、时序仿真、时序仿真二、硬件仿真二、硬件仿真最后，代码的设计还要考虑最后，代码的设计还要考虑最后，代码的设计还要考虑最后，代码的设计还要考虑可靠性可靠性可靠性可靠性、规范性规范性规范性规范性。
