《微机系统与接口：第5章 数字量输入输出1 总线与IO》由会员分享，可在线阅读，更多相关《微机系统与接口：第5章 数字量输入输出1 总线与IO（50页珍藏版）》请在金锄头文库上搜索。
1、微机系统与接口微机系统与接口东南大学东南大学第四章第四章 半导体存储器半导体存储器(Semi-conductor Memory)(Semi-conductor Memory)主要内容主要内容 存储介质的类别和特点存储介质的类别和特点 半导体存储器半导体存储器(ROM/RAM/FLASH)(ROM/RAM/FLASH)（概念）概念）* *半导体存储器连接应用半导体存储器连接应用( (时序时序) ) IBM-PC IBM-PC系列机系列机MEMMEM的内存组织的内存组织1微机系统与接口微机系统与接口东南大学东南大学192KB八、八、IBMPC/XT中的存储器分配中的存储器分配 含含0000:003
2、FFH中断矢量中断矢量0F0000H0FFFFFH64KB系统系统ROM(BASIC解解释释程程序序，BIOS,等等冷冷热热启启动动、自检、自检、I/O驱动、驱动、DOS引导引导)单色单色4K=B0000B0FFFH，彩色彩色16K：B8000BBFFFH控制控制ROM显卡显卡C0000C7FFFH硬盘硬盘C80000CBFFFH加载程序加载程序/数据数据用户扩展区用户扩展区E0000EFFFFH2微机系统与接口微机系统与接口东南大学东南大学九、高级微机系统：存储器的管理九、高级微机系统：存储器的管理 多级存储器（高速缓存多级存储器（高速缓存Cache)CPU和内存之间时刻进行大量数据传输，有
3、一些需和内存之间时刻进行大量数据传输，有一些需要多次访问的数据没必要放在内存中（慢）而是放在要多次访问的数据没必要放在内存中（慢）而是放在cache中（快）中（快）当当CPU进进行行第第一一次次访访问问时时，也也把把数数据据存存到到高高速速缓缓存存区区。之之后后，当当CPU再再次次访访问问这这一一区区域域时时，CPU就就可可以以直直接接访访问问高高速速缓缓存存区区，而而不不需需要要再再去去访访问问低低速速主主存存储器储器。MPU:片内一级片内一级Cache16KB板上二级板上二级Cache3微机系统与接口微机系统与接口东南大学东南大学高级微机系统：存储器的管理高级微机系统：存储器的管理 1 1
4、实地址方式实地址方式 实实地地址址方方式式是是80X8680X86/Pentium最最基基本本的的工工作作方方式式，寻寻址址范范围围只只能能在在1MB1MB范范围围内内，故故不不能能管管理理和和使使用用扩扩展展存存储储器器。它它在在复复位位时时，启启动动地地址址为为FFFF0HFFFF0H，在在此安装一个跳转指令，进入上电自检和自举程序。此安装一个跳转指令，进入上电自检和自举程序。 80X8680X86只只能能工工作作在在实实地地址址方方式式下下。可可以以运运行行DOS及及以以其其为为平平台台的的几几乎乎所所有有软软件件。但但处处理理器器不不能能发发挥挥自自身身的的优优越越性性能能，不不能能支
5、支持持多多用用户户、多多任任务务操操作系统的运行。作系统的运行。使用DEBUG调试程序D命令查看1MB内存。4微机系统与接口微机系统与接口东南大学东南大学高级微机系统：存储器的管理高级微机系统：存储器的管理 2 2虚地址保护方式虚地址保护方式（1 1）存存储储器器管管理理机机制制：虚虚拟拟内内存存：8038680386先先使使用用分分段段机机制制，把把包包含含两两个个部部分分的的虚虚拟拟地地址址空空间间转转化化为为一一个个中中间间地地址址空空间间的的地地址址，然然后后再再用用分分页页机机制制把线性地址转化为物理地址把线性地址转化为物理地址虚虚拟拟地地址址分分段段管管理理机机制制线线性性地地址址
6、分分页页管管理理机机制制物理地址物理地址（2）保保护护：任任务务间间的的保保护护：为为每每一一个个任任务务分分配配不不同同的的虚虚地地址址空空间间，从从而而使使不不同同任任务务之之间间完完全全隔隔离离。任任务务内内的的保保护护：保保护护操操作作系系统统的的存存储储段段和和其其专专用用处理寄存器不被应用程序所破坏；处理寄存器不被应用程序所破坏；5微机系统与接口微机系统与接口东南大学东南大学高级微机系统：存储器的管理高级微机系统：存储器的管理 2 2虚地址保护方式虚地址保护方式支持多任务运行环境支持多任务运行环境:IA-32/64扩大存储空间扩大存储空间:虚拟存储器虚拟存储器(大容量大容量的快速硬
7、盘存储器或光盘支持的快速硬盘存储器或光盘支持)。SWAP机制机制6微机系统与接口微机系统与接口东南大学东南大学高级微机系统：存储器的管理高级微机系统：存储器的管理 3虚拟虚拟8086方式方式80386是支持存储管理、保护及多任务的环境，支持存储管理、保护及多任务的环境，但要在其中运行但要在其中运行8086的程序，为此提供了一种虚拟的程序，为此提供了一种虚拟8086方式方式创建一个在虚拟创建一个在虚拟8086方式下执行方式下执行8086程序的任程序的任务务支持多用户、多任务运行环境支持多用户、多任务运行环境 现代微机系统现代微机系统:各种各种外部存储器外部存储器非指令直接访问非指令直接访问1.虚
8、虚拟存储器拟存储器(交换运行交换运行)2.海量存储器海量存储器=I/O第第5章章7微机系统与接口微机系统与接口东南大学东南大学第五章第五章 数字量输入输出数字量输入输出*概念：概念：总线、接口电路、接口芯片、端口地址总线、接口电路、接口芯片、端口地址*中断及其处理中断及其处理中断控制器中断控制器8259*定时器定时器/计数器计数器*并行并行/串行接口串行接口DMA电路与应用电路与应用(*原理原理)8微机系统与接口微机系统与接口东南大学东南大学一、总线与一、总线与I/O 总线：总线：在模块之间或设备之间的一组进行互连和传输信在模块之间或设备之间的一组进行互连和传输信息的信号线，信息包括控制信号、
9、数据和地址。息的信号线，信息包括控制信号、数据和地址。同一时同一时间段内，只有一个主设备可主动进行信号传输。间段内，只有一个主设备可主动进行信号传输。 总线标准总线标准：机械结构规范机械结构规范：模块尺寸、总线插头、插座等规格及位模块尺寸、总线插头、插座等规格及位置。置。性能规范性能规范：总线每根引脚信号名称与功能，相互作用的总线每根引脚信号名称与功能，相互作用的协议。协议。电气规范电气规范：信号线工作有效电平、动态转换时间、负载信号线工作有效电平、动态转换时间、负载能力、各电气性能的额定值及最大值。能力、各电气性能的额定值及最大值。总线的指标总线的指标：总线宽度总线宽度总线频率总线频率总线带
10、宽与总线数据传输速率总线带宽与总线数据传输速率9微机系统与接口微机系统与接口东南大学东南大学总线与总线与I/Op 内部总线内部总线 在在CPUCPU内部，寄存器之间和算术逻辑内部，寄存器之间和算术逻辑部件与控制部件之间传输数据所用的总线称为部件与控制部件之间传输数据所用的总线称为片内总线即内部总线。片内总线即内部总线。p 系统总线系统总线 系统总线也叫前端总线，通常是指系统总线也叫前端总线，通常是指CPUCPU与内存、与内存、CacheCache和主板芯片组之间的数据、和主板芯片组之间的数据、指令等的传输通道，是微机的中央总线。指令等的传输通道，是微机的中央总线。p I/OI/O总线总线 I/
11、OI/O总线用于总线用于CPUCPU与除与除RAMRAM之外的其它之外的其它部件的连接，微机主要部件的连接，微机主要I/OI/O设备如显卡、硬盘、设备如显卡、硬盘、网卡与网卡与CPUCPU、内存设备之间的数据交换都是通过、内存设备之间的数据交换都是通过I/OI/O总线完成的。总线完成的。10微机系统与接口微机系统与接口东南大学东南大学PC/XTPC/XT总线总线 6262线（线（A/BA/B元件面元件面-数据线宽度：数据线宽度：8 8位）位）PC/ATISAPC/ATISA（Industry Standard ArchitectureIndustry Standard Architecture
12、）+36+36线，频率线，频率8MHz, 8MHz, 宽度宽度1616位位, ,异步异步16MB/s16MB/s( (参考实验教材参考实验教材) )PCIPCI(Peripheral Component Interconnect)(Peripheral Component Interconnect) 4949主控主控+51+51脚可选，脚可选，32-bit32-bit、33MHz33MHz或者或者32-bit32-bit、66MHz66MHz ，同步，同步132MB/s132MB/s。GUIGUI（图形用户接口）（半高电平，反射图形用户接口）（半高电平，反射波）波）AGPAGP（Acceler
13、ated Graphics Port (A.G.P.)Accelerated Graphics Port (A.G.P.) 高性能，高性能，组件级互联（组件级互联（component level interconnectcomponent level interconnect）3D3D图形图形应用并基于应用并基于PCIPCI的性能增强集）。的性能增强集）。66M66M下传输率峰值达到下传输率峰值达到528MB/S528MB/S；=Pipelining sideband addressing Pipelining sideband addressing 单请单请求求多数据传输多数据传输EPP,O
14、S/2, RS232C, USB,.EPP,OS/2, RS232C, USB,.I/O总线及特点总线及特点11微机系统与接口微机系统与接口东南大学东南大学总线信号和总线周期总线信号和总线周期总线周期总线周期：除了纯粹：除了纯粹CPU内部操作的指令之外，凡内部操作的指令之外，凡是访问系统总线的操作，都会引起总线信号的变化是访问系统总线的操作，都会引起总线信号的变化。-每次每次AB/DB/CBAB/DB/CB时序配合时序配合 CPU驱动的总线周期：驱动的总线周期：存储器读总线周期存储器读总线周期存储器写总线周期存储器写总线周期I/O读总线周期读总线周期I/O写总线周期写总线周期PC/XT总线信号
15、总线信号：IOR、IOW、MEMR、MEMW、AEN、A0-A19、D0-D712微机系统与接口微机系统与接口东南大学东南大学处理器系统与存储器典型连接（回顾）处理器系统与存储器典型连接（回顾） 6264(例例)D0D7A0A12WEOE1CS11CS2A0A12MEMWMEMR译码译码电路电路高位地高位地址信号址信号D0D7 MPU系统系统Memory芯片芯片2CS113微机系统与接口微机系统与接口东南大学东南大学PCPC总线总线（回顾）（回顾） 存储器存储器读读周期时序周期时序A19A0ALEMEMRCLKD7D0T4T1T2T3GNDRESET+5VIRQ2-5VDRQ2-12V+12V
16、GNDMEMWMEMRIOWIORDACK3DRQ3DACK1DRQ1DACK0CLOCKIRQ7IRQ6IRQ5IRQ4IRQ3DACK2T/CALE+5VOSCGNDI/OCHCKD7D6D5D4D3D2D1D0I/OCHRDYAENA19A18A17A16A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0 IBMPC/XT总线插槽引脚信号总线插槽引脚信号读数据线读数据线 MOVAL,2000H,设设DS=1000H 14微机系统与接口微机系统与接口东南大学东南大学PCPC总线总线（回顾）（回顾） 存储器存储器写写周期时序周期时序GNDRESET+5VIRQ2-5
17、VDRQ2-12V+12VGNDMEMWMEMRIOWIORDACK3DRQ3DACK1DRQ1DACK0CLOCKIRQ7IRQ6IRQ5IRQ4IRQ3DACK2T/CALE+5VOSCGNDI/OCHCKD7D6D5D4D3D2D1D0I/OCHRDYAENA19A18A17A16A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0 IBMPC/XT总线插槽引脚信号总线插槽引脚信号A19A0ALEMEMWCLKD7D0T4T1T2T3写入数据写入数据 MOV2000H,AL,设设DS=1000H 15微机系统与接口微机系统与接口东南大学东南大学二、接口和接口技术二
18、、接口和接口技术接接口口(interface)-CPU、存存储储器器、外外设设之之间间通通过接口电路进行连接，是信息交换的中转过接口电路进行连接，是信息交换的中转接接口口技技术术-研研究究CPU如如何何与与外外部部设设备备进进行行配配合合，实实现现双双方方高高效效、可可靠靠地地交交换换信信息息的的一一门门技技术术，体体现现软软件、硬件结合，是微机应用的关键。件、硬件结合，是微机应用的关键。MOVBX,ALMOVCX,2000HINCWORDPTRSI+100INAL,80HOUT40H,ALINAL,DXOUTDX,AL 存储器存储器接口接口输入输输入输出接口出接口16微机系统与接口微机系统与
19、接口东南大学东南大学I/O接口的基本概念接口的基本概念CPU与与I/O外设频繁交换信息：外设频繁交换信息：数据、状态、控制数据、状态、控制I/O设备工作速度高低不一设备工作速度高低不一I/O信信号号形形式式多多样样（模模拟拟量量/开开关关量量/脉脉冲冲量量等等数数字量字量）I/O设备数据字长不一（设备数据字长不一（8位、位、16位位）电平转换放大（非电平转换放大（非TTL等等TTL电平电平）对对I/O设备控制信号复杂设备控制信号复杂I/O设备与设备与CPU通过通过I/O接口接口间接地间接地进行信息交换进行信息交换17微机系统与接口微机系统与接口东南大学东南大学I/O接口功能接口功能实现：实现：
20、LSI/VLSI专用或通用接口芯片专用或通用接口芯片功能：功能：(1)信号输入与输出（信号输入与输出（I/O接口按命令工作）接口按命令工作）(2)信号格式的转换信号格式的转换(3)地址译码电路：地址译码电路：I/O设备的选择设备的选择(4)时序匹配：时序匹配：输入缓冲输入缓冲：I/O设备将数据置于三态缓冲器，设备将数据置于三态缓冲器，CPU执行执行IN指令时，用指令时，用IOR控制信号打开三态缓冲器，控制信号打开三态缓冲器，读入数据。读入数据。输出锁存：输出锁存：CPU执行执行OUT指令时，用指令时，用IOW控制信控制信号将数据置于锁存器，然后号将数据置于锁存器，然后I/O设备再读；设备再读；
21、18微机系统与接口微机系统与接口东南大学东南大学接口电路的组成结构接口电路的组成结构从从编编程程角角度度看看，接接口口内内部部主主要要包包括括一一个个或或多多个个CPU可可以以进进行读行读/写操作的写操作的临时寄存器临时寄存器，又称，又称I/O端口（端口（Port)。数据寄存器数据寄存器(读写读写)状态寄存器状态寄存器(只读只读)控制寄存器控制寄存器(只写只写)地址地址译码译码锁存锁存/缓冲缓冲控制控制电路电路外外设设ABDBCBCPU数据端口数据端口：用于存放用于存放CPU与外设间传送的数据信息与外设间传送的数据信息状态端口：状态端口：用于暂存外设的状态信息用于暂存外设的状态信息控制端口控制
22、端口：用于存放用于存放CPU对外设或接口的控制信息，对外设或接口的控制信息，控制外设或接口的工作方式控制外设或接口的工作方式。按存放按存放信息的信息的不同分不同分类类数据数据状态状态控制控制各各I/O端口由端口地址区分端口由端口地址区分端口的寻址方式？端口的寻址方式？如何区分如何区分I/O端口和存储器的地址？端口和存储器的地址？19微机系统与接口微机系统与接口东南大学东南大学I/O端口的编址方式端口的编址方式1特点特点:l从从存存储储器器地地址址中中分分出出一一部部分分给给I/O端端口口使使用用，相相当当于于内内存存的的一一部分；部分；l指令系统中不专设指令系统中不专设I/O指令；指令；l对对
23、I/O端口的读端口的读/写与对存储器写与对存储器的读的读/写相同，所有可对内存操写相同，所有可对内存操作的指令对作的指令对I/O端口均可使用端口均可使用（端口与存储器统一编址（端口与存储器统一编址存储器映射方式）存储器映射方式）例例 motorola的的M6800系列系列iMCS51系列系列内内存存空空间间I/O空空间间20微机系统与接口微机系统与接口东南大学东南大学I/O端口的编址方式端口的编址方式2端口与存储器分别独立编址端口与存储器分别独立编址（I/O映射方式）映射方式）特点：l端口与存储器分别独立编址端口与存储器分别独立编址端口不占用内存空间端口不占用内存空间l设有专门的设有专门的I/
24、O指令对端口进行读写，指令对端口进行读写，对内存操作的指令不能用于对内存操作的指令不能用于I/O端口端口例例80X86,MCS96系列系列，Z80系列系列I/O空空间间内内存存空空间间例例 MOV0040H,AL;对内存操作对内存操作INAL,40H;对端口操作对端口操作21微机系统与接口微机系统与接口东南大学东南大学8088CPU:采用采用I/O端口与存储器分别独立编址端口与存储器分别独立编址可寻址可寻址220=1M个内存单元个内存单元内存范围内存范围00000FFFFFh内存单元的地址有多种寻址方式内存单元的地址有多种寻址方式可寻址可寻址216=64K个个I/O端口端口I/O端口范围端口范
25、围0000FFFFHI/O端口的地址由端口的地址由一个一个8位二进制数直接寻址位二进制数直接寻址或或DX寄存器间接寻址寄存器间接寻址I/O空空间间内内存存空空间间如何访问？如何访问？I/O控制方式控制方式22微机系统与接口微机系统与接口东南大学东南大学I/O控制方式控制方式I/OI/O控制方式控制方式: : CPUCPU：(1)(1)直接传送直接传送：CPUCPU认为外设数据与自己完认为外设数据与自己完全同步全同步只需要数据端口；只需要数据端口； (2)(2)查询查询：不能保证外设与：不能保证外设与CPUCPU一定能配合，一定能配合，查询状态信号查询状态信号“准备好准备好”后再传输数据；后再传
26、输数据； (3)(3)中断方式中断方式：由需要传送数据的外设主动：由需要传送数据的外设主动发起；发中断请求信号发起；发中断请求信号CPUCPU完成当前指令后响完成当前指令后响应申请，转去执行中断服务程序应申请，转去执行中断服务程序执行完，返回执行完，返回继续；继续； DMACDMAC：直接存储器访问方式（直接存储器访问方式（DMADMA）, , MEM-I/O23微机系统与接口微机系统与接口东南大学东南大学三、三、8088的输入的输入/输出指令和时序输出指令和时序1.输入指令输入指令ININAL,port; INAL,DX;INAX,port;INAX,DX(Port)(AL),(Port+1
27、)(AH)2.输出指令输出指令OUTOUTport,AL; OUTDX,AL;OUTport,AX; OUTDX,AX(AL)(Port),(AH)(Port+1)IN/OUT与存储器读写的差异？与存储器读写的差异？输入输入/输出指令输出指令接口接口时序时序24微机系统与接口微机系统与接口东南大学东南大学最小模式下，最小模式下，I/O端口的读、写周期端口的读、写周期与读、写存储器的过程相似，不同之处与读、写存储器的过程相似，不同之处1CPU的引脚的引脚IO/M变高，变高，CPU操作操作I/O端端口。口。2端口的地址信号出现在端口的地址信号出现在A15A0上，上，A19A16全为低电平全为低电平
28、。25微机系统与接口微机系统与接口东南大学东南大学8088CPU最小模式下最小模式下,I/O端口端口读读周期时序周期时序T1T2T3T4IO/ /MA15A8A19A16/S6S3ALERDDT/RDENCLKA7A0D7D0AD7AD08088GNDA14A13A12A11A10A9A8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCA15A16/S3A17/S4A18/S5A19/S6SSOMN/MXRDHOLDHLDAWRIO/MDT/RDENALEINTATESTREADYRESET设备速度与设备速度与CPU速度差异很大速度差异很大很多设备抢很多设备抢,
29、到底哪个到底哪个?读数据线读数据线26微机系统与接口微机系统与接口东南大学东南大学输入设备总线隔离输入设备总线隔离：三态门电路：三态门电路八路三态缓冲器八路三态缓冲器74LS244功能表功能表三态使能端三态使能端输入端输入端输出端输出端AY27微机系统与接口微机系统与接口东南大学东南大学例例 一个输入设备的简一个输入设备的简单单接接口口电电路路图中译码电路的作用图中译码电路的作用：只只当当A15A0上上出出现现218H即即0000001000011000B时，时，输输出出0打打开开三三态态缓缓冲冲器器，其他输出其他输出1,缓冲器高阻。缓冲器高阻。三三 态态缓冲器缓冲器输入输入设备设备DBIOR
30、地址地址译码译码AB218H000D7D0A15A0或或门门IO总线总线参考参考P247图图5.1028微机系统与接口微机系统与接口东南大学东南大学该电路在该电路在CPU执行指令执行指令MOVDX,218HINAL,DX将输入设备的数据读入将输入设备的数据读入CPU内内AL中中DBIOR地址地址译码译码AB218H000D7D0A15A0或或门门IO总线总线K1:K8D0D710110110B=0B6HK7K4K1IN指令时序指令时序A15A0IORCLKD7D0T4T1T2T3Tw0000001000011000 74LS2441A11A21Y11Y25VG1G2 问题问题P247图图5.1
31、0K1,K4,K7闭合时闭合时DB=?,(AL)=?29微机系统与接口微机系统与接口东南大学东南大学8088CPU最小模式下最小模式下,I/O端口端口写写周期时序周期时序T1T2T3T4IO/ /MA15A8AD7AD0ALEWRDT/RDENCLKA7A0D7D08088GNDA14A13A12A11A10A9A8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCA15A16/S3A17/S4A18/S5A19/S6SSOMN/MXRDHOLDHLDAWRIO/MDT/RDENALEINTATESTREADYRESETA19A16/S6S3写入数据写入数据30微
32、机系统与接口微机系统与接口东南大学东南大学输出锁存：锁存器输出锁存：锁存器DQCLK双正边沿触发双正边沿触发D触发器触发器74LS74PR CLR:低电平有效31微机系统与接口微机系统与接口东南大学东南大学例例一个输出设备的简一个输出设备的简单单接接口口电电路路图中图中译码电路译码电路的作用的作用：只只当当A15A0上上出出现现288H时时，（即即0000001010001000B）输出输出0，其他输出，其他输出1。IO总线总线输出输出设备设备数据线数据线IOW地址地址译码译码地址线地址线288H000D7D0A15A0或或门门74LS74锁存器锁存器CLKDQ32微机系统与接口微机系统与接口
33、东南大学东南大学OUT指令时序指令时序A15A0CLKIOWD7D0T4T1T2T3 Tw0000001010001000该电路在该电路在CPU执行指令执行指令MOVAL,81HMOVDX,288HOUTDX,ALCPU内内AL中的数据中的数据81H送至输出设备送至输出设备IO总线总线数据线数据线IOW地址地址译码译码地址线地址线288H000D7D0A15A0或或门门74LS74锁存器锁存器CLKDQVcc1033微机系统与接口微机系统与接口东南大学东南大学思考思考：其他的指令为什么不可以？其他的指令为什么不可以？例：例：(1)OUT50H,AL;地址线上没有相应的端口号地址线上没有相应的端
34、口号(2)MOV288H,AL;没有有效的没有有效的IOW信号信号 (3)MOVDX,288H;没有有效的没有有效的IOW信号信号 INAL,DXIO总线总线输出输出设备设备数据线数据线IOW地址地址译码译码地址线地址线288H000D7D0A15A0或或门门74LS74锁存器锁存器CLK34微机系统与接口微机系统与接口东南大学东南大学总线信号和总线周期总线信号和总线周期总线周期总线周期：除了纯粹：除了纯粹CPU内部操作的指令之外，凡内部操作的指令之外，凡是访问系统总线的操作，都会引起总线信号的变化是访问系统总线的操作，都会引起总线信号的变化。-每次每次AB/DB/CBAB/DB/CB时序配合
35、时序配合 CPU驱动的总线周期：驱动的总线周期：存储器读总线周期存储器读总线周期存储器写总线周期存储器写总线周期I/O读总线周期读总线周期I/O写总线周期写总线周期PC/XT总线信号总线信号：IOR、IOW、MEMR、MEMW、AEN、A0-A19、D0-D735微机系统与接口微机系统与接口东南大学东南大学PC总线总线I/O端口端口读读周期时序周期时序D7D0IORA15A0ALECLKT4T1T2T3 TwGNDRESET+5VIRQ2-5VDRQ2-12V+12VGNDMEMWMEMRIOWIORDACK3DRQ3DACK1DRQ1DACK0CLOCKIRQ7IRQ6IRQ5IRQ4IRQ
36、3DACK2T/CALE+5VOSCGNDI/OCHCKD7D6D5D4D3D2D1D0I/OCHRDYAENA19A18A17A16A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0 IBMPC/XT总线插槽引脚信号总线插槽引脚信号36微机系统与接口微机系统与接口东南大学东南大学PCPC总线总线I/OI/O端口端口写写周期时序周期时序A15A0ALEIOWCLKD7D0T4T1T2T3TwGNDRESET+5VIRQ2-5VDRQ2-12V+12VGNDMEMWMEMRIOWIORDACK3DRQ3DACK1DRQ1DACK0CLOCKIRQ7IRQ6IRQ5IRQ
37、4IRQ3DACK2T/CALE+5VOSCGNDI/OCHCKD7D6D5D4D3D2D1D0I/OCHRDYAENA19A18A17A16A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0 IBMPC/XT总线插槽引脚信号总线插槽引脚信号37微机系统与接口微机系统与接口东南大学东南大学四、四、I/O端口的译码端口的译码1.译码电路的作用译码电路的作用2.设计译码电路的方法设计译码电路的方法3.片内译码和片选译码片内译码和片选译码CPU执行执行IN/OUT指令时发出：地址信号指令时发出：地址信号/读写控制信号读写控制信号“翻译翻译”成欲操作端口的选通信号成欲操作端口
38、的选通信号常作为常作为接口内三态门或锁存器的控制信号，接通或接口内三态门或锁存器的控制信号，接通或断开接口数据线与系统的连接。断开接口数据线与系统的连接。38微机系统与接口微机系统与接口东南大学东南大学设计译码电路的方法设计译码电路的方法1.根根据据端端口口地地址址确确定定地地址址信信号号A15A0的的条条件件取取值值，用用门门电电路路、译码器及组合、译码器及组合、PLD/GAL实现满足条件情况的电路实现满足条件情况的电路。2.设设计计I/O译译码码电电路路时时：端端口口的的选选通通信信号号通通常常为为低低电电平平有有效效,除除端端口口的的地地址址信信号号参参加加译译码码外外，控控制制信信号号
39、IOW、IOR(IO/M、AEN也可参加译码也可参加译码)译译码码电电路路A0A1A14A15IORIOWAEN译码电路译码电路示意图示意图39微机系统与接口微机系统与接口东南大学东南大学例例 设计端口地址为设计端口地址为218H的译码电路的译码电路分析分析CPU执行执行IN/OUT指令时，发出端口的地址信号指令时，发出端口的地址信号MOVDX,218HINAL,DX或或OUTDX,AL对应对应218H端口的地址信号为（只取端口的地址信号为（只取A9A0）：）：A9A8A7A6A5A4A3A2A1A0 ( (地址信号地址信号) ) 1000011000B218H只要满足此地址取值的译码电路均可
40、只要满足此地址取值的译码电路均可40微机系统与接口微机系统与接口东南大学东南大学方法一、方法一、用门电路实现用门电路实现218H218H的地址译码的地址译码数数据据线线DBRDWRCS端口端口译码译码电路电路0A9A8A7A6A5A4A3A2A1A0AENIORIOWI/O接口接口PC总线总线D0D7D0D710000110000&译码电路部分满足：译码电路部分满足：只当地址信号只当地址信号A9A0为为：A9A8A7A6A5A4A3A2A1A01000011000即即218H时，输出时，输出“0”使使I/O接口的接口的CS有效有效否则输出否则输出“1”使使I/O接接口的口的CS无效无效41微机
41、系统与接口微机系统与接口东南大学东南大学译码中的地址重叠译码中的地址重叠数数据据线线DBRDWRCS端端口口译码电路译码电路0A9A8A7A6A5A4A3A2A1A0AENIORIOWI/O接口接口PC总线总线D0D7D0D710000110000&注意译码电路中：注意译码电路中：由于高位地址线由于高位地址线A15A10未参与译码未参与译码,即即:地址地址A15A0为：为：1000011000均能输出均能输出“0”低电平低电平,所以该电路使：所以该电路使：一个端口对应多个地址一个端口对应多个地址共共26=64个个218，618,A18，E18等等等等42微机系统与接口微机系统与接口东南大学东南
42、大学采用门电路的译码电路实现采用门电路的译码电路实现PC总线总线RDWRCSI/O接口接口D0D7数数据据线线DB端端口口译码电路译码电路0A9A8A7A6A5A4A3A2A1A0AEN+5VIORIOWD0D710000110000&110074LS3074LS2074LS32实际采用：实际采用：74LS30为为8输入与非门输入与非门74LS20为为4输入与非门输入与非门74LS32为为2输入或门输入或门43微机系统与接口微机系统与接口东南大学东南大学方法二方法二、用译码器用译码器/ /门电路组合实现门电路组合实现218H218H地址译码地址译码当端口地址信号为当端口地址信号为：A9A8A7
43、A6A5A4A3A2A1A01000011000即即218H时时,Y0输出输出0，使使I/O接口的接口的CS有效有效74LS1383-8译码器译码器218HAY0BY1CY2G1Y3Y4G2AY5Y6G2BY70000110000101&A0A1A2AENA3A4A5A6A7A8A9IORIOWPC总线总线CSI/O接口接口D0D7&WRRD数数 据据 线线DBD0D7 端口端口译码电路译码电路44微机系统与接口微机系统与接口东南大学东南大学思考：思考：Y1-Y7 Y1-Y7 译出的端口地址各是多少？译出的端口地址各是多少？219H21AH21BH21CH21DH21EH21FH218H74L
44、S1383-8译码器译码器AY0BY1CY2G1Y3Y4G2AY5Y6G2BY70110000100&端端口口译码电路译码电路A0A1A2AENA3A4A5A6A7A8A9IORIOWPC总总线线101010101100110011110000Y7Y6Y5Y4Y3Y2Y1Y045微机系统与接口微机系统与接口东南大学东南大学思考思考2 2：将将A0A0与与A2A2互换，互换，Y0-Y7Y0-Y7译出地址译出地址? ?74LS1383-8译码器译码器AY0BY1CY2G1Y3Y4G2AY5Y6G2BY70110000100&端端口口译码电路译码电路A2A1A0AENA3A4A5A6A7A8A9IO
45、RIOWPC总总线线218H21CH46微机系统与接口微机系统与接口东南大学东南大学一个触发器可以存一个触发器可以存储一位二进制数储一位二进制数五、接口应用举例：常用锁存器五、接口应用举例：常用锁存器八位带八位带CLR端的锁存器端的锁存器74LS27347微机系统与接口微机系统与接口东南大学东南大学接口应用举例接口应用举例(P248)甲：收数据甲：收数据乙：发数据乙：发数据握手握手(Hand-Shacking)电路电路48微机系统与接口微机系统与接口东南大学东南大学微机甲的程序微机甲的程序CS0EQU284HCS1EQU288HDELAYTIMEEQU3000MOVDX,CS1INAL,DX:MOVCX,DELAYTIMECHKS:MOVDX,CS0INAL,DXANDAL,1JZDATINLOOPCHKS:DATIN:MOVDX,CS1INAL,DX;指向数据口指向数据口；清除；清除busy信号信号假读假读49微机系统与接口微机系统与接口东南大学东南大学总线与总线与I/O总线信号（定义说明）总线信号（定义说明）PC总线总线(PC/XT)P236ISA实验实验PCI总线与总线与TPC2003A实验装置实验装置(二二)I/O方式方式50
