《模拟与数字电路：第20章 组合逻辑电路(2)》由会员分享，可在线阅读，更多相关《模拟与数字电路：第20章 组合逻辑电路(2)（70页珍藏版）》请在金锄头文库上搜索。
1、第第20章章 组合逻辑电路组合逻辑电路20.3 20.3 脉冲信号脉冲信号脉冲信号脉冲信号20.4 20.4 晶体管的开关作用晶体管的开关作用晶体管的开关作用晶体管的开关作用20.5 20.5 分立元件门电路分立元件门电路分立元件门电路分立元件门电路 20.7 MOS 20.7 MOS门电路门电路门电路门电路20.6 TTL20.6 TTL门电路门电路门电路门电路 20.8 20.8 组合逻辑电路的分析与综合组合逻辑电路的分析与综合组合逻辑电路的分析与综合组合逻辑电路的分析与综合20.9 20.9 加法器加法器加法器加法器20.10 20.10 编码器编码器编码器编码器20.11 20.11
2、译码器和数字显示译码器和数字显示译码器和数字显示译码器和数字显示20.12 20.12 数据分配器和数据选择器数据分配器和数据选择器数据分配器和数据选择器数据分配器和数据选择器20.13 20.13 应用举例应用举例应用举例应用举例 20.2 20.2 逻辑代数逻辑代数逻辑代数逻辑代数 20.1 20.1 数字电路基础数字电路基础数字电路基础数字电路基础20.7 组合逻辑电路的分析与组合逻辑电路的分析与设计设计 组合逻辑电路：组合逻辑电路：组合逻辑电路：组合逻辑电路：任何时刻电路的输出状任何时刻电路的输出状任何时刻电路的输出状任何时刻电路的输出状态只取决于该时刻的输入状态，而与该时刻态只取决于
3、该时刻的输入状态，而与该时刻态只取决于该时刻的输入状态，而与该时刻态只取决于该时刻的输入状态，而与该时刻以前的电路状态无关。以前的电路状态无关。以前的电路状态无关。以前的电路状态无关。组合逻辑电路框图组合逻辑电路框图组合逻辑电路框图组合逻辑电路框图X X1 1X Xn nX X2 2Y Y2 2Y Y1 1Y Yn n. . . . .组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路输入输入输入输入输出输出输出输出20.7.1 组合逻辑电路的分析组合逻辑电路的分析 (1) (1) 由逻辑图写出输出端的逻辑表达式由逻辑图写出输出端的逻辑表达式由逻辑图写出输出端的逻辑表达式由逻辑图写出输出端的逻辑
4、表达式(2) (2) 运用逻辑代数化简或变换运用逻辑代数化简或变换运用逻辑代数化简或变换运用逻辑代数化简或变换(3) (3) 列逻辑状态表列逻辑状态表列逻辑状态表列逻辑状态表(4) (4) 分析逻辑功能分析逻辑功能分析逻辑功能分析逻辑功能已知逻辑电路已知逻辑电路确定确定逻辑功能逻辑功能分析步骤：分析步骤：例例例例 1 1：分析下图的逻辑功能分析下图的逻辑功能分析下图的逻辑功能分析下图的逻辑功能 (1) (1) 写出逻辑表达式写出逻辑表达式写出逻辑表达式写出逻辑表达式Y = Y2 Y3= A AB B AB.A B.A B.A. .A BBY1.AB&YY3Y2.(2) (2) 应用逻辑代数化简
5、应用逻辑代数化简应用逻辑代数化简应用逻辑代数化简Y = A AB B AB. = A AB +B AB.= AB +AB反演律反演律 = A (A+B) +B (A+B).反演律反演律 = A AB +B AB. (3) (3) 列逻辑状态表列逻辑状态表列逻辑状态表列逻辑状态表ABY001 100111001Y= AB +AB=A B逻辑式逻辑式逻辑式逻辑式 (4) (4) 分析逻辑功能分析逻辑功能分析逻辑功能分析逻辑功能 输入输入输入输入相同相同相同相同输出为输出为输出为输出为“ “0”0”，输入输入输入输入相异相异相异相异输出为输出为输出为输出为“ “1”1”，称为称为称为称为“ “异或异
6、或异或异或” ”逻辑逻辑逻辑逻辑关系。这种电路称关系。这种电路称关系。这种电路称关系。这种电路称“ “异或异或异或异或” ”门。门。门。门。 =1=1A AB BY Y逻辑符号逻辑符号逻辑符号逻辑符号(1) (1) 写出逻辑式写出逻辑式写出逻辑式写出逻辑式例例例例 2 2：分析下图的逻辑功能分析下图的逻辑功能分析下图的逻辑功能分析下图的逻辑功能.A B.Y = AB AB .AB化简化简化简化简&1 11 1.BAY&AB= AB +AB (2) (2) 列逻辑状态表列逻辑状态表列逻辑状态表列逻辑状态表Y= AB +AB(3) (3) 分析逻辑功能分析逻辑功能分析逻辑功能分析逻辑功能 输入输入
7、输入输入相同相同相同相同输出为输出为输出为输出为“ “1”,1”,输入相异输出为输入相异输出为输入相异输出为输入相异输出为“ “0”,0”,称为称为称为称为“ “判一致电路判一致电路判一致电路判一致电路” ”(“(“同或门同或门同或门同或门” ”) ) , ,可用于可用于可用于可用于判断各输入端的状态是否相同。判断各输入端的状态是否相同。判断各输入端的状态是否相同。判断各输入端的状态是否相同。=A B逻辑式逻辑式逻辑式逻辑式 =1ABY逻辑符号逻辑符号=A BABY001 100100111例例例例3 3：分析下图的逻辑功能分析下图的逻辑功能分析下图的逻辑功能分析下图的逻辑功能Y&1.BA&C
8、101AA写出逻辑式：写出逻辑式：写出逻辑式：写出逻辑式：=AC +BCY=AC BC 设：设：C=1封锁封锁打开打开选通选通A信号信号B BY&1.BA&C001设：设：C=0封锁封锁封锁封锁选通选通B信号信号打开打开打开打开例例例例 3 3：分析下图的逻辑功能分析下图的逻辑功能分析下图的逻辑功能分析下图的逻辑功能B写出逻辑式：写出逻辑式：写出逻辑式：写出逻辑式：=AC +BCY=AC BC20.7.2 组合逻辑电路的设计组合逻辑电路的设计根据逻辑功能要求根据逻辑功能要求逻辑电路逻辑电路设计设计设计设计 (1) 由逻辑要求，列出逻辑状态表由逻辑要求，列出逻辑状态表 (2) 由逻辑状态表写出逻
9、辑表达式由逻辑状态表写出逻辑表达式 (3) 简化和变换逻辑表达式简化和变换逻辑表达式 (4) 画出逻辑图画出逻辑图设计步骤如下：设计步骤如下：例例例例1 1：设计一个三变量奇偶检验器。设计一个三变量奇偶检验器。设计一个三变量奇偶检验器。设计一个三变量奇偶检验器。 要求要求要求要求: : 当输入变量当输入变量当输入变量当输入变量A A、B B、C C中有奇数个同时中有奇数个同时中有奇数个同时中有奇数个同时为为为为“ “1”1”时，输出为时，输出为时，输出为时，输出为“ “1”1”，否则为，否则为，否则为，否则为 “ “0”0”。用。用。用。用“ “与非与非与非与非” ”门实现。门实现。门实现。门
10、实现。 (1) 1) 列逻辑状态表列逻辑状态表列逻辑状态表列逻辑状态表 (2) (2) 写出逻辑表达式写出逻辑表达式写出逻辑表达式写出逻辑表达式取取 Y=“1”( 或或Y=“0” ) 列逻辑式列逻辑式取取 Y = “1”对应于对应于Y=1，若输入变量为若输入变量为若输入变量为若输入变量为“ “1”1”，则取输入变量本身则取输入变量本身则取输入变量本身则取输入变量本身( (如如如如 A A ) )；若输入变量为若输入变量为若输入变量为若输入变量为“ “0”0”则取则取则取则取其反变量其反变量其反变量其反变量( (如如如如 A A ) )。 0 0 0 0 A A B B C Y Y0 0 1 1
11、0 1 0 10 1 1 01 0 0 11 0 1 01 1 0 01 1 1 1(3) (3) 用用用用“ “与非与非与非与非” ”门构成逻辑电门构成逻辑电门构成逻辑电门构成逻辑电路路路路在一种组合中，各输入变量之间是在一种组合中，各输入变量之间是在一种组合中，各输入变量之间是在一种组合中，各输入变量之间是“ “与与与与” ”关系关系关系关系各组合之间是各组合之间是各组合之间是各组合之间是“ “或或或或” ”关系关系关系关系ABC00100111101111由卡图诺可知，该函数不可化简。由卡图诺可知，该函数不可化简。由卡图诺可知，该函数不可化简。由卡图诺可知，该函数不可化简。 0 0 0
12、0 A A B B C Y Y0 0 1 10 1 0 10 1 1 01 0 0 11 0 1 01 1 0 01 1 1 1 (4) (4) 逻辑图逻辑图逻辑图逻辑图YCBA01100111110&1010例例例例 2:2: 某工厂有某工厂有某工厂有某工厂有A A、B B、C C三个车间和一个自备电三个车间和一个自备电三个车间和一个自备电三个车间和一个自备电站，站内有两台发电机站，站内有两台发电机站，站内有两台发电机站，站内有两台发电机G G1 1和和和和G G2 2。G G1 1的容量是的容量是的容量是的容量是G G2 2的的的的两倍。如果一个车间开工，只需两倍。如果一个车间开工，只需两
13、倍。如果一个车间开工，只需两倍。如果一个车间开工，只需G G2 2运行即可满足运行即可满足运行即可满足运行即可满足要求；如果两个车间开工，只需要求；如果两个车间开工，只需要求；如果两个车间开工，只需要求；如果两个车间开工，只需G G1 1运行，如果三运行，如果三运行，如果三运行，如果三个车间同时开工，则个车间同时开工，则个车间同时开工，则个车间同时开工，则G G1 1和和和和 G G2 2均需运行。试画出均需运行。试画出均需运行。试画出均需运行。试画出控制控制控制控制G G1 1和和和和 G G2 2运行的逻辑图。运行的逻辑图。运行的逻辑图。运行的逻辑图。 设：设：设：设：A A、B B、C
14、C分别表示三个车间的开工状态：分别表示三个车间的开工状态：分别表示三个车间的开工状态：分别表示三个车间的开工状态： 开工为开工为“1”，不开工为，不开工为“0”； G1和和 G2运行为运行为“1”，不运行为，不运行为“0”。(1) (1) 根据逻辑要求列状态表根据逻辑要求列状态表根据逻辑要求列状态表根据逻辑要求列状态表 首先假设逻辑变量、逻辑函数取首先假设逻辑变量、逻辑函数取首先假设逻辑变量、逻辑函数取首先假设逻辑变量、逻辑函数取“ “0”0”、“ “1”1”的含义的含义的含义的含义。 逻辑要求：如果一个车逻辑要求：如果一个车逻辑要求：如果一个车逻辑要求：如果一个车间开工，只需间开工，只需间开
15、工，只需间开工，只需G G2 2运行即可运行即可运行即可运行即可满足要求；如果两个车间满足要求；如果两个车间满足要求；如果两个车间满足要求；如果两个车间开工，只需开工，只需开工，只需开工，只需G G1 1运行，如果运行，如果运行，如果运行，如果三个车间同时开工，则三个车间同时开工，则三个车间同时开工，则三个车间同时开工，则G G1 1和和和和 G G2 2均需运行。均需运行。均需运行。均需运行。开工开工开工开工“1”不开工不开工不开工不开工“0”运行运行运行运行“1”不运行不运行不运行不运行“0”(1) (1) 根据逻辑要求列状态表根据逻辑要求列状态表根据逻辑要求列状态表根据逻辑要求列状态表0
16、111 0 0 1 0 100011 0 11 0 10 0 1 0 1 0 0 1 1 1 0 0 1 1 01 1 10 0 0A B C G1 G2(2) (2) 由状态表写出逻辑式由状态表写出逻辑式由状态表写出逻辑式由状态表写出逻辑式ABC00100111101111或由卡图诺可得相同结果或由卡图诺可得相同结果或由卡图诺可得相同结果或由卡图诺可得相同结果 (3) (3) 化简逻辑式可得：化简逻辑式可得：化简逻辑式可得：化简逻辑式可得：1 0 10 0 1 0 1 0 0 1 1 1 0 0 1 1 01 1 10 0 00111 0 0 1 0A B C G1 G2 100011 0
17、1(4) (4) 用用用用“ “与非与非与非与非” ”门构成逻辑电路门构成逻辑电路门构成逻辑电路门构成逻辑电路 由逻辑表达式画出由逻辑表达式画出由逻辑表达式画出由逻辑表达式画出卡诺图，由卡图诺可卡诺图，由卡图诺可卡诺图，由卡图诺可卡诺图，由卡图诺可知，该函数不可化简。知，该函数不可化简。知，该函数不可化简。知，该函数不可化简。ABC00100111101111(5) (5) 画出逻辑图画出逻辑图画出逻辑图画出逻辑图A BCA BC&G1G220.8 加法器加法器20.8.1 二进制二进制 十进制：十进制：十进制：十进制：0909十个数码，十个数码，十个数码，十个数码，“ “逢十进一逢十进一逢十
18、进一逢十进一” ”。 在数字电路中，常用的组合电路有加法器、在数字电路中，常用的组合电路有加法器、在数字电路中，常用的组合电路有加法器、在数字电路中，常用的组合电路有加法器、编码器、译码器、数据分配器和多路选择器等。编码器、译码器、数据分配器和多路选择器等。编码器、译码器、数据分配器和多路选择器等。编码器、译码器、数据分配器和多路选择器等。下面几节分别介绍这几种典型组合逻辑电路的下面几节分别介绍这几种典型组合逻辑电路的下面几节分别介绍这几种典型组合逻辑电路的下面几节分别介绍这几种典型组合逻辑电路的基本结构、工作原理和使用方法。基本结构、工作原理和使用方法。基本结构、工作原理和使用方法。基本结构
19、、工作原理和使用方法。 在数字电路中，为了把电路的两个状态在数字电路中，为了把电路的两个状态在数字电路中，为了把电路的两个状态在数字电路中，为了把电路的两个状态 ( (“1”“1”态和态和态和态和“ “0”0”态态态态) )与数码对应起来，采用与数码对应起来，采用与数码对应起来，采用与数码对应起来，采用二进制二进制二进制二进制。二进制：二进制：二进制：二进制：0 0，1 1两个数码，两个数码，两个数码，两个数码，“ “逢二进一逢二进一逢二进一逢二进一” ”。20.8 加法器加法器加法器加法器加法器加法器: : 实现二进制加法运算的电路实现二进制加法运算的电路实现二进制加法运算的电路实现二进制加
20、法运算的电路进位进位进位进位如：如：如：如：0 0 0 0 11+10101010不考虑低位不考虑低位来的进位来的进位半加器实现半加器实现要考虑低位要考虑低位要考虑低位要考虑低位来的进位来的进位来的进位来的进位全加器实现全加器实现20.8.2 半加器半加器 半加：实现两个一位二进制数相加，不考虑来半加：实现两个一位二进制数相加，不考虑来半加：实现两个一位二进制数相加，不考虑来半加：实现两个一位二进制数相加，不考虑来自低位的进位。自低位的进位。自低位的进位。自低位的进位。A AB B两个输入两个输入两个输入两个输入表示两个同位相加的数表示两个同位相加的数表示两个同位相加的数表示两个同位相加的数两
21、个输出两个输出两个输出两个输出S SC C表示半加和表示半加和表示半加和表示半加和表示向高位的进位表示向高位的进位表示向高位的进位表示向高位的进位逻辑符号：逻辑符号：逻辑符号：逻辑符号：半加器：半加器：半加器：半加器：COCOA AB BS SC C 半加器逻辑状态表半加器逻辑状态表半加器逻辑状态表半加器逻辑状态表A B S C0 0 0 00 1 1 01 0 1 01 1 0 1逻辑表达式逻辑表达式逻辑表达式逻辑表达式逻辑图逻辑图逻辑图逻辑图&=1=1.ABSC20.8.3 全加器全加器输入输入A Ai i表示两个同位相加的数表示两个同位相加的数表示两个同位相加的数表示两个同位相加的数B
22、Bi iC Ci i-1表示低位来的进位表示低位来的进位输出输出输出输出表示本位和表示本位和表示本位和表示本位和表示向高位的进位表示向高位的进位表示向高位的进位表示向高位的进位C Ci iS Si i 全加：实现两个一位二进制数相加，且考虑来全加：实现两个一位二进制数相加，且考虑来全加：实现两个一位二进制数相加，且考虑来全加：实现两个一位二进制数相加，且考虑来自低位的进位。自低位的进位。自低位的进位。自低位的进位。逻辑符号：逻辑符号：逻辑符号：逻辑符号： 全加器：全加器：全加器：全加器：AiBiCi-1SiCiCOCO CICI(1) (1) 列逻辑状态表列逻辑状态表列逻辑状态表列逻辑状态表(
23、2) (2) 写出逻辑式写出逻辑式写出逻辑式写出逻辑式A Ai i B Bi i C Ci-1i-1 S Si i C Ci i 0 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 1 11 0 0 1 1 01 0 1 0 1 11 1 0 0 1 11 1 1 1 1逻辑图逻辑图逻辑图逻辑图&=11A Ai iCiSiC Ci-1i-1B Bi i&半加器构成的全加器半加器构成的全加器半加器构成的全加器半加器构成的全加器1BiAiCi-1SiC Ci iC COO C COO 将将将将n n个一位全加器串接起来个一位全加器串接起来个一位全加器串接起来个一位全加器串接起来
24、N位全加器位全加器全加器的功能扩展：全加器的功能扩展：全加器的功能扩展：全加器的功能扩展：集成全加器最多为集成全加器最多为集成全加器最多为集成全加器最多为4 4 4 4位位位位 , , , ,如如如如果要果要果要果要构成构成构成构成8 8 8 8位或者更多位的加法器就必须由多片位或者更多位的加法器就必须由多片位或者更多位的加法器就必须由多片位或者更多位的加法器就必须由多片4 4 4 4位全位全位全位全加加加加器串接而成。器串接而成。器串接而成。器串接而成。 4位集成加法器及其扩展位集成加法器及其扩展20.9 编码器编码器 把二进制码按一定规律编排，使每组代码具有把二进制码按一定规律编排，使每组
25、代码具有把二进制码按一定规律编排，使每组代码具有把二进制码按一定规律编排，使每组代码具有一特定的含义，一特定的含义，一特定的含义，一特定的含义，称为编码。具有编码功能的逻辑电称为编码。具有编码功能的逻辑电称为编码。具有编码功能的逻辑电称为编码。具有编码功能的逻辑电路称为编码器。路称为编码器。路称为编码器。路称为编码器。 n 位二进制代码有位二进制代码有 2n 种组合，可以种组合，可以表示表示 2n 个信息。个信息。 要表示要表示要表示要表示N N个信息所需的二进制代码个信息所需的二进制代码个信息所需的二进制代码个信息所需的二进制代码应满足：应满足：应满足：应满足：2 2n n N N 2 2n
26、 n个个个个n n位位位位编码器编码器高高高高低低低低电电电电平平平平信信信信号号号号二二二二进进进进制制制制代代代代码码码码20.9.1 简易编码器简易编码器采用拨盘输入，拨盘指针所指向的输入端为采用拨盘输入，拨盘指针所指向的输入端为采用拨盘输入，拨盘指针所指向的输入端为采用拨盘输入，拨盘指针所指向的输入端为逻辑逻辑逻辑逻辑0 0，悬空的输入端为逻辑，悬空的输入端为逻辑，悬空的输入端为逻辑，悬空的输入端为逻辑1 1。 20.9.2优先编码器优先编码器 在在许许多多实实际际应应用用中中，编编码码器器的的输输入入端端可可能能同同时时收收到到几几个个信信号号，这这时时就就要要求求按按预预先先规规定
27、定的的优优先先次次序序编编码码输输出出。完完成成这这种种功功能能的的编编码码器器称称为为优优先编码器先编码器。 常用的优先编码器有常用的优先编码器有8 8线线3 3线线(74LS148(74LS148、CT54LS148CT54LS148等等) )，1010线线4 4线线8421BCD8421BCD优先编码器优先编码器(74LS147(74LS147、CT54LS147CT54LS147、CC40147CC40147等等) )。74LS148器件管脚描述器件管脚描述 74LS148真值表真值表编码器的功能扩展编码器的功能扩展 采用采用2片片74LS148将将8线线3线优先编线优先编码器扩展为码
28、器扩展为16线线4线优先编码器。线优先编码器。 20.10 译码器和数字显示译码器和数字显示 译码是编码的反过程，它是将代码的组合译成译码是编码的反过程，它是将代码的组合译成译码是编码的反过程，它是将代码的组合译成译码是编码的反过程，它是将代码的组合译成一个特定的输出信号。一个特定的输出信号。一个特定的输出信号。一个特定的输出信号。20.10.1 二进制译码器二进制译码器8 8个个个个3 3位位位位译码器译码器译码器译码器二二二二进进进进制制制制代代代代码码码码高高高高低低低低电电电电平平平平信信信信号号号号将将将将n n位输入变量位输入变量位输入变量位输入变量构成的二进制代码译成构成的二进制
29、代码译成构成的二进制代码译成构成的二进制代码译成 个不同输出信号。个不同输出信号。个不同输出信号。个不同输出信号。主要产品：主要产品：主要产品：主要产品： 3 3线线线线88线译码器线译码器线译码器线译码器(74LS138(74LS138、CE10161CE10161、CC74HC138CC74HC138等等等等) )； 4 4线线线线1616线译码器线译码器线译码器线译码器(74154(74154、CC4515CC4515、CC74HC154CC74HC154等等等等) )。3线线8线译码器线译码器74LS1383线线8线译码器线译码器74LS138真值表真值表译码器扩展：用两片译码器扩展：
30、用两片74LS138组成组成4线线16线译码器线译码器CT74LS139型译码器型译码器(a) 外引线排列图；外引线排列图；(b) 逻辑图逻辑图(a)GND1Y31Y21Y11Y01A11A01S876543212Y22Y32Y11Y02A12A02S+UCC109161514131211CT74LS139(b)11111&Y0&Y1&Y2&Y3SA0A1双双双双 2/4 2/4 线译码器线译码器线译码器线译码器A A0 0、A A1 1是输入端是输入端是输入端是输入端Y Y0 0 Y Y3 3是输出端是输出端是输出端是输出端 S S 是使能端是使能端是使能端是使能端双双2线线-4线线译码器译
31、码器CT74LS139 输输 入入 输输 出出SA0A1Y0110000011001101110139139功能表功能表功能表功能表 Y1Y2Y3111011101110111CT74LS139型型译码器译码器双双双双 2/4 2/4 线译码器线译码器线译码器线译码器A A0 0、A A1 1是输入端是输入端是输入端是输入端Y Y0 0 Y Y3 3是输出端是输出端是输出端是输出端 S S 是使能端是使能端是使能端是使能端S = 0时译码器工作时译码器工作输出低电平有效输出低电平有效例：例：例：例：利用译码器分时将采样数据送入计算机利用译码器分时将采样数据送入计算机利用译码器分时将采样数据送入
32、计算机利用译码器分时将采样数据送入计算机总总总总线线线线2-42-4线译码器线译码器ABCD三态门三态门三态门三态门三态门三态门三态门三态门三态门三态门三态门三态门三态门三态门三态门三态门译码器工作译码器工作译码器工作译码器工作总总线线译码器工作译码器工作译码器工作译码器工作工作原理：工作原理：工作原理：工作原理：( ( ( (以以以以A A0 0A A1 1= 00= 00为例为例为例为例) ) ) )000 0总总线线2-42-4线译码器线译码器ABCD三态门三态门三态门三态门三态门三态门三态门三态门三态门三态门三态门三态门三态门三态门三态门三态门脱离总线脱离总线数数据据全为全为全为全为“
33、 “1”1”总总总总线线线线 2-4线译码器线译码器ABCD三态门三态门三态门三态门三态门三态门三态门三态门三态门三态门三态门三态门三态门三态门三态门三态门译码器工作译码器工作译码器工作译码器工作工作原理：工作原理：工作原理：工作原理：( ( ( (以以以以A A0 0A A1 1= 00= 00为例为例为例为例) ) ) )000 0脱离总线脱离总线数数据据全为全为全为全为“ “1”1”20.10.2 二二- -十进制显示译码器十进制显示译码器 在数字电路中，常常需要在数字电路中，常常需要在数字电路中，常常需要在数字电路中，常常需要把运算结果用十进制把运算结果用十进制把运算结果用十进制把运算
34、结果用十进制 数显示出来，数显示出来，数显示出来，数显示出来，这就要用这就要用这就要用这就要用显示译码器显示译码器显示译码器显示译码器。二二 十十进进制制代代码码译译译译码码码码器器器器驱驱驱驱动动动动器器器器显显显显示示示示器器器器gfedcba 1. 1. 半导体数码管半导体数码管半导体数码管半导体数码管 由七段发光二极管构成由七段发光二极管构成例：例： 共阴极接法共阴极接法a b c d e f g 0 1 1 0 0 0 01 1 0 1 1 0 1低低电电平平时时发发光光高高电电平平时时发发光光共阳极接法共阳极接法abcgdef+ +dgfecbagfedcba共阴极接法共阴极接法a
35、bcdefgBS204BS204BS206BS206BS201BS201BS203BS203 2. 2. 七段译码显示器七段译码显示器七段译码显示器七段译码显示器Q3 Q2Q1Q0agfedcb译译码码器器二二 十十进进制制代代码码( ( ( (共阴极共阴极共阴极共阴极) ) ) )100101111117个个4位位七段显示译码器状态表七段显示译码器状态表七段显示译码器状态表七段显示译码器状态表gfedcbaQ3 Q2 Q1 Q0a b c d e f g 0 0 0 0 1 1 1 1 1 1 0 00 0 0 1 0 1 1 0 0 0 0 10 0 1 0 1 1 0 1 1 0 1 2
36、0 0 1 1 1 1 1 1 0 0 1 30 1 0 0 0 1 1 0 0 1 1 40 1 0 1 1 0 1 1 0 1 1 50 1 1 0 1 0 1 1 1 1 1 60 1 1 1 1 1 1 0 0 0 0 71 0 0 0 1 1 1 1 1 1 1 81 0 0 1 1 1 1 1 0 1 1 9输输输输 入入入入输输输输 出出出出显示显示显示显示数码数码数码数码BS204A0A1A2A3CT74LS48CT74LS48+5V来来自自计计数数器器七段译码器和数码管的连接图七段译码器和数码管的连接图5107abcdefgRBI BI LTA11A22LT3BI4RBI5A
37、36A07GND8911101213141516+UCCCT 74LS48CT74LS248型译码型译码器的外引线排列图器的外引线排列图abcdefg动画动画LTLTLTLT是试灯输入端；是试灯输入端；是试灯输入端；是试灯输入端；RBIRBIRBIRBI是灭零输入端；是灭零输入端；是灭零输入端；是灭零输入端；BI/RBOBI/RBOBI/RBOBI/RBO是熄灭输入是熄灭输入是熄灭输入是熄灭输入/ / / /灭零输出端灭零输出端灭零输出端灭零输出端 20.11 数据分配器和数据选择器数据分配器和数据选择器 在数字电路中，当需要进行远距离多路数字在数字电路中，当需要进行远距离多路数字在数字电路中
38、，当需要进行远距离多路数字在数字电路中，当需要进行远距离多路数字传输时，为了减少传输线的数目，发送端常通过传输时，为了减少传输线的数目，发送端常通过传输时，为了减少传输线的数目，发送端常通过传输时，为了减少传输线的数目，发送端常通过一条公共传输线，用多路选择器分时发送数据到一条公共传输线，用多路选择器分时发送数据到一条公共传输线，用多路选择器分时发送数据到一条公共传输线，用多路选择器分时发送数据到接收端，接收端利用多路分配器分时将数据分配接收端，接收端利用多路分配器分时将数据分配接收端，接收端利用多路分配器分时将数据分配接收端，接收端利用多路分配器分时将数据分配给各路接收端，其原理如图所示。给
39、各路接收端，其原理如图所示。给各路接收端，其原理如图所示。给各路接收端，其原理如图所示。使能端使能端使能端使能端多路选择器多路选择器多路选择器多路选择器多路分配器多路分配器多路分配器多路分配器发发发发送送送送端端端端接接接接收收收收端端端端IYD0D1D2D3SA1A0传输线传输线传输线传输线A0A1D0D1D2D3S数据选数据选数据选数据选择控制择控制择控制择控制数据分数据分数据分数据分配控制配控制配控制配控制20.11.1 数据选择器数据选择器从从多路多路数据中选择其中所需要的数据中选择其中所需要的一路一路数据输出。数据输出。例：例：四选一数据选择器四选一数据选择器输输入入数数据据输出数据
40、输出数据使能端使能端D0D1D2D3WSA1A0控制信号控制信号11&111&1YD0D1D2D3A0A1S1000000“ “与与与与” ”门被封锁，门被封锁，门被封锁，门被封锁，选择器不工作。选择器不工作。选择器不工作。选择器不工作。CT74LS153型型4选选1数据选择器数据选择器11&111&1YD0D1D2D3A0A1S01D0000“ “与与与与” ”门打开，门打开，门打开，门打开，选择器工作。选择器工作。选择器工作。选择器工作。由控制端决定选择由控制端决定选择哪一路数据输出。哪一路数据输出。选中选中D0001100CT74LS153型型4选选1数据选择器数据选择器动画动画由逻辑图
41、写出逻辑表达式由逻辑图写出逻辑表达式由逻辑图写出逻辑表达式由逻辑图写出逻辑表达式CT74LS153功能表功能表使能使能选选 通通输出输出SA0A1Y10000001100110D3D2D1D0 1S A11D31D21D11D01W 地地CT74LS153(双双4选选1)2D32D22D12D02WA02SUCC15141312111091613245678 多路选择器广泛应用于多路模拟量的采集及多路选择器广泛应用于多路模拟量的采集及多路选择器广泛应用于多路模拟量的采集及多路选择器广泛应用于多路模拟量的采集及 A/D A/D 转换器中。转换器中。转换器中。转换器中。CT74LS151CT74L
42、S151功能表功能表功能表功能表选通选通选通选通选选选选 择择择择输出输出输出输出SA0A2Y100000D3D2D1D0A20D40D50D60D7000101 00001110011010111174LS151型型8选选1数据选择器数据选择器当选择器输入地址为n位时 57数据选择器的扩展：数据选择器的扩展：用两片用两片74LS15174LS151组成组成1616选一数据选择器。选一数据选择器。例例:用用用用74LS15174LS151型型型型8 8 8 8选选选选1 1 1 1数据选择器实现逻辑函数式数据选择器实现逻辑函数式数据选择器实现逻辑函数式数据选择器实现逻辑函数式 Y=AB+BC+
43、CAY=AB+BC+CA解：将逻辑函数式用最小项表示解：将逻辑函数式用最小项表示解：将逻辑函数式用最小项表示解：将逻辑函数式用最小项表示 将输入变量将输入变量A、B、C分别对应地接到数据选分别对应地接到数据选择器的选择端择器的选择端A2 、A1 、 A0。由状态表可知由状态表可知,将数将数据输入端据输入端D3 、D5 、 D6 、 D7 接接“1”，其余输入其余输入端接端接“0”，即可实现输出即可实现输出Y，如图所示。，如图所示。 将输入变量将输入变量将输入变量将输入变量A A、B B、C C分别分别分别分别对应地接到数据选择器的选对应地接到数据选择器的选对应地接到数据选择器的选对应地接到数据
44、选择器的选择端择端择端择端 A A2 2 、A A1 1 、 A A0 0。由状态由状态由状态由状态表可知表可知表可知表可知, , 将数据输入端将数据输入端将数据输入端将数据输入端D D3 3 、D D5 5 、 D D6 6 、 D D7 7 接接接接“ “1”,1”,其余其余其余其余输入端接输入端接输入端接输入端接“ “0”,0”,即可实现输即可实现输即可实现输即可实现输出出出出Y Y, , 如图所示。如图所示。如图所示。如图所示。CT74LS151CT74LS151功能表功能表功能表功能表选通选通选通选通选选选选 择择择择输出输出输出输出SA0A2Y100000D3D2D1D0A20D4
45、0D50D60D7000101 000011100110101111CT74LS151ABCYSD7D6D5D4D3D2D1D0“1”20.11.2 数据分配器数据分配器将一个数据将一个数据将一个数据将一个数据分时分时分时分时分送到多个输出端输出。分送到多个输出端输出。分送到多个输出端输出。分送到多个输出端输出。数数数数据据据据输输输输入入入入控制信号控制信号控制信号控制信号使能端使能端使能端使能端D DY Y0 0Y Y1 1Y Y2 2Y Y3 3S SA A1 1A A0 0数据输出端数据输出端数据输出端数据输出端确定芯片是否工作确定芯片是否工作确定芯片是否工作确定芯片是否工作确定将信确
46、定将信确定将信确定将信号送到哪号送到哪号送到哪号送到哪个输出端个输出端个输出端个输出端数据分配器的功能表数据分配器的功能表数据分配器的功能表数据分配器的功能表Y Y3 3 Y Y2 2 Y Y1 1 Y Y0 0使能使能使能使能控控控控 制制制制输输输输 出出出出S SA A0 0A A1 11 10 00 00 00 00 00 01 11 10 00 01 11 10 0D D0 00 00 0 0 00 0D D0 00 00 00 00 0D D0 00 00 00 00 0D D20.12 20.12 利用中规模集成芯片设计组合逻辑电利用中规模集成芯片设计组合逻辑电路路如果需要实现的
47、逻辑函数表达式与某种中规模集成器件的逻辑函数表达式形式上完全一致，则使用这种器件最方便。如果需要实现的逻辑函数其变量数比中规模集成器件的输入变量少，则只需将中规模集成器件的多余输入端作适当的处理(固定为1或固定为0)。如果需要实现的逻辑函数其变量数比中规模集成器件的输入变量多，则可通过将中规模集成器件进行扩展的方法来实现。20.12.120.12.1利用译码器来实现组合逻辑函数利用译码器来实现组合逻辑函数利用译码器实现一组多输出函数利用译码器实现一组多输出函数利用译码器实现一组多输出函数利用译码器实现一组多输出函数解解解解 ：第一步：第一步：第一步：第一步 选取相应器件选取相应器件选取相应器件
48、选取相应器件这是一组3变量的多输出函数，因此可选用38线译码器。20.12.120.12.1利用译码器来实现组合逻辑函数利用译码器来实现组合逻辑函数第二步第二步第二步第二步 将输出函数写成最小项标准型，并进行将输出函数写成最小项标准型，并进行将输出函数写成最小项标准型，并进行将输出函数写成最小项标准型，并进行相相相相应变换。应变换。应变换。应变换。20.12.120.12.1利用译码器来实现组合逻辑函数利用译码器来实现组合逻辑函数第三步第三步第三步第三步 函数对比实现函数对比实现函数对比实现函数对比实现将输入变量A、B、C加到译码器的地址输入端A2、A1、A0，利用译码器的输出附加与非门，就可
49、以实现逻辑函数F1、F2、F3。20.12.220.12.2利用数据选择器来实现组合逻辑函利用数据选择器来实现组合逻辑函数数存在下列三种情况：存在下列三种情况：存在下列三种情况：存在下列三种情况：1 1、实现函数变量数小于数据选择器地址输入变量数、实现函数变量数小于数据选择器地址输入变量数、实现函数变量数小于数据选择器地址输入变量数、实现函数变量数小于数据选择器地址输入变量数。处理方法：处理方法：将所需实现函数的变量接至数据选择器的低位地址输入端，而其高位地址接固定“0”电平。2 2、函数变量数等于数据选择器地址输入变量数。、函数变量数等于数据选择器地址输入变量数。、函数变量数等于数据选择器地
50、址输入变量数。、函数变量数等于数据选择器地址输入变量数。处理方法：处理方法：将所需实现函数变量接至数据选择器的地址输入端，将1或0接至数据选择器相应数据输入端。3 3、函数变量数、函数变量数、函数变量数、函数变量数(m)(m)大于数据选择器地址数大于数据选择器地址数大于数据选择器地址数大于数据选择器地址数(n)(n)处理方法处理方法2个：个：其一是将地址变量数为n的数据选择器扩展为地址变量数为m的数据选择器，然后再按照第二种情况的处理方法来实现逻辑函数。其扩展方法参见数据选择器的功能扩展；其二是采用降维图法。20.12.220.12.2利用数据选择器来实现组合逻辑函利用数据选择器来实现组合逻辑
51、函数数具体实现方法：具体实现方法：(1) 代数式对比法(2) 卡诺图对比法例子：例子：试用8选1数据选择器来实现下列逻辑函数： F=m(0，1，5，6，7，9，10，14，15)20.13组合逻辑电路中的冒险现象组合逻辑电路中的冒险现象一、冒险现象及其产生原因一、冒险现象及其产生原因 信号通过门电路都有一定的时间延时，这样信号通过不同的路径(即经过不同个数的门电路)到达某点时，会产生时差，这种时差现象称为竞争竞争。 竞争现象可能使电路产生短暂的错误输出，虽然待信号稳定后错误大多会消失，但仍会导致工作不可靠，有时甚至导致永久性错误。这种由竞争产生的错误输出就称为组合逻辑电路中的冒险现象冒险现象。20.13组合逻辑电路中的冒险现象组合逻辑电路中的冒险现象20.13组合逻辑电路中的冒险现象组合逻辑电路中的冒险现象二、冒险现象的产生及消除二、冒险现象的产生及消除改变电路结构，增加或调整时延，消除信号之间的竞争。可以引入选通脉冲。并接滤波电容。修改逻辑设计，增加多于项。
