电工电子技术:第31讲 译码器

上传人:re****.1 文档编号:569569173 上传时间:2024-07-30 格式:PPT 页数:36 大小:1.93MB
返回 下载 相关 举报
电工电子技术:第31讲 译码器_第1页
第1页 / 共36页
电工电子技术:第31讲 译码器_第2页
第2页 / 共36页
电工电子技术:第31讲 译码器_第3页
第3页 / 共36页
电工电子技术:第31讲 译码器_第4页
第4页 / 共36页
电工电子技术:第31讲 译码器_第5页
第5页 / 共36页
点击查看更多>>
资源描述

《电工电子技术:第31讲 译码器》由会员分享,可在线阅读,更多相关《电工电子技术:第31讲 译码器(36页珍藏版)》请在金锄头文库上搜索。

1、可靠性与系统工程学院可靠性与系统工程学院学生会整理学生会整理四、译码器四、译码器译码器译码器将输入代码转换成特定的输出状态的逻将输入代码转换成特定的输出状态的逻 辑电路辑电路译译码码器器A1A0Y3Y2Y1Y0可靠性与系统工程学院可靠性与系统工程学院学生会整理学生会整理译码器的功能分类译码器的功能分类 1 1用来表示输入状态全部组合的,称二进制译码用来表示输入状态全部组合的,称二进制译码 器器N位输入,位输入,2N输出。输出。 常见的集成化常见的集成化译码器译码器有有2-4、3-8、4-162码制译码器:如码制译码器:如8421码变换为循环码等。码变换为循环码等。 3显示译码器:控制数码管显示

2、显示译码器:控制数码管显示可靠性与系统工程学院可靠性与系统工程学院学生会整理学生会整理一)、二进制译码器一)、二进制译码器(变量译码器、(变量译码器、n2n线译码器)线译码器) 特点:每对应一个码特点:每对应一个码2n个输出线中只能有一位有个输出线中只能有一位有输出状态;其它各位状态不变。输出状态;其它各位状态不变。 有输出时状态为有输出时状态为“1”,无输出时状态,无输出时状态“0”输输出高电平有效。出高电平有效。 有输出时状态为有输出时状态为“0”,无输出时状态,无输出时状态“1”输输出低电平有效。出低电平有效。可靠性与系统工程学院可靠性与系统工程学院学生会整理学生会整理1、译码原理、译码

3、原理2-4译码器译码器 (2输入输入4输出的变量译码器输出的变量译码器)11011000Y0Y1Y2Y3AB1110110110110111Y0=BAY1=BAY2=BAY3=BABAY3Y2Y1Y0&11&可靠性与系统工程学院可靠性与系统工程学院学生会整理学生会整理2-4译码器原理图译码器原理图使能端使能端(选通端选通端)低电平有效低电平有效当当 0,译码器使能,译码器使能 E当当 1,译码器禁止,译码器禁止 EBAY3Y2Y1Y0E输入缓冲输入缓冲反相门反相门&11111&BAY3Y2Y1Y0E输入缓冲输入缓冲反相门反相门&11111&可靠性与系统工程学院可靠性与系统工程学院学生会整理学生

4、会整理译码器的逻辑符号译码器的逻辑符号输出高电平有效输出高电平有效输出低电平有效输出低电平有效Y0 Y1 Y2 Y3A B EY0 Y1 Y2 Y3A B EY0 Y1 Y2 Y3A B E可靠性与系统工程学院可靠性与系统工程学院学生会整理学生会整理双二双二四线译码器四线译码器1 2 3 4 5 6 7 81E 1B 1A 1Y0 1Y1 1Y2 1Y3 地地 +VCC 2E 2B 2A 2Y0 2Y1 2Y2 2Y37413916 15 14 13 12 11 10 91 2 3 4 5 6 7 8可靠性与系统工程学院可靠性与系统工程学院学生会整理学生会整理三三八线译码器八线译码器A0 A1

5、 A2 S3 S2 S1 Y7 地地 1 2 3 4 5 6 7 8+VCC Y0 Y1 Y2 Y3 Y4 Y5 Y67413816 15 14 13 12 11 10 91 2 3 4 5 6 7 8 74138Y0Y1Y2Y3Y4Y5Y6Y7A0A1A2 STBSTCSTAY0Y1Y2Y3Y4Y5Y6Y7S3 S2 S1可靠性与系统工程学院可靠性与系统工程学院学生会整理学生会整理74138逻辑逻辑图图A0A1A2STASTASTBSTC&1111111&可靠性与系统工程学院可靠性与系统工程学院学生会整理学生会整理功能表功能表输输 入入 S1 S2 S3 A2 A1 A0输输 出出Y7 Y6

6、 Y5 Y4 Y3 Y2 Y1 Y0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 11 0 0 0 0 0 1 1 1 1 1 1 1 01 0 0 0 0 1 1 1 1 1 1 1 0 11 0 0 0 1 0 1 1 1 1 1 0 1 11 0 0 0 1 1 1 1 1 1 0 1 1 11 0 0 1 0 0 1 1 1 0 1 1 1 11 0 0 1 0 1 1 1 0 1 1 1 1 11 0 0 1 1 0 1 0 1 1 1 1 1 11 0 0 1 1 1 0 1 1 1 1 1 1 10 1 1 1 1 1 1 1 1 A2、A1、A0是译码器

7、输入端,是译码器输入端,Y0 Y7是译码器输是译码器输出端,且低电平有效。出端,且低电平有效。S3 、S2、 S1为三个使能输入端,为三个使能输入端,只有当它们分别为只有当它们分别为0、0、1时时,译码器才正常译码;否,译码器才正常译码;否则不论则不论A2A1A0为何值,为何值,Y0 Y7都输出高电平。都输出高电平。可靠性与系统工程学院可靠性与系统工程学院学生会整理学生会整理1 1 1 1 Y15=01 0 0 0 Y8=00 1 1 1 Y7=00 0 0 1 Y1=00 0 0 0 Y0=0译码器的灵活应用译码器的灵活应用用两片用两片7474138138构成构成4/164/16线译码器。线

8、译码器。A3A2A1A000011A0A1A2A3E“1”【例【例1】Y0Y8Y7Y1574138(1)Y0Y1Y2Y3Y4Y5Y6Y7A0A1A2STCSTBSTA74138(2)Y0Y1Y2Y3Y4Y5Y6Y7A0A1A2STCSTBSTA1、译码器的扩展、译码器的扩展“1”可靠性与系统工程学院可靠性与系统工程学院学生会整理学生会整理【例【例2】 用三片用三片7474138138构成构成5/245/24线译码器。线译码器。A0A1A2A3A4如何用四片如何用四片7474138138构成构成5/325/32线译码器线译码器?“1”74138(1)Y0Y1Y2Y3Y4Y5Y6Y774138(2

9、)Y0Y1Y2Y3Y4Y5Y6Y774138(3)Y0Y1Y2Y3Y4Y5Y6Y7Y0Y7Y8Y15Y16Y23A0A1A2STCSTBSTAA0A1A2STCSTBSTAA0A1A2STCSTBSTA可靠性与系统工程学院可靠性与系统工程学院学生会整理学生会整理2 2、实现存储器系统的地址译码实现存储器系统的地址译码A5 A6 A7 A8地址线地址线数据线数据线 四四十六线译码器十六线译码器Y0Y1 Y14Y15E1 E2 A B C DCE A0A1A2A3A4ROM 32 8D0D1D2D3D4D5D6D7CE A0A1A2A3A4ROM 32 8D0D1D2D3D4D5D6D7 A0A1

10、A2A3A4可靠性与系统工程学院可靠性与系统工程学院学生会整理学生会整理F&3、用译码器实现组合逻辑函数、用译码器实现组合逻辑函数【例【例1】 试用译码器和门电路实现逻辑函数:试用译码器和门电路实现逻辑函数:F=BC+AB+AC解:将逻辑函数转换成最小项表解:将逻辑函数转换成最小项表 达式,再转换成与非达式,再转换成与非与与 非形式。非形式。=m3+m5+m6+m7=m3 m5 m6 m7用一片用一片7413874138加一个与非门加一个与非门就可实现该逻辑函数。就可实现该逻辑函数。F=ABC+ABC+ABC+ABC 74138Y0Y1Y2Y3Y4Y5Y6Y7A2A1A0 S3 S2 S1“0

11、”“0”“1”A B C 可靠性与系统工程学院可靠性与系统工程学院学生会整理学生会整理L&F&【例【例2】 某组合逻辑电路的真值表某组合逻辑电路的真值表如表所示,试用译码器和门如表所示,试用译码器和门电路设计该逻辑电路。电路设计该逻辑电路。解:解:真值表真值表A B C可见,用译码器实现多输出逻辑函数时,优点更明显。可见,用译码器实现多输出逻辑函数时,优点更明显。&G 74138Y0Y1Y2Y3Y4Y5Y6Y7A2A1A0 S3 S2 S1“0”“0”“1”A B C 可靠性与系统工程学院可靠性与系统工程学院学生会整理学生会整理二)、数字显示译码器二)、数字显示译码器 常用的数字显示器有多种类

12、型;常用的数字显示器有多种类型; 按显示方式分:有字型重叠式、点阵式、分段式等。按显示方式分:有字型重叠式、点阵式、分段式等。 按按发发光光物物质质分分:有有半半导导体体显显示示器器,又又称称发发光光二二极极管管(LED)显显示示器器、荧荧光光显显示示器器、液液晶晶显显示示器器、气气体体放放电电管管显示器等。显示器等。七段数码七段数码显示器显示器abfgecdf g a be d c 七段发光七段发光二极管二极管显示译码器示意图显示译码器示意图A0 A 1 A2 A3YaYbYg显示显示译码译码器器输入为输入为 8421BCD码码abg可靠性与系统工程学院可靠性与系统工程学院学生会整理学生会整

13、理字形显示字形显示abfgecdf g a be d c 可靠性与系统工程学院可靠性与系统工程学院学生会整理学生会整理LED连接方式连接方式七段数字显示器分为共阴极和共阳极两种。七段数字显示器分为共阴极和共阳极两种。a b c d e f g+ +共阴极接法共阴极接法+VCCa b c d e f g共阳极接法共阳极接法若采用共阳极若采用共阳极LED,显示译码器的输出应为,显示译码器的输出应为低电平输出有效;若采用共阴极低电平输出有效;若采用共阴极LED,则高,则高电平输出有效。电平输出有效。注意注意可靠性与系统工程学院可靠性与系统工程学院学生会整理学生会整理显示译码器的真值表显示译码器的真值

14、表可靠性与系统工程学院可靠性与系统工程学院学生会整理学生会整理显示译码器的函数式显示译码器的函数式可靠性与系统工程学院可靠性与系统工程学院学生会整理学生会整理显示译码器的逻辑电路图显示译码器的逻辑电路图可靠性与系统工程学院可靠性与系统工程学院学生会整理学生会整理共阳极显示器接线图共阳极显示器接线图可靠性与系统工程学院可靠性与系统工程学院学生会整理学生会整理常用显示译码器常用显示译码器7447(低电平输出有效)低电平输出有效)7449(高电平输出有效高电平输出有效)7448(高电平输出有效高电平输出有效)7448的逻辑功能:的逻辑功能:LT灯测试灯测试(低电平有效低电平有效)BI / RBO灭灯

15、输入灭灯输入/灭零输出灭零输出(低电平有效低电平有效)RBI灭零输入;灭零输入;(低电平有效低电平有效)当当RBI=0;A3A2A1A0=0 时灯灭,时灯灭, RBI=1;A3A2A1A0=0时,显示时,显示0。可靠性与系统工程学院可靠性与系统工程学院学生会整理学生会整理7448的连接的连接0510003 将将BI/RBO和和RBI配合使用,可以实现多位数显示配合使用,可以实现多位数显示时的时的“无效无效0消隐消隐”功能。功能。“1”“1”RBIRBORBIRBORBIRBORBIRBORBORBIRBORBIRBORBI7448744874487448744874487448可靠性与系统工程

16、学院可靠性与系统工程学院学生会整理学生会整理五、五、 数据选择器数据选择器 在多路数据传送过程中在多路数据传送过程中,能够根据需要将其中任能够根据需要将其中任意一路挑选出来的电路意一路挑选出来的电路,叫数据选择器叫数据选择器,也称为多路选也称为多路选择器或多路开关择器或多路开关.D0D1Dn-1A0A1Am-1Y数据选择器数据选择器数据数据输入输入端端输出端输出端控制端控制端数据选择器示意框图数据选择器示意框图若有若有n个输入,则称个输入,则称n选选1数据选择器。数据选择器。可靠性与系统工程学院可靠性与系统工程学院学生会整理学生会整理常用数据选择器常用数据选择器常用数据选择器常用数据选择器74

17、1574位二选一数据选择器位二选一数据选择器&111&1111可靠性与系统工程学院可靠性与系统工程学院学生会整理学生会整理常用数据选择器常用数据选择器常用数据选择器常用数据选择器74153双四选一数据选择器双四选一数据选择器111111&11可靠性与系统工程学院可靠性与系统工程学院学生会整理学生会整理常用数据选择器常用数据选择器常用数据选择器常用数据选择器74151八选一数据选择器八选一数据选择器1111111&11可靠性与系统工程学院可靠性与系统工程学院学生会整理学生会整理四选一数据选择器四选一数据选择器四选一数据选择器四选一数据选择器D3 D2 D1 D0 A1A0 S1MUXYYD3S1

18、D2D1D0A0A1&111&Y=S1A1A0D3+S1A1A0D2+S1A1A0D1+S1A1A0D0可靠性与系统工程学院可靠性与系统工程学院学生会整理学生会整理选择器扩展选择器扩展【例【例1】 利用一片利用一片74153构成一个构成一个8选选1数据选择器。数据选择器。A2D7 D6 D5 D4D3 D2 D1 D0输输 入入 1D31D21D11D0 S1 A1 A074153Y2Y1 2D32D22D12D0 S2 A0A1Y1可靠性与系统工程学院可靠性与系统工程学院学生会整理学生会整理【例【例2】 用双用双4选选1选择器选择器扩展成扩展成16选选1选择器选择器A3A2A1A0Y00D0

19、0 001D110D211D30 100D401D510D611D700D81 0 01D910D1011D111 100D1201D1310D1411D15 两种不同的扩展方两种不同的扩展方案,从功能表上分析,案,从功能表上分析,可以先选低两位,也可可以先选低两位,也可以先选高两位。以先选高两位。16选选1功能表功能表可靠性与系统工程学院可靠性与系统工程学院学生会整理学生会整理方案一:方案一: 用双用双4选选1选择器选择器(无使能端无使能端)扩展成扩展成16选选1选择选择器器逻辑结构:逻辑结构:A1 A0控制第一层选择,控制第一层选择, A3 A2控制第二层选择。控制第二层选择。A0 A1

20、D0 D3 Y D0 D3 Y A0 A1 D0 D3 Y D0 D3 Y A0 A1 D0 D3 Y A1 A0 A3 A2 D0 D3 D4 D7 D8 D11 D12 D15 .可靠性与系统工程学院可靠性与系统工程学院学生会整理学生会整理方案二:方案二: 用双用双4选选1选择器选择器(无使能端无使能端)扩展成扩展成16选选1选择选择器器A0 A1 D0 D3 Y D0 D3 Y A0 A1 D0 D3 Y D0 D3 Y A0 A1 D0 D3 Y A3 A2 A1 A0D0D4D8D12D1D5D9D13D2D6D10D14D3D7D11D15逻辑结构:逻辑结构:A3A2控制第一层选择

21、,控制第一层选择, A1 A0控制第二层选择。控制第二层选择。可靠性与系统工程学院可靠性与系统工程学院学生会整理学生会整理用数据选择器实现组合逻辑函数用数据选择器实现组合逻辑函数【例【例1】利用选择器实现逻辑函数利用选择器实现逻辑函数Y(A,B,C)= (1,2,4,6,7)用八选一用八选一74151Y=m1 +m2+ m4 +m6 +m7=ABC+ABC+ABC+ ABC+ ABC 74151D7D6D5D4D3D2D1D0A1A0YA2YABC“1”=ABC0+ABC1+ABC1+ABC0+ABC1+ABC0+ABC1+ABC1可靠性与系统工程学院可靠性与系统工程学院学生会整理学生会整理用

22、四选一用四选一74153Y=ABC+ABC+ABC+ ABC+ ABCAB 1D31D21D11D0 S1 A1 A074153Y2Y1 2D32D22D12D0 S2 YC“1”.1=ABC+ABC+ABC+AB1可靠性与系统工程学院可靠性与系统工程学院学生会整理学生会整理作业作业1、用用四四输输入入16线线输输出出的的二二进进制制译译码码器器及及“与与非非” 门,设计一个六输入门,设计一个六输入64输出的二进制译码器输出的二进制译码器A B C D Y0 Y15 S1S2416译码器译码器2、用用74LS138及两个及两个4输入输入“与非与非”门组成全加器电路。门组成全加器电路。 3、分别、分别用用八选一、双四选一构成八选一、双四选一构成全减器电路。全减器电路。

展开阅读全文
相关资源
正为您匹配相似的精品文档
相关搜索

最新文档


当前位置:首页 > 高等教育 > 研究生课件

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号