《微机原理：第五章存储器原理与接口2》由会员分享，可在线阅读，更多相关《微机原理：第五章存储器原理与接口2（37页珍藏版）》请在金锄头文库上搜索。
1、5.4 80865.4 8086系统的存储器组织系统的存储器组织 5.4.1 8086 CPU5.4.1 8086 CPU的存储器接口的存储器接口1.1.不同模式下不同模式下CPUCPU的存储器接口的存储器接口8086 CPU 8086 CPU 可寻址的存储空间可寻址的存储空间1MB1MB地址范围地址范围00000H00000HFFFFFHFFFFFH其中其中00000H00000H003FFH003FFH中断矢量表中断矢量表 FFFF0H FFFF0HFFFFFHFFFFFH存放启动程序存放启动程序 8086存储器高低位库的连接8086存储器高低位库选择存储器高低位库选择A0对对应应操操作作
2、00同时访问两个存储体，读同时访问两个存储体，读/写一个字的信息写一个字的信息01只访问奇地址存储体，读只访问奇地址存储体，读/写高字节的写高字节的信息信息10只访问偶地址存储体，读只访问偶地址存储体，读/写低字节的信息写低字节的信息11无操作无操作(a)读偶地址单元中的字节；(b) 读奇地址单元中的字节；(c) 读偶地址单元中的字； (d) 读奇地址单元中的字 对准字与非对准字对准字与非对准字读改为写？读改为写？2 2、存储器接口应考虑的几个问题、存储器接口应考虑的几个问题n存储器与存储器与CPUCPU之间的时序配合之间的时序配合; ;nCPUCPU总线负载能力总线负载能力; ;n存储芯片的
3、地址分配和片选存储芯片的地址分配和片选 3 3、 CPU CPU 提供的信号线提供的信号线 数据线数据线 D15D15D0D0 地址线地址线 A19A19A0A0存储器或存储器或I/OI/O端口访问信号端口访问信号M/IOM/IO RD RD 读信号读信号 WR WR 写信号写信号 BHE BHE 总线高字节有效信号总线高字节有效信号CPUCPU根据指令发出信号，控制线组合不同功能根据指令发出信号，控制线组合不同功能MOV AL, 0000; MOV AL, 0000; D7D7D0D0, A19, A19A0, RD=0, M/IO=1,A0, RD=0, M/IO=1,BHE=1BHE=1
4、MOV 0001 ,AL; MOV 0001 ,AL; D15D15D8D8, A19, A19A0, WR=0, M/IO=1,A0, WR=0, M/IO=1,BHE=0BHE=0MOV AX, 0000; MOV AX, 0000; D15D15D0D0, A19, A19A0, RD=0, M/IO=1,A0, RD=0, M/IO=1,BHE=0BHE=0OUTOUTDX, AX; DX, AX; D15D15D0D0, A16, A16A0, WR=0, M/IO=0,A0, WR=0, M/IO=0, BHE=1/0 BHE=1/05.4.2 5.4.2 存储器接口举例存储器接口
5、举例 1 1、只读存储器、只读存储器(ROM)(ROM)扩展电路扩展电路 特点特点 a a、只读；、只读； b b、十六位操作、十六位操作27系列系列EPROM芯片芯片n总线部分：总线部分：uD D0 0D D7 7，数据线，数据线uA A0 0A An n1 1，地址线。，地址线。 n n是地址线个数，决定了芯片容量。是地址线个数，决定了芯片容量。 2716 2716，n n为为1111，2725627256，n n1515。n电源部分：电源部分：uV VCCCC，GNDGND，电源和地，电源和地uV VPPPP，编编程程电电压压。在在CPUCPU仅仅对对芯芯片片进进行行读读操操作作时，时，
6、V VPPPP一般直接接电源电压。一般直接接电源电压。n控制部分：控制部分：u/OE /OE 读控制线。读控制线。有有效效时时，数数据据从从EPROMEPROM内内的的某某个个单单元元通通过过数数据据线传送到线传送到CPUCPU。u/CS /CS 片选线。片选线。有有效效时时表表示示本本芯芯片片工工作作。在在芯芯片片编编程程时时这这根根线线常作编程控制线。常作编程控制线。 例例5-1：设计一：设计一ROM扩展电路，容量为扩展电路，容量为32K字，地址从字，地址从00000H开始。开始。32K字字奇偶存储体分别为奇偶存储体分别为32KB选取选取EPROM芯片芯片27256(容量容量32KB)解：
7、解：a、确定芯片个数、确定芯片个数要求扩充容量要求扩充容量/芯片容量芯片容量=芯片个数芯片个数32K16=64K8（64K8）/（32K8）=2片片一片高一片高8位（奇地址）位（奇地址）一片低一片低8位（偶地址）位（偶地址）b、确定、确定/CS电路电路写出扩充的地址范围写出扩充的地址范围00000H0FFFFHCSA19A18A17A16A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0最小地址序号最小地址序号 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0最大地址序号最大地址序号 0 0 0 0 1 1 1 1 1 1 1 1 1 1
8、 1 1 1 1 1 164KB16位地址位地址末地址末地址=首地址首地址+16个个1课本用负逻辑与非门课本用负逻辑与非门c、设计电路偶片奇片执行执行MOVAX,0000只读，设计时不考虑只读，设计时不考虑8位读位读e、总结、总结8086CPUEPROMDB70D70(偶片偶片)DB158D70(奇片奇片)/RD/OEAn1An-1.0A19n+1+M/IO/CS2 2、静态随机读写存储器、静态随机读写存储器(RAM)扩展电路扩展电路特点特点 a a、读、读/ /写；写； b b、读十六位操作；、读十六位操作； c c、写十六、写十六/ /八位操作八位操作62系列静态系列静态RAM芯片芯片n总
9、线部分：总线部分：uD D0 0D D7 7，数据线，数据线uA A0 0A An n1 1，地址线，地址线n n是地址线个数。是地址线个数。61611616，n n为为1111，6262256256，n n1515。n电源部分：电源部分：uV VCCCC，GNDGND，电源和地，电源和地n控制部分：控制部分：u/RD /RD 读控制线。有效时，数据从读控制线。有效时，数据从RAMRAM到到CPUCPU。u/WR /WR 写控制线。有效时，数据写控制线。有效时，数据从从CPUCPU到到RAMRAM。 u/CS /CS 片片选选线线。该该信信号号一一般般为为低低电电平平有有效效。有有效时表示本芯
10、片工作。效时表示本芯片工作。例例5-2:设设计计一一RAM扩扩展展电电路路，容容量量为为32K字字，地地址从址从10000H开始。芯片采用开始。芯片采用62256(32K*8B)。解：解：a、计算所需要的芯片个数、计算所需要的芯片个数32K16=64K864K8/(32K8)=2(片片)b、确定、确定CS电路电路写出扩充的地址范围写出扩充的地址范围10000H1FFFFHCSA19A18A17A16A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0最小地址序号最小地址序号 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0最大地址序号最大地
11、址序号 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1c、偶片、奇片、偶片、奇片CS的产生的产生此方案不满足八位的写操作！此方案不满足八位的写操作！c、偶片、奇片、偶片、奇片CS的产生的产生此方案不满足此方案不满足16位的写操作！位的写操作！增加控制线增加控制线/BHE(总线高字节有效信号总线高字节有效信号)c、偶片、奇片、偶片、奇片CS的产生的产生d、电路、电路MOV0000,AXMOV0000,ALMOV0001,ALe、总结、总结8086CPUEPROMDB70D70(偶片偶片)DB158D70(奇片奇片)/RD/OE/WR/WRAn1An-1.0A19n
12、+1+M/IO /CSA0/BHE偶片偶片/CS奇片奇片/CS3、译码器、译码器74LS138 功能是功能是3 38 8译码器译码器三个三个“选择输入端选择输入端”C C、B B、A A三个三个“使能输入端使能输入端” G G1 1、/G/G2A2A，/G/G2B2B8 8个输出端个输出端 /Y/Y7 7 / /Y Y0 0 译码芯片译码芯片74LS13874LS138输 入输 出使 能选 择G1G2A#G2B#CBAY7#Y6#Y5#Y4#Y3#Y2#Y1#Y0#1000001111111010000111111101100010111110111000111111011110010011101111100101110111111001101011111110011101111111其 它X X X1111111174LS138功能表 n用用74LS138产生产生CSuM/IO接接74LS138u高位地址线接高位地址线接74LS138u/Y0/Y7作作/CSn有关存储器接口的内容一般有有关存储器接口的内容一般有2种种u给出地址，设计电路给出地址，设计电路u给出电路，指出地址给出电路，指出地址作业n7n8n9
