《逻辑门电路课件》由会员分享，可在线阅读，更多相关《逻辑门电路课件（37页珍藏版）》请在金锄头文库上搜索。
1、3 逻辑门电路逻辑门电路3.1 MOS逻辑门电路逻辑门电路3.2 TTL逻辑门电路逻辑门电路*3.3 射极耦合逻辑门电路射极耦合逻辑门电路*3.4 砷化镓逻辑门电路砷化镓逻辑门电路3.5 逻辑描述中的几个问题逻辑描述中的几个问题3.6 逻辑门电路使用中的几个实际问题逻辑门电路使用中的几个实际问题* 3.7 用用VerilogHDL描述逻辑门电路描述逻辑门电路教学基本要求：教学基本要求：1、了解半导体器件的开关特性。了解半导体器件的开关特性。2、熟熟练练掌掌握握基基本本逻逻辑辑门门（与与、或或、与与非非、或或非非、异异或或门门） 三态门、三态门、OD门（门（OC门）和传输门的逻辑功能。门）和传输
2、门的逻辑功能。3、学会门电路逻辑功能分析方法。学会门电路逻辑功能分析方法。4、掌握掌握逻辑门的主要参数及在应用中的接口问题。逻辑门的主要参数及在应用中的接口问题。3. 逻辑门电路逻辑门电路3.1 MOS逻辑门逻辑门3.1.1 数字集成电路简介数字集成电路简介3.1.2 逻辑门的一般特性逻辑门的一般特性3.1.3 MOS开关开关及其等效电路及其等效电路3.1.4 CMOS反相器反相器3.1.5 CMOS逻辑门电路逻辑门电路3.1.6 CMOS漏极开路门和三态输出漏极开路门和三态输出门电路门电路3.1.7 CMOS传输门传输门3.1.8 CMOS逻辑门电路的技术参数逻辑门电路的技术参数4 3.1
3、3.1 数字集成电路的分类数字集成电路的分类 数数字字集集成成电电路路通通常常按按照照所所用用半半导导体体器器件件的的不不同同或或者者根根据据集成规模的大小进行分类。集成规模的大小进行分类。一一. . 根据所采用的半导体器件进行分类根据所采用的半导体器件进行分类 根据所采用的半导体器件，分为根据所采用的半导体器件，分为两大类两大类。 双极型集成电路：双极型集成电路：采用双极型半导体器件作为元件。主要采用双极型半导体器件作为元件。主要特点是速度快、负载能力强，但功耗较大、集成度较低。特点是速度快、负载能力强，但功耗较大、集成度较低。 单极型集成电路单极型集成电路(MOS(MOS集成电路集成电路)
4、: ): 采用金属采用金属- -氧化物半导体氧化物半导体场效应管场效应管(Metel Oxide Semiconductor Field Effect Tra-(Metel Oxide Semiconductor Field Effect Tra-nsister)nsister)作为元件。主要特点是结构简单、制造方便、集成度作为元件。主要特点是结构简单、制造方便、集成度高、功耗低，但速度相对双极型较慢。高、功耗低，但速度相对双极型较慢。5 双极型集成电路分为：双极型集成电路分为： 晶体管晶体管- -晶体管逻辑电路晶体管逻辑电路TTL(Transistor Transistor TTL(Tran
5、sistor Transistor Logic)Logic) 发射极耦合逻辑电路发射极耦合逻辑电路(Emitter Coupled Logic)(Emitter Coupled Logic) 集成注入逻辑电路集成注入逻辑电路I I2 2L(Integrated Injection Logic)L(Integrated Injection Logic) TTL电路的电路的“性能价格比性能价格比”较佳，应用最广泛。较佳，应用最广泛。 MOS集成电路分为：集成电路分为： PMOS( P-channel Metel Oxide Semiconductor) NMOS(N-channel Metel O
6、xide Semiconductor) CMOS(Complement Metal OxideSemiconductor) CMOS电电路路应应用用较较普普遍遍，因因为为它它不不但但适适用用于于通通用用逻逻辑辑电路的设计，而且综合性能好电路的设计，而且综合性能好 。6二根据集成电路规模的大小进行分类二根据集成电路规模的大小进行分类 根根据据一一片片集集成成电电路路芯芯片片上上包包含含的的逻逻辑辑门门个个数数或或元元件件个个数数，分为分为 SSI 、MSI 、LSI 、VLSI。 1. SSI (Small Scale Integration : 逻辑门数小于逻辑门数小于10 门门(或元或元件数
7、小于件数小于100个个)； 2. MSI (Medium Scale Integration ) : 逻辑门数为逻辑门数为10 门门99 门门(或元件数或元件数100个个999个个)； 3. LSI (Large Scale Integration ) : 逻辑门数为逻辑门数为100 门门9999 门门(或元件数或元件数1000个个99999个个)； 4. VLSI (Very Large Scale Integration) : 逻辑门数大于逻辑门数大于10000 门门(或元件数大于或元件数大于100000个个)。 逻辑门逻辑门: :实现基本逻辑运算和复合逻辑运算的单元电路。实现基本逻辑运算
8、和复合逻辑运算的单元电路。1.CMOS集成电路集成电路: :广泛应用于超大规模、甚大规模集成电路广泛应用于超大规模、甚大规模集成电路 4000 4000系列系列74HC 74HCT74VHC 74VHCT速度慢速度慢与与TTL不不兼容兼容抗干扰抗干扰功耗低功耗低74LVC 74VAUC速度加快速度加快与与TTL兼容兼容负载能力强负载能力强抗干扰抗干扰功耗低功耗低速度两倍于速度两倍于74HC与与TTL兼容兼容负载能力强负载能力强抗干扰抗干扰功耗低功耗低低低( (超低超低) )电压电压速度更加快速度更加快与与TTL兼容兼容负载能力强负载能力强抗干扰功耗低抗干扰功耗低 7474系列系列74LS系列系
9、列74AS系列系列 74ALS2.TTL 集成电路集成电路: :广泛应用于中大规模集成电路广泛应用于中大规模集成电路3.1.1 数字集成电路简介数字集成电路简介3.1.2 逻辑门电路的一般特性逻辑门电路的一般特性1. 1. 输入和输出的高、低电平输入和输出的高、低电平 vO vI 驱动门驱动门G1 负载门负载门G2 1 1 输出高电平的下限值输出高电平的下限值 VOH(min)输入低电平的上限值输入低电平的上限值 VIL(max)输入高电平的下限值输入高电平的下限值 VIH(min)输出低电平的上限值输出低电平的上限值 VOL(max)输出输出高电平高电平+VDD VOH(min)VOL(ma
10、x) 0 G1门门vO范围范围 vO 输出输出低电平低电平 输入输入高电平高电平VIH(min) VIL(max) +VDD 0 G2门门vI范围范围 输入输入低电平低电平 vI VNH 当前级门输出高电平的最小当前级门输出高电平的最小值时值时允许负向噪声电压的最大值允许负向噪声电压的最大值。负载门输入高电平时的噪声容限：负载门输入高电平时的噪声容限：VNL 当前级门输出低电平的最大当前级门输出低电平的最大值时值时允许正向噪声电压的最大值允许正向噪声电压的最大值负载门输入低电平时的噪声容限负载门输入低电平时的噪声容限：2. 噪声容限噪声容限VNH =VOH(min)VIH(min) VNL =
11、VIL(max)VOL(max)在保证输出电平不变的条件下，输入电平允许波动的范围。它表在保证输出电平不变的条件下，输入电平允许波动的范围。它表示门电路的抗干扰能力示门电路的抗干扰能力 1 驱动驱动门门 vo 1 负载门负载门 vI 噪声噪声 类型类型参数参数74HCVDD=5V74HCTVDD=5V74LVCVDD=3.3V74AUCVDD=1.8VtPLH或或tPHL(ns)782.10.93.传输延迟时间传输延迟时间传输延迟时间是表征门电路开关速度传输延迟时间是表征门电路开关速度的参数，它说明门电路在输入脉冲波的参数，它说明门电路在输入脉冲波形的作用下，其输出波形相对于输入形的作用下，其
12、输出波形相对于输入波形延迟了多长的时间波形延迟了多长的时间。CMOS电路传输延迟时间电路传输延迟时间 tPHL 输出输出 50% 90% 50% 10% tPLH tf tr 输入输入 50% 50% 10% 90% 4. 4. 功耗功耗静态功耗静态功耗：指的是当电路没有状态转换时的功耗，即门电路空：指的是当电路没有状态转换时的功耗，即门电路空载时电源总电流载时电源总电流ID与电源电压与电源电压VDD的乘积。的乘积。CMOSCMOS电路静态功耗非电路静态功耗非常低，常低，TTLTTL门电路空载功耗是比较大的。门电路空载功耗是比较大的。5. 5. 延时延时 功耗积功耗积是速度功耗综合性的指标是速
13、度功耗综合性的指标. .延时延时 功耗积功耗积，用符号，用符号DP表示表示扇入数：取决于逻辑门的输入端的个数。扇入数：取决于逻辑门的输入端的个数。6. 6. 扇入与扇出数扇入与扇出数动态功耗动态功耗：指的是电路在输出状态转换时的功耗，：指的是电路在输出状态转换时的功耗，TTLTTL和和CMOSCMOS门门电路都会产生数值较大的尖峰电流，引起较大的动态功耗。电路都会产生数值较大的尖峰电流，引起较大的动态功耗。扇出数：是指其在正常工作情况下，所能带同类门电扇出数：是指其在正常工作情况下，所能带同类门电路的最大数目。路的最大数目。（a)a)带拉电流负载带拉电流负载当负载门的个数增加时，总的拉电流将增
14、加，会引起输出高当负载门的个数增加时，总的拉电流将增加，会引起输出高电压的降低。但不得低于输出高电平的下限值，这就限制了电压的降低。但不得低于输出高电平的下限值，这就限制了负载门的个数。负载门的个数。 高电平高电平扇出数扇出数:IOH : :驱动门的输出端为高电平电流驱动门的输出端为高电平电流IIH : :负载门的输入电流为负载门的输入电流为。(b)带灌电流负载带灌电流负载当负载门的个数增加时，总的灌电流当负载门的个数增加时，总的灌电流IOL将增加，同时也将引起将增加，同时也将引起输出低电压输出低电压VOL的升高。当输出为低电平，并且保证不超过输的升高。当输出为低电平，并且保证不超过输出低电平
15、的上限值。出低电平的上限值。IOL ：驱动门的输出端为低电平电流：驱动门的输出端为低电平电流IIL ：负载门输入端电流之和：负载门输入端电流之和电路类型电路类型电源电电源电压压/V传输延传输延迟时间迟时间/ns静态功耗静态功耗/mW功耗延迟积功耗延迟积/mW-ns直流噪声容限直流噪声容限输出逻输出逻辑摆幅辑摆幅/VVNL/VVNH/VTTLCT54/74510151501.22.23.5CT54LS/74LS57.52150.40.53.5ECLCE10K系列系列5.2225500.1550.1250.8CE100K系列系列4.50.7540300.1350.1300.8CMOSVDD=5V5
16、455103225 1032.23.45VDD=15V151215103180 1036.59.015高速高速CMOS5811038 1031.01.55各类数字集成电路主要性能参数的比较各类数字集成电路主要性能参数的比较3.1.3 MOS开关及其等效电路开关及其等效电路：MOS管工作在可变电阻区，输出低电平管工作在可变电阻区，输出低电平: : MOS管截止，管截止， 输出高电平输出高电平当当I VTMOS管相当于一个由管相当于一个由vGS控制的控制的无触点开关。无触点开关。MOS管工作在可变电阻区，管工作在可变电阻区，相当于开关相当于开关“闭合闭合”，输出为低电平。输出为低电平。MOS管截止
17、，管截止，相当于开关相当于开关“断开断开”输出为高电平。输出为高电平。当输入为低电平时：当输入为低电平时：当输入为高电平时：当输入为高电平时：3.1.3 MOS开关及其等效电路开关及其等效电路3.1.4 CMOS 反相器反相器工作原理工作原理AL1+VDD+10VD1S1vivOTNTPD2S20V+10VvivGSNvGSPTNTPvO0 V 0V-10V截止截止导通导通 10 V10 V 10V 0V导通导通截止截止0 VVTN = 2 VVTP = 2 V逻辑图逻辑图逻辑表达式逻辑表达式vi0vO1逻辑真值表逻辑真值表10A BTN1 TP1 TN2 TP2L0 00 11 01 1截止
18、截止 导通导通 截止截止导通导通 导通导通导通导通导通导通截止截止截止截止导通导通截止截止截止截止截止截止 截止截止导通导通导通导通1110与非门与非门1.CMOS 与与非门非门vA+VDD+10VTP1TN1TP2TN2ABLvBvLAB&(a)(a)电路结构电路结构(b)(b)工作原理工作原理VTN = 2 VVTP = 2 V0V10VN输入的与非门的电路输入的与非门的电路?输入端增加有什么问题输入端增加有什么问题?3.1.5 CMOS 逻辑门逻辑门或非门或非门2.2.CMOS 或或非门非门+VDD+10VTP1TN1TN2TP2ABLA B TN1 TP1 TN2 TP2L0 00 1
19、1 01 1截止截止导通导通截止截止导通导通 导通导通导通导通导通导通截止截止截止截止导通导通截止截止截止截止截止截止截止截止导通导通导通导通1000AB10V10VVTN = 2 VVTP = 2 VN输入的或非门的电路的结构输入的或非门的电路的结构?输入端增加有什么问题输入端增加有什么问题?4.4.输入保护电路和缓冲电路输入保护电路和缓冲电路采用缓冲电路能统一参数，使不同内部逻辑集成逻辑门电路采用缓冲电路能统一参数，使不同内部逻辑集成逻辑门电路具有相同的输入和输出特性。具有相同的输入和输出特性。1 1.CMOS漏极开路门漏极开路门1.）CMOS漏极开路门的提出漏极开路门的提出输出短接，在一
20、定情况下会产输出短接，在一定情况下会产生低阻通路，大电流有可能导生低阻通路，大电流有可能导致器件的损毁，并且无法确定致器件的损毁，并且无法确定输出是高电平还是低电平。输出是高电平还是低电平。 3.1.6 CMOS漏极开路（漏极开路（OD）门和三态输出门电路）门和三态输出门电路+VDDTN1TN2AB+VDDAB01（2）漏极开路门的结构与逻辑符号漏极开路门的结构与逻辑符号(c) (c) 与非逻辑不变。与非逻辑不变。+VDDVSSTP1TN1TP2TN2ABL电路电路逻辑符号逻辑符号(b)(b)可以实现线与功能可以实现线与功能; ;漏极开路门输出连接漏极开路门输出连接(a)(a)工作时必须外接电
21、源和电阻工作时必须外接电源和电阻; ;(2) (2) 上拉电阻对上拉电阻对OD门动态性能的影响门动态性能的影响Rp的值愈小，负载电容的充电时间的值愈小，负载电容的充电时间常数亦愈小，因而开关速度愈快常数亦愈小，因而开关速度愈快。但功耗大但功耗大, ,且可能使输出电流超过允且可能使输出电流超过允许的最大值许的最大值IOL(max） 。电路带电容负载电路带电容负载1 10 0CL LRp的值大，可保证输出电流不能超的值大，可保证输出电流不能超过允许的最大值过允许的最大值IOL(max）、）、功耗小功耗小。但负载电容的充电时间常数亦愈大，但负载电容的充电时间常数亦愈大，开关速度因而愈慢开关速度因而愈
22、慢。最不利的情况：最不利的情况：只有一个只有一个 OD门导通，门导通，110为保证低电平输出为保证低电平输出OD门的门的输输出电流不能超过允许的最大值出电流不能超过允许的最大值 IOL(max)且且VO=VOL(max） ，RP不不能太小能太小。当当VO=VOL+V DDIILRP&n&m&kIIL（total)IOL（max)当当VO=VOH+V DDRP&n&m&111IIH（total)I0H（total)为使得高电平不低于规定的为使得高电平不低于规定的VIH的的最小值，则最小值，则Rp的选择不能过大。的选择不能过大。Rp的最大值的最大值Rp(max) ： 2.三态三态(TSL)输出门电
23、路输出门电路10011截止截止导通导通111高阻高阻 0 输出输出L输入输入A使能使能EN0011 10 00截止截止导通导通010截止截止截止截止X1逻辑功能：高电平有效的同相逻辑门逻辑功能：高电平有效的同相逻辑门0 1三态门应用举例：三态门应用举例：构成总线结构的电路构成总线结构的电路把各单元电路把各单元电路的输出信号轮流送到公共的传输线的输出信号轮流送到公共的传输线总线上，而互不干扰。总线上，而互不干扰。 各单元电路的输出端均接三态门，各单元电路的输出端均接三态门，三态门的输出采用线与方式连接。三态门的输出采用线与方式连接。 分时控制各个门的分时控制各个门的CS端，就可以让端，就可以让各
24、个门的输出信号分别进入总线。各个门的输出信号分别进入总线。注意：注意：同一时刻，只允许一个门同一时刻，只允许一个门进入总线。其他门必须保持为高进入总线。其他门必须保持为高阻状态阻状态*28 用两种不同控制输入的三态门可构成的双向总线。用两种不同控制输入的三态门可构成的双向总线。 EN=1：G1工工作作，G2处处于于高高阻阻状状态态，数数据据D1被被取取反反后后送送至至总线；总线； EN=0：G2工工作作，G1处处于于高高阻阻状状态态，总总线线上上的的数数据据被被取取反反后后送到数据端送到数据端D2。 实现了数据的分时双向传送。实现了数据的分时双向传送。3.1.7 CMOS传输门传输门( (双向
25、模拟开关双向模拟开关) ) 1 1. CMOS传输门电路传输门电路电路电路逻辑符号逻辑符号I / Oo/ IC等效电路等效电路2、CMOS传输门电路的工作原理传输门电路的工作原理 设设TP:|VTP|=2V， TN:VTN=2V I的变化范围为的变化范围为5V到到+5V。 5V+5V 5V到到+5V GSN0, TP截止截止1）当）当c=0， c =1时时c=0=-5V， c c =1=+5V C TP vO/vI vI/vO +5V 5V TN C +5V5V GSP= 5V (3V+5V)= 2V 10V GSN=5V (5V+3V)=(102)V b、 I= 3V5V GSNVTN, T
26、N导通导通a、 I= 5V3VTN导通，导通，TP导通导通 GSP |VT|, TP导通导通C、 I= 3V3V2）当）当c=1， c =0时时传输门组成的数据选择器传输门组成的数据选择器C=0TG1导通导通, TG2断开断开 L=XTG2导通导通, TG1断开断开 L=YC=1传输门的应用传输门的应用12CMOS逻辑集成器件发展使它的技术参数从总体上来说已经达逻辑集成器件发展使它的技术参数从总体上来说已经达到或者超过到或者超过TTLTTL器件的水平。器件的水平。CMOS器件的功耗低、扇出数大，器件的功耗低、扇出数大，噪声容限大，静态功耗小，动态功耗随频率的增加而增加。噪声容限大，静态功耗小，
27、动态功耗随频率的增加而增加。参数参数系列系列传输延迟时间传输延迟时间tpd/ns(CL=15pF)功耗功耗(mW)延时功耗积延时功耗积(pJ)4000B751 (1MHz)10574HC101.5 (1MHz)1574HCT131 (1MHz)13BiCMOS2.90.00037.50.00087223.1.8 CMOS逻辑门电路的技术参数逻辑门电路的技术参数CMOS门电路各系列的性能比较门电路各系列的性能比较北京化工大学杜彬P34集成电路集成电路&+ +V VCC14 13 12 11 10 9 8 1 2 3 4 5 6 7地地74LS00&存储存储CMOS电路的时候应该电路的时候应该注意
28、静电的防范，多于输入注意静电的防范，多于输入端同样不要悬空，悬空的输端同样不要悬空，悬空的输入端相当于的电平。为了防入端相当于的电平。为了防治锁定效应，在多个电源组治锁定效应，在多个电源组成的系统中，应该给成的系统中，应该给CMOS电路先供电，信号源和负载电路先供电，信号源和负载后供电。关断时，先给信号后供电。关断时，先给信号源和负载断电，后给源和负载断电，后给CMOS断电。断电。 3. 异或门电路异或门电路=AB（1 1）输入端保护电路）输入端保护电路: :(1) 0 vA VDD + vDF 二极管导通电压：二极管导通电压：vDF(3) vA vDF 当输入电压不在正常电压范围时当输入电压
29、不在正常电压范围时, ,二极管导通，限制了电容两端二极管导通，限制了电容两端电压的增加电压的增加, ,保护了输入电路。保护了输入电路。D1、D2截止截止D1导通导通, D2截止截止vG = VDD + vDFD2导通导通, D1截止截止vG = vDFRS和和MOS管的栅极电容组成积分网络，使输入信号的过冲电压延管的栅极电容组成积分网络，使输入信号的过冲电压延迟且衰减后到栅极。迟且衰减后到栅极。 D2 -分布式二极管分布式二极管(iD大大)（2）CMOS逻辑门的缓冲电路逻辑门的缓冲电路输入、输出端加了反相器作为缓冲电路，所以电路的输入、输出端加了反相器作为缓冲电路，所以电路的逻辑功能也发生了变化。增加了缓冲器后的逻辑功能逻辑功能也发生了变化。增加了缓冲器后的逻辑功能为与非功能为与非功能
