《合肥工大《数字逻辑与数字系统》Chap2》由会员分享，可在线阅读，更多相关《合肥工大《数字逻辑与数字系统》Chap2（63页珍藏版）》请在金锄头文库上搜索。
1、第二章 组合逻辑梁华国计算机与信息学院计算机系统结构研究室http:/ 组合逻辑n组合逻辑分析n组合逻辑设计n考虑特殊问题的逻辑设计n组合逻辑中竟争冒险n常用的中规模组合逻辑标准构件组合逻辑分析n组合逻辑电路的定义： 是指电路在任何时刻产生的稳定输出信号，仅取决于该时刻电路的输入信号。组合电路X1XnZ1Zm组合逻辑分析n一般分析步骤： 阅读组合逻辑电路图 列写逻辑表达式 列出真值表 指出电路的逻辑功能 做出对逻辑电路图的评价和改进组合逻辑分析P1P2P3s=P1 P2= P1+ P2= AB+ABc=P3=ABA B s c0 0 0 00 1 1 01 0 1 01 1 0 1 s= A
2、B分析下图逻辑功能HAscAB半加器scBBAA组合逻辑分析HAsiciAiBiHASiCiCi-1Si=Ai Bi Ci-1=siCi-1+siCi-1=(AiBi+AiBi)Ci-1+(AiBi+AiBi)Ci-1=AiBiCi-1+AiBiCi-1+AiBiCi-1+AiBiCi-1Ci= siCi-1+ci=(AiBi+AiBi)Ci-1+AiBi=AiBiCi-1+AiBiCi-1+AiBiCi-1+AiBiCi-10 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 11 0 0 1 01 0 1 0 11 1 0 0 11 1 1 1 1Ai Bi Ci-1 Si
3、 CiFACi-1CiSiAiBi全加器组合逻辑分析n逐级电平推导法ABFABABX1X2F =1011000组合逻辑分析n列写逻辑表达式分析下图逻辑功能组合逻辑分析n译码器的分析ABm0=BAm1=BAm2=BAm3=BA译中为“1”输出译中为“0”输出n-to-2n的译码器，对于每一种输入可能，只有一个输出信号被译中译码器AB01232-4译码器n个输入2n个输出， 功能相当于最小项产生器组合逻辑分析n数据选择器的分析A BY0 00 11 01 1 D0D1D2D3D0D1D2D3A BY=ABD0+ABD1+ABD2+ABD3D0D1D2D3数据选择器A B4-to-1组合逻辑分析n多
4、路分配器的分析 D 译码器A B多路分配器0123DA BY0Y1Y2Y3第二章 组合逻辑n组合逻辑分析n组合逻辑设计n考虑特殊问题的逻辑设计n组合逻辑中竟争冒险n常用的中规模组合逻辑标准构件组合逻辑设计n一般设计步骤： 根据功能描述列出真值表 根据真值表化简逻辑函数为 最简的“与-或”表达式 根据选用的门电路的类型及其实际 问题的要求，将函数转化成所需要 的表达式 画出逻辑图组合逻辑设计例：设计一位全减器，它有三个输入端：被减数A，减 数B，低位借位C；输出：差F，向高位的借位C.0 01 11 10 01 10 11 00 0A B C F C0 0 00 0 10 1 00 1 110
5、01 0 111 01 1 1 012345670264137502641375FCAB1111ABCC1111F=ABC+ABC+ABC+ABCC=AB+AC+BC组合逻辑设计FABC ABC ABC ABCA BA CB CC组合逻辑设计例：已知 X=x1x2 和 Y=y1y2 是两个正整数， 写出判断 XY 的逻辑表达式。x1 x2y1 y2F1 x0 11 10 x0 01 0111x1y1x1x2y1y2x1x2y1y2F=x1y1+ x1x2y1y2+x1x2y1y2111111x1y1y2x2F= x1y1+ x1x2y2+ x2y1y2XY 的简化真值表组合逻辑设计例：某学期考
6、试四门课程：数学：7 学分；英语：5 学分；政治：4 学分；体育：2 学分每个学生总计要获得10个以上学分才能通过本学期考试。要求写出反映学生是否通过本学期考试的逻辑函数。设 A、B、C、D 分别为四门课，“1” 表示通过此门课通过，“0” 表示不通过；F 为“1”时表示本学期考试通过，“0”为没通过。 0 0 0 0 00 0 0 1 00 0 1 0 00 0 1 1 00 1 0 0 00 1 0 1 00 1 1 0 00 1 1 1 11 0 0 0 01 0 0 1 01 0 1 0 11 0 1 1 11 1 0 0 11 1 0 1 11 1 1 0 11 1 1 1 1A B
7、 C D F0412815139371511261410ABCD1111111F=AB+AC+BCD组合逻辑设计n逻辑函数的“与非”门实现1.原函数二次反演，一次展开：例如：F=AB+BC+CD+DAABCD11111111111111F=AB+BC+CD+DA= ABBCCDDAAB BC CD DAF组合逻辑设计2. 反函数三次反演，一次展开：ABCD11111111111111F=ABCD+ABCDF=ABCD+ABCD=ABCDABCDA B C DA B C DF组合逻辑设计n逻辑函数的“或非”门实现例如：用或非门实现函数 F=AB+BC+CAF=(A+B)(B+C)(C+A)=AB
8、C+ABC=ABC ABCF=(F)=A+B+C+A+B+CABCABCF采用“与非”门实现的对偶方法直接采用对偶规则组合逻辑设计n逻辑函数的“与或非”门实现例如：用与或非门实现函数 F=AB+BC+CAF=AB+BC+CA对F两次求反对F一次求反F=AB+BC+CA=ABC+ABCF=F= ABC+ABC第二章 组合逻辑n组合逻辑分析n组合逻辑设计n考虑特殊问题的逻辑设计n组合逻辑中竟争冒险n常用的中规模组合逻辑标准构件考虑特殊问题的逻辑设计 多输出函数的逻辑设计例如： F1=AB+CD F2=CD+CDCDABCDF1F2公共的项并不总是很明显：111111F1=ABD+ACDF2=ABC
9、+ACD+BCDF2=ACD+BCD+ABC等效的ABCDF2考虑特殊问题的逻辑设计n多输出的逻辑函数的化简步骤：1.构成各自函数以及各个函数之间所有组合相交的卡诺图。2. 找出每个卡诺图的所有极大块，如果在高一级以上相交卡诺图已圈过的极大块，在后继卡诺图中，不再圈出。3. 构成函数的最小覆盖。对函数有关的所有卡诺图，从高到低优先选择极大块，如果发现某级的极大块被其它级极大块包含，此块应删去。特点：点面相结合考虑特殊问题的逻辑设计例如：已知有四个输入变量的三个逻辑函数： F1=m(5,7,8,9,10,11,13) F2=m(1,7,11,15) F3=m(1,6,7,8,9,10,11)求其
10、一组最简的F1,F2,F3”与-或”表达式。04128151393715112614101111111 F11111F21111111F311F1 F211111F1 F3111F2 F311F1 F2 F3F1=ABCD+BCD+ABF2= ABCD+ ABCD+ACDF3= ABCD+ ABC+AB考虑特殊问题的逻辑设计F1A B BCD ABCD ACDF2F3ABCD ABC考虑特殊问题的逻辑设计n包含无关最小项的逻辑设计在n个最小项中，一部分最小项并不能决定函数的值，我们把这些最小项称为无关最小项无关最小项发生在两种情况：输入某些组合不可能出现所有输入都可能出现，但其中部分输入对其输
11、出并不关心化简的依据是：逻辑函数加上或者去掉无关最小项，对原函数逻辑功能无影响考虑特殊问题的逻辑设计例如：用与非门设计一个判别电路，以判别8421码所表示的十进制数之值是否大于等于设：8421码对应输入变量：A,B,C,D, 输出函数为F, ABCD 0101 时，F=1; 当ABCD 0101 时，F=00 0 0 0 00 0 0 1 00 0 1 0 00 0 1 1 00 1 0 0 00 1 0 1 10 1 1 0 10 1 1 1 11 0 0 0 11 0 0 1 1A B C D F1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1
12、 F=m(5,6,7,8,9)(10,11,12,13,14,15)=0+(10,11,12,13,14,15)0412815139371511261410ABDC11111F=BD+BC+A= BDBCABDBCAF考虑特殊问题的逻辑设计n考虑级数的逻辑设计例：用与非门、与或非门分别实现以下函数：F=AB+ACF=ABACF=AB+ACF=AB+AC =AB+ACF=AB+AC2ty2.5ty1.5ty第二章 组合逻辑n组合逻辑分析n组合逻辑设计n考虑特殊问题的逻辑设计n组合逻辑中竟争冒险n常用的中规模组合逻辑标准构件组合逻辑中的竞争冒险n竞争冒险的概念及其产生的原因信号经不同的路径到达同一
13、点的时间有先后，这种现象叫“竞争现象”产生错误输出或结果的竞争叫“冒险”或者“险象”组合逻辑中的竞争冒险 消除竞争冒险的方法加选通脉冲：组合逻辑中的竞争冒险修改逻辑设计： F=AB+BC=AB+BC+ACABC1111第二章 组合逻辑n组合逻辑分析n组合逻辑设计n考虑特殊问题的逻辑设计n组合逻辑中竟争冒险n常用的中规模组合逻辑标准构件常用的中规模组合逻辑标准构件n集成电路规模的划分 小规模集成电路SSI74系列，1-12门 中规模集成电路MSI12-99门，预先封装 大规模集成电路LSI大约100-9999门，存储器 超大规模集成电路VLSI大于9999门，处理器常用的中规模组合逻辑标准构件n
14、数据选择器常用的中规模组合逻辑标准构件n由数据选择器构成组合逻辑电路 代数法例：用四选一数据选择器实现以下逻辑函数： F(X,Y,Z) = m(1,2,3,4,5,6)四选一数据选择器:Y=A1A0D0+ A1A0 D1+ A1A0 D2+ A1A0 D3= miDii=03多路选择器D0 D1 D2 D3 FA1A0YXZZ1 1F(X,Y,Z) =XYZ+XY(Z+Z)+XY(Z+Z)+XYZ提取函数中两个变量作为地址变量常用的中规模组合逻辑标准构件 卡诺图法用具有m个地址端的数据选择器实现n变量的函数当 m = n 时： 例如：八选一的数据选择器对应的卡诺图A2A1A0D0D1D2D3D
15、4D5D6D7多路选择器D0 D1 D2 D3 D4 D5 D6 D7 FA2A0A1例如：用八选一的数据选择器 实现函数： F =AB+AC+BCABCABC111111CBA Vcc当 m n 时：常用的中规模组合逻辑标准构件例如：用八选一的数据选择器实现函数：F =AB+AB+ABAB1110多路选择器D0 D1 D2 D3 D4 D5 D6 D7 FA2A0A1VccBA当 m n 时：常用的中规模组合逻辑标准构件降维图：如果把某些变量也作为卡诺图小方格内的值， 则会减少图的维数，这种图称为降维图。记图变量x=0和x=1时，原图单元值 x(x=0) x(x=1)降维图单元值 0 0 0
16、 1 1 0 1 10xx1 0 F F 0 F F 1 F F 1xFxFFx+Fx+F F GxF+xG降维图生成表ABCD1111111ABCDDD11000AB0CCD+CDC+D常用的中规模组合逻辑标准构件例: 用八选一的数据选择器和与非门实现函数： F=5m(0,1,3,9,11,12,13,14,20,21,22,23,26,31)ABCD11 111111EABCD111111E=0ABCD111100000EEEEEE0DDDABCD+ED+EDEDE001EVcc多路选择器D0 D1 D2 D3 D4 D5 D6 D7 FA2A0A1CBADE常用的中规模组合逻辑标准构件n
17、由数据选择器构成组合逻辑电路的缺点 只能实现单个输出的逻辑函数 地址变量选择不同会有不同的设计结果常用的中规模组合逻辑标准构件n数据分配器常用的中规模组合逻辑标准构件例如：利用数据选择器和数据分配器设计实现8路数据 传输的逻辑电路n译码器常用的中规模组合逻辑标准构件常用的中规模组合逻辑标准构件常用的中规模组合逻辑标准构件译码器译码器“1”译中“0”译中n利用译码器实现逻辑函数例：实现f(Q,X,P )=m(0,1,4,6,7)=M(2,3,5)常用的中规模组合逻辑标准构件反函数取非译码器译码器n显示译码器在数字系统中，常常需要将运算结果用人们习惯的十进制显示出来，这就要用到显示译码器。二-十进
18、制编码显示译码器显示器件常用的中规模组合逻辑标准构件 常用的是七段显示器件：由发光二极管组成常用的中规模组合逻辑标准构件abcdefg共阳极共阴极控制端控制端输入数据输出控制端功能74LS48GNDVcc电源5V地A3A2A1A0YaYbYdYfYeYgYcLTRBIBI/RBOBI：灭灯端(输入)RBI：灭零输入端RBO：灭零输出端为0时，使Ya-Yg=1,亮“8”，说明工作正常。LT为0时，使Ya-Yg=0，全灭。BI 为0且A3A00时，使Ya-Yg=0，全灭。RBIRBOLT当=1，RBI=0， A3A00时，RBO=0，否则=1七段数码管显示译码器：测试端LT译码器74LS48逻辑功
19、能表74LS48译码器与数码管的连接5V5Va ab bc cd de ef fg g7474LS48LS48GNDGNDVccVcc电源电源5 5V VA A3 3A A2 2A A1 1A A0 0YaYaYbYbYdYdYfYfYeYeYgYgYcYcLT输输入入信信号号BCDBCD码码RBIBI/RBO此三控制端不用时，通过电阻接高电平。常用的中规模组合逻辑标准构件n编码器 对每个输入信号分配一个唯一的二进制编码。 译码器的反函数电路 普通编码器D =I8+I9 C =I4+I5+I6+I7 B =I2+I3+I6+I7 A =I1+I3+I5+I7 +I9常用的中规模组合逻辑标准构件
20、 优先编码器STYsYesY2Y0Y1常用的中规模组合逻辑标准构件n数据比较器四位比较器74LS85D3=a3 b3D2=a2 b2D1=a1 b1D0=a0 b0S =(ab)常用的中规模组合逻辑标准构件常用的中规模组合逻辑标准构件n加法器常用的中规模组合逻辑标准构件S1=A1B1C0 C1=A1B1+(A1+B1)C0S2=A2B2C1 C2=A2B2+(A2+B2)C1S3=A3B3C2 C3=A3B3+(A3+B3)C2S4=A4B4C4 C4=A4B4+(A4+B4)C3Pi=AiBiSi=PiCi-1Ci=AiBi+(Ai+Bi)Ci-174LS283四位超前进位加法器例: C1=
21、A1+B1+ A1B1 C0=(A1+B1)(A1B1+ C0)=A1B1+(A1+B1)C0P1= A1B1(A1+B1)=(A1+B1)(A1+B1)= A1 B1 常用的中规模组合逻辑标准构件n奇偶校验器Fod=(I0I1I2I3I4I5I6I7)I8Fev=(I0I1I2I3I4I5I6I7)I817题解：循环码 8421BCDA B C D F1 F2 F3 F40 0 0 0 0 0 0 00 0 0 1 0 0 0 10 0 1 1 0 0 1 00 0 1 0 0 0 1 10 1 1 0 0 1 0 00 1 1 1 0 1 0 10 1 0 1 0 1 1 00 1 0 0 0 1 1 11 1 0 0 1 0 0 01 1 0 1 1 0 0 1ABC00001 AB0001013267541213ABDC1100000000F1课堂练习1. 用代数法化简函数 F=AB+AC+CD+BCD+BCE+BCG+BCF2. 已知逻辑函数：F=ABE+BCDE +BCDE+BCDE 的最简表达式为：F=BE+BDC 求其可确认的无关最小项。3. 分析右图，并说明其逻辑功能4. 设计一个二位二进制乘法器的 逻辑电路ABF1F2F3P54 习题 1，5，9，10，12，14，15， 16，17，18，21，26
