《EDA技术及其发展》由会员分享，可在线阅读，更多相关《EDA技术及其发展（60页珍藏版）》请在金锄头文库上搜索。
1、题目：现代题目：现代EDA技术及其发展技术及其发展1内容：内容：1.现代现代EDA技术介绍技术介绍2.硬件载体介绍硬件载体介绍3.软件以及编程语言介绍软件以及编程语言介绍2现在对EDA的概念或范畴用得很宽。包括在机械、电子、通信、航空航天、化工、矿产、生物、医学、军事等各个领域，都有EDA的应用。目前EDA技术已在各大公司、企事业单位和科研教学部门广泛使用。例如在飞机制造过程中，从设计、性能测试及特性分析直到飞行模拟，都可能涉及到EDA技术。Z这里所指的EDA技术，主要针对电子电路设计、PCB设计和IC设计。1.1EDA技术31.2EDA技术发展EDA（ElectronicDesignAuto
2、mation）EDA：是指以计算机为工作平台，融合应用电子技术、计算机技术、智能化技而研制成的电子CAD(ComputerAidedDesign)通用软件包。功能：辅助IC(integratedcircuit)设计,电子电路设计,PCB(PrintedCircuitBoard)设计4EDA技术的发展技术的发展七十年代为七十年代为CAD（ComputerAidedDesign计算机辅助设计算机辅助设计）阶段计）阶段用计算机辅助进行IC版图编辑、PCB布局布线，取代了手工画图。八十年代为八十年代为CAE（ComputerAidedEngineering计算机辅计算机辅助工程）阶段助工程）阶段支持电
3、路功能设计和结构设计，通过电路网表将两者结合在一起，实现了工程设计。CAE的主要功能是：原理图输入，逻辑仿真，电路分析，自动布局布线，PCB后分析。九十年代为九十年代为ESDA（ElectronicSystemDesignAutomation电子系统设计自动化）阶段阶段5ESDA技术的基本特征技术的基本特征（1）支持支持“自顶向下自顶向下”的设计方法的设计方法（2）支持）支持ASIC(ApplicationSpecificIntegratedCircuit)设设计计（3）采用硬件描述语言）采用硬件描述语言（4）基于系统框架结构）基于系统框架结构6EDAEDA技术技术ASICASIC设计设计FP
4、GA/CPLDFPGA/CPLD可编程可编程ASICASIC 设计设计 门阵列门阵列（MPGAMPGA）；）；标准单元标准单元（CBICCBIC）；）； 全定制；全定制；（FCICFCIC）；）； ASIC ASIC设计设计SOPC/SOC混合混合ASICASIC设计设计1.3EDA技术实现目标技术实现目标作为作为EDA技术最终实现目标的技术最终实现目标的ASIC，通过三种途径来完成：，通过三种途径来完成：SOPC(System-on-a-Programmable-Chip)71.4EDA的应用EDA在教学、科研、产品设计与制造等各方面都发挥着巨大的作用。1.在教学方面，几乎所有理工科（特别是
5、电子信息）类的高校都开设了EDA课程。主要是让学生了解EDA的基本概念和基本原理、掌握用HDL语言编写规范、掌握逻辑综合的理论和算法、使用EDA工具进行电子电路课程的实验并从事简单系统的设计。一般学习电路仿真工具（如EWB、PSPICE）和PLD开发工具（如Altera/Xilinx的器件结构及开发系统），为今后工作打下基础。82.科研方面主要利用电路仿真工具（EWB或PSPICE）进行电路设计与仿真；利用虚拟仪器进行产品测试；将CPLD/FPGA器件实际应用到仪器设备中；从事PCB设计和ASIC设计等。在产品设计与制造方面，包括前期的计算机仿真，产品开发中的EDA工具应用、系统级模拟及测试环
6、境的仿真，生产流水线的EDA技术应用、产品测试等各个环节。如PCB的制作、电子设备的研制与生产、电路板的焊接、ASIC的流片过程等。91.5EDA的发展趋势的发展趋势系统集成芯片成为IC设计的发展方向，这一发展趋势表现在如下几个方面：超超大大规规模模集集成成电电路路的的集集成成度度和和工工艺艺水水平平不不断断提提高高，深深亚亚微微米米(Deep-Submicron)工工艺艺，如如0.18m，0.13m已已经经走走向向成成熟熟，在在一个芯片上完成的系统级的集成已成为可能。一个芯片上完成的系统级的集成已成为可能。市市场场对对电电子子产产品品提提出出了了更更高高的的要要求求，如如必必须须降降低低电电
7、子子系系统统的的成成本本，减减小小系系统统的的体体积积等等，从从而而对对系系统统的的集集成成度度不不断断提提出出更更高高的要求。的要求。高高性性能能的的EDA工工具具得得到到长长足足的的发发展展，其其自自动动化化和和智智能能化化程程度度不断提高，为嵌入式系统设计提供了功能强大的开发环境。不断提高，为嵌入式系统设计提供了功能强大的开发环境。计计算算机机硬硬件件平平台台性性能能大大幅幅度度提提高高，为为复复杂杂的的SoC设设计计提提供供了了物物理基础。理基础。10ASIC(Application ASIC(Application Specific Integrated Specific Integ
8、rated CircuitsCircuits，专用集成电路，专用集成电路) )是相对于通用集成电路而是相对于通用集成电路而言的，言的，ASICASIC主要指用于某主要指用于某一专门用途的集成电路器一专门用途的集成电路器件。件。ASICASIC分类大致可分为分类大致可分为数字数字ASICASIC、模拟、模拟ASICASIC和数和数模混合模混合ASICASIC。ASIC及其设计流程及其设计流程11按版图结构及制造方法分，有半定制按版图结构及制造方法分，有半定制(Semi-custom)(Semi-custom)和全和全定制定制(Full-custom)(Full-custom)两种实现方法。两种实
9、现方法。 全定制方法全定制方法 是一种基于晶体管级的，手工设计版图的制造方法。半定制法半定制法 是一种约束性设计方式，约束的目的是简化设计，缩短设计周期，降低设计成本，提高设计正确率。ASIC设计方法设计方法全定制法全定制法半定制法半定制法门阵列法门阵列法标准单元法标准单元法可编程逻辑器件法可编程逻辑器件法ASIC设计方法设计方法12系统规格说明系统规格说明系系统统划划分分逻辑设计与综合逻辑设计与综合综合后仿真综合后仿真芯芯片片测测试试版版图图设设计计版版图图验验证证参数提取与后仿真参数提取与后仿真制版、流片制版、流片一般一般ASIC设计的流程设计的流程13SOC:(Systemonachip
10、)14北京海尔集成电路设计有限公司北京海尔集成电路设计有限公司15EDA与传统电子设计方法的比较与传统电子设计方法的比较手工设计方法的缺点是：手工设计方法的缺点是：1)1)复复杂杂电电路路的的设设计计、调调试试十十分分困难。困难。 2)2)如如果果某某一一过过程程存存在在错错误误，查查找和修改十分不便。找和修改十分不便。 3)3)设设计计过过程程中中产产生生大大量量文文档档，不易管理。不易管理。 4)4)对对于于集集成成电电路路设设计计而而言言，设设计计实实现现过过程程与与具具体体生生产产工工艺艺直直接相关，因此可移植性差。接相关，因此可移植性差。 5)5)只只有有在在设设计计出出样样机机或或
11、生生产产出出芯片后才能进行实测。芯片后才能进行实测。EDA技术有很大不同：技术有很大不同： 1)1)采用硬件描述语言作为设计输入。采用硬件描述语言作为设计输入。 2) 2)库库(Library)(Library)的引入。的引入。 3) 3)设计文档的管理。设计文档的管理。 4) 4)强大的系统建模、电路仿真功能。强大的系统建模、电路仿真功能。 5) 5)具有自主知识产权。具有自主知识产权。 6)6)开开发发技技术术的的标标准准化化、规规范范化化以以及及IPIP核核的的可可利利用性。用性。 7)7)适适用用于于高高效效率率大大规规模模系系统统设设计计的的自自顶顶向向下下设设计方案。计方案。 8)
12、8)全全方方位位地地利利用用计计算算机机自自动动设设计计、仿仿真真和和测测试试技术。技术。 9) 9)对设计者的硬件知识和硬件经验要求低。对设计者的硬件知识和硬件经验要求低。10)10)高速性能好高速性能好。11)11)纯硬件系统的高可靠性纯硬件系统的高可靠性。16传传统统自自下下而而上上的的硬硬件件电电路路设设计计方方法法主主要要特特征如下：征如下：采采用用通通用用的的逻逻辑辑元元器器件件。设设计计者者根根据据需需要要，选选择择市市场场上上能能买买得得到到的的元元器器件件，如如54/74系系列列，来来构构成成所所需需要要的的逻逻辑辑电电路路。随随着着微微处处理理器器的的出出现现，系系统统的的
13、部部分分硬硬件件电电路路功功能能可可以以用用软软件件来来实实现现，在在很很大大程程度度上上简简化化了了系系统统硬硬件件电电路路的的设设计计。但但是是，选选择择通通用用的的元元器器件件来来构构成系统硬件电路的方法并未改变。成系统硬件电路的方法并未改变。17在在系系统统硬硬件件设设计计的的后后期期进进行行仿仿真真和和调调试试。系系统统硬硬件件设设计计好好以以后后才才能能进进行行仿仿真真和和调调试试，进进行行仿仿真真和和调调试试的的仪仪器器一一般般为为系系统统仿仿真真器器、逻逻辑辑分分析析仪仪和和示示波波器器等等。由由于于系系统统设设计计时时存存在在的的问问题题只只有有在在后后期期才才能能较较容容易
14、易发发现现，一一旦旦考考虑虑不不周周，系系统统设设计计存存在在缺缺陷陷，那那就就得得重重新新设计系统，设计系统，使得设计费用和周期大大增加。使得设计费用和周期大大增加。主主要要设设计计文文件件是是电电原原理理图图。在在设设计计调调试试完完毕毕后后，形形成成的的硬硬件件设设计计文文件件主主要要是是由由若若干干张张电电原原理理图图构构成成的的。在在电电原原理理图图中中详详细细标标注注了了各各逻逻辑辑元元器器件件的的名名称称和和相相互互间的信号连接关系。间的信号连接关系。18该该文文件件是是用用户户使使用用和和维维护护系系统统的的依依据据。如如果果是是小小系系统统，这这种种电电原原理理图图只只要要几
15、几十十张张、几几百百张张就就行行了了，但但是是，如如果果系系统统很很复复杂杂，那那么么就就可可能能需需要要几几千千张张、几几万万张张甚甚至至几几十十万万张张。如如此此多多的的电电原原理理图图给给归归档档、阅阅读读、修改和使用都带来了极大的不便。修改和使用都带来了极大的不便。19二二.、新兴的、新兴的EDA硬件电路设计方法硬件电路设计方法20世世纪纪80年年代代初初，在在硬硬件件电电路路设设计计中中开开始始采采用用计计算算机机辅辅助助设设计计技技术术（CAD），开开始始仅仅仅仅是是利利用用计计算算机机软软件件来来实实现现印印刷刷板板的的布布线线，以以后后慢慢慢慢地地才才实实现现了了插插件件板级规
16、模的电子电路的设计和仿真。板级规模的电子电路的设计和仿真。20在我国所使用的工具中，在我国所使用的工具中，最有代表性的设计工具最有代表性的设计工具是是Tango和早期的和早期的ORCAD。它们的出现，它们的出现，使得电子使得电子电路设计和印刷板布线工艺实现了自动化，电路设计和印刷板布线工艺实现了自动化，但还只能但还只能算自下而上的设计方法。算自下而上的设计方法。随着大规模专用集成电路的随着大规模专用集成电路的开发和研制，开发和研制，为了提高开发的效率和增加已有开发成为了提高开发的效率和增加已有开发成果的可继承性，果的可继承性，以及缩短开发时间，以及缩短开发时间，各种新兴的各种新兴的EDA工具开
17、始出现，工具开始出现，特别是硬件描述语言特别是硬件描述语言HDL（HardwareDescriptionLanguage）的出现，）的出现，21特别是硬件描述语言特别是硬件描述语言HDL（HardwareDescriptionLanguage）的出现，）的出现，使得传统的硬件电路设计方法发使得传统的硬件电路设计方法发生了巨大的变革，生了巨大的变革，新兴的新兴的EDA设计方法采用了自上而设计方法采用了自上而下（下（TopDown）的设计方法。）的设计方法。所谓自上而下的设计方法，所谓自上而下的设计方法，就是从系统总体要求出就是从系统总体要求出发，发，自上而下地逐步将设计内容细化，自上而下地逐步将
18、设计内容细化，最后完成系统最后完成系统硬件的整体设计。硬件的整体设计。各公司的各公司的EDA工具基本上都支持两种标准的工具基本上都支持两种标准的HDL，分别是分别是VHDL和和VerilogHDL。利用利用HDL语言语言对系统硬件电路的自上而下设计一般分为三个层次，对系统硬件电路的自上而下设计一般分为三个层次，如图如图1.22所示。所示。22具有以下主要特点。具有以下主要特点。1)电路设计更趋合理电路设计更趋合理硬硬件件设设计计人人员员在在设设计计硬硬件件电电路路时时使使用用PLD器器件件，就就可可自自行行设设计计所所需需的的专专用用功功能能模模块块，而而无无需需受受通通用用元元器器件件的的限
19、限制制，从从而而使使电电路路设设计计更更趋趋合合理理，其其体体积积和和功功耗耗也可大为缩小。也可大为缩小。2)采用系统早期仿真采用系统早期仿真在在自自上上而而下下的的设设计计过过程程中中，每每级级都都进进行行仿仿真真，从从而而可可以以在在系系统统设设计计早早期期发发现现设设计计存存在在的的问问题题，这这样样就就可以大大缩短系统的设计周期，可以大大缩短系统的设计周期，降低费用。降低费用。233)降低了硬件电路设计难度降低了硬件电路设计难度在在使使用用传传统统的的硬硬件件电电路路设设计计方方法法时时，往往往往要要求求设设计计人人员员设设计计电电路路前前应应写写出出该该电电路路的的逻逻辑辑表表达达式
20、式和和真真值值表表（或或时时序序电电路路的的状状态态表表），然然后后进进行行化化简简等等，这这一一工工作作是是相相当当困困难难和和繁繁杂杂的的，特特别别是是在在设设计计复复杂杂系系统统时时，工工作作量量大大也也易易出出错错，如如采采用用HDL语语言言，就就可可免免除除编编写写逻逻辑辑表表达达式式或或真真值值表表的的过过程程，使使设设计计难难度度大大幅幅度度下下降降，从而也缩短了设计周期。从而也缩短了设计周期。244)主要设计文件是用主要设计文件是用HDL语言编写的源程序语言编写的源程序在在传传统统的的硬硬件件电电路路设设计计中中，最最后后形形成成的的主主要要文文件件是是电电原原理理图图，而而采
21、采用用HDL语语言言设设计计系系统统硬硬件件电电路路时时，主主要要的的设设计计文文件件是是用用HDL语语言言编编写写的的源源程程序序。如如果果需需要要，也也可可以以将将HDL语语言言编编写写的的源源程程序序转转换换成成电电原原理理图图形式输出。形式输出。25用用HDL语语言言的的源源程程序序作作为为归归档档文文件件有有很很多多好好处处：一一是是资资料料量量小小，便便于于保保存存；二二是是可可继继承承性性好好，当当设设计计其其它它硬硬件件电电路路时时，可可以以使使用用文文件件中中的的某某些些库库、进进程程和和过过程程程程序序；三三是是阅阅读读方方便便，阅阅读读程程序序很很容容易易看看出出某某一一
22、硬硬件件电电路路的的工工作作原原理理和和逻逻辑辑关关系系，而而阅阅读读电电原原理理图图，推推知知其其工工作作原原理理需需要要较较多多的的硬硬件件知知识识和和经经验验，而而且且看看起来也不那么一目了然。起来也不那么一目了然。26系统设计过程系统设计过程：27任务： 明确功能和性能指标经费开支 可靠性 开发周期等 要求：准确地，无二义性地，规范地描述系统功能和性能1、性能级28任务：通过系统设计将系统划分为相对独立而又相互联系的模块（子系统）结构内容：模块结构图及各模块的具体功能描述模块之间的数据流，控制流信息模块间的交互作用等要求：功能正确、容易理解可靠性高、易维护各模块容易实现等2、结构级29
23、任务：通过逻辑设计将（子系统）转化为实际硬件/软件的逻辑描述工具：HDL，逻辑图等3、逻辑级30任务：通过物理设计将各模块转换成实际的ASIC或电路板硬件，组装成系统。要求：性能/价格比高（物理强度、抗干扰能力；功耗；通用性；成本等）主流：元件：LSI，VLSI4、物理级311.设计准备设计准备在在系系统统设设计计之之前前，首首先先要要进进行行方方案案论论证证、系系统统设设计计和和器器件件选选择择等等准准备备工工作作。设设计计人人员员根根据据任任务务要要求求，如如系系统统的的功功能能和和复复杂杂度度，对对工工作作速速度度和和器器件件本本身身的的资资源源、成成本本及及连连线线的的可可布布性性等等
24、方方面面进进行行权权衡衡，选选择择合合适适的的设设计计方方案案和和合合适适的的器器件件类类型型。一一般般采采用用自自上上而而下下的的设计方法，设计方法，也可采用传统的自下而上的设计方法。也可采用传统的自下而上的设计方法。2.设计输入设计输入设设计计人人员员将将所所设设计计的的系系统统或或电电路路以以开开发发软软件件要要求求的的某某种种形形式式表表示示出出来来，并并送送入入计计算算机机的的过过程程称称为为设设计计输输入。入。设计输入通常有以下几种形式。设计输入通常有以下几种形式。321)原理图输入方式原理图输入方式原原理理图图输输入入方方式式是是一一种种最最直直接接的的设设计计描描述述方方式式，
25、要要设设计计什什么么，就就从从软软件件系系统统提提供供的的元元件件库库中中调调出出来来，画画出出原原理理图图，这这样样比比较较符符合合人人们们的的习习惯惯。这这种种方方式式要要求求设设计计人人员员有有丰丰富富的的电电路路知知识识及及对对PLD的的结结构构比比较较熟熟悉悉。其其主主要要优优点点是是容容易易实实现现仿仿真真，便便于于信信号号的的观观察察和和电电路路的的调调整整；缺缺点点是是效效率率低低，特特别别是是产产品品有有所所改改动动，需需要要选选用用另另外外一一个个公公司司的的PLD器器件件时时，就就需需要要重重新新输输入入原原理理图图，而而采采用用硬硬件件描描述述语语言言输输入入方方式式就
26、就不不存存在在这这个问题。个问题。332)硬件描述语言输入方式硬件描述语言输入方式硬硬件件描描述述语语言言是是用用文文本本方方式式描描述述设设计计，它它分分为为普普通硬件描述语言和行为描述语言。通硬件描述语言和行为描述语言。普普通通硬硬件件描描述述语语言言有有ABEL、CUR和和LFM等等，它它们们支支持持逻逻辑辑方方程程、真真值值表表、状状态态机机等等逻逻辑辑表表达达方方式式，主主要要用用于于简简单单PLD的的设设计计输输入入。行行为为描描述述语语言言是是目目前前常常用用的的高高层层硬硬件件描描述述语语言言，主主要要有有VHDL和和VerilogHDL两两个个IEEE标标准准。其其突突出出优
27、优点点有有：语语言言与与工工艺艺的的无无关关性性，可可以以使使设设计计人人员员在在系系统统设设计计、逻逻辑辑验验证证阶阶段段便确立方案的可行性；便确立方案的可行性；语言的公开可利用性，语言的公开可利用性，便于实现大规模系统的设计；便于实现大规模系统的设计；具有很强的逻辑描述和仿真功能，具有很强的逻辑描述和仿真功能，而且输入效率高，而且输入效率高，在不同的设计输入库之间的转换非常方便，在不同的设计输入库之间的转换非常方便，用不着对用不着对底层的电路和底层的电路和PLD结构的熟悉。结构的熟悉。343)波形输入方式波形输入方式波波形形输输入入方方式式主主要要是是用用来来建建立立和和编编辑辑波波形形设
28、设计计文文件件，以以及及输输入入仿仿真真向向量量和和功功能能测测试试向向量量。波波形形设设计计输输入入适适用用于于时时序序逻逻辑辑和和有有重重复复性性的的逻逻辑辑函函数数。系系统统软软件件可可以以根根据据用用户户定定义义的的输输入入输输出出波波形形自自动动生生成成逻逻辑辑关关系系。波波形形编编辑辑功功能能还还允允许许设设计计人人员员对对波波形形进进行行拷拷贝贝、剪剪切切、粘粘贴贴、重重复复与与伸伸展展，从从而而可可以以用用内内部部节节点点、触触发发器器和和状状态态机机建建立立设设计计文文件件，并并将将波波形形进进行行组组合合，显显示示各各种种进进制制的的状状态态值值，也也可可以以将将一一组组波
29、波形形重重叠叠到到另另一组波形上，一组波形上，对两组仿真结果进行比较。对两组仿真结果进行比较。353.功能仿真功能仿真功能仿真也叫前仿真。功能仿真也叫前仿真。用户所设计的电路必须在用户所设计的电路必须在编译之前进行逻辑功能验证，编译之前进行逻辑功能验证，此时的仿真没有延时信此时的仿真没有延时信息，息，对于初步的功能检测非常方便。对于初步的功能检测非常方便。仿真前，仿真前，要先利要先利用波形编辑器和硬件描述语言等建立波形文件和测试用波形编辑器和硬件描述语言等建立波形文件和测试向量（即将所关心的输入信号组合成序列），向量（即将所关心的输入信号组合成序列），仿真结仿真结果将会生成报告文件和输出信号波
30、形，果将会生成报告文件和输出信号波形，从中便可以观从中便可以观察到各个节点的信号变化。察到各个节点的信号变化。如果发现错误，如果发现错误，则返回设则返回设计输入中修改逻辑设计。计输入中修改逻辑设计。364.设计处理设计处理设设计计处处理理是是器器件件设设计计中中的的核核心心环环节节。在在设设计计处处理理过过程程中中，编编译译软软件件将将对对设设计计输输入入文文件件进进行行逻逻辑辑化化简简、综合优化和适配，综合优化和适配，最后产生编程用的编程文件。最后产生编程用的编程文件。371)语法检查和设计规则检查语法检查和设计规则检查设设计计输输入入完完成成后后，首首先先进进行行语语法法检检查查，如如原原
31、理理图图中中有有无无漏漏连连信信号号线线，信信号号有有无无双双重重来来源源，文文本本输输入入文文件件中中关关键键字字有有无无输输错错等等各各种种语语法法错错误误，并并及及时时列列出出错错误误信信息息报报告告供供设设计计人人员员修修改改，然然后后进进行行设设计计规规则则检检验验，检检查查总总的的设设计计有有无无超超出出器器件件资资源源或或规规定定的的限限制制，并并将将编译报告列出，编译报告列出，指明违反规则情况以供设计人员纠正。指明违反规则情况以供设计人员纠正。382)逻辑优化和综合逻辑优化和综合化化简简所所有有的的逻逻辑辑方方程程或或用用户户自自建建的的宏宏，使使设设计计所所占占用用的的资资源
32、源最最少少。综综合合的的目目的的是是将将多多个个模模块块化化设设计计文文件合并为一个网表文件，件合并为一个网表文件，并使层次设计平面化。并使层次设计平面化。392 2 硬件载体硬件载体1.普通的芯片普通的芯片2.可编程芯片可编程芯片40可编程芯片优点：1.用户可以反复地编程、擦除、使用或者在外围电路不动的情况下用不同软件就可实现不同的功能。所以，用FPGAPLD试制样片，能以最快的速度占领市场。2.FPGACPLD软件包中有各种输入工具和仿真工具，及版图设计工具和编程器等全线产品，电路设计人员在很短的时间内就可完成电路的输入、编译、优化、仿真，直至最后芯片的制作。3.当电路有少量改动时，更能显
33、示出FPGACPLD的优势。电路设计人员使用FPGACPLD进行电路设计时，不需要具备专门的IC(集成电路)深层次的知识，FPGACPLD软件易学易用，可以使设计人员更能集中精力进行电路设计，快速将产品推向市场。412.1可编程逻辑器件的发展历程可编程逻辑器件的发展历程70年代年代80年代年代90年代年代PROM和和PLA器器件件改改进进的的PLA器器件件GAL器器件件FPGA器器件件EPLD器器件件CPLD器器件件内嵌复杂内嵌复杂功能模块功能模块的的SoPC42熔丝型PROM的存储单元432.浮栅型电可写紫外线擦除编程技术浮栅型电可写紫外线擦除编程技术EPROM(Ultra-VioletEr
34、asableProgrammableRead-OnlyMemory,简称简称UVEPROM)浮栅管相当于一个电子开关，加电写入，电压脉冲消除后，浮栅上的带电浮栅管相当于一个电子开关，加电写入，电压脉冲消除后，浮栅上的带电粒子可以长期保留；当浮栅管受到紫外光照射时，擦除所记忆的信息，而为重粒子可以长期保留；当浮栅管受到紫外光照射时，擦除所记忆的信息，而为重新编程做好准备。新编程做好准备。443浮栅型电可写电擦除编程技（浮栅型电可写电擦除编程技（E2PROM）编程和擦除都是通过在漏极和控制栅极上加入一定幅度和编程和擦除都是通过在漏极和控制栅极上加入一定幅度和极性的电脉冲来实现，可由用户在极性的电脉
35、冲来实现，可由用户在“现场现场”用编程器来完成。用编程器来完成。4基于静态存储器基于静态存储器SRAM编程技术编程技术45按集成度按集成度(PLD)分类分类461.熔丝熔丝(Fuse)和反熔丝和反熔丝(Anti-fuse)编程技术编程技术熔丝编程技术熔丝编程技术是用熔丝作为开关元件，这些开关元件平时（在未编程时）是用熔丝作为开关元件，这些开关元件平时（在未编程时）处于连通状态，加电编程时，在不需要连接处将熔丝熔断，保留在器件内的处于连通状态，加电编程时，在不需要连接处将熔丝熔断，保留在器件内的熔丝模式决定相应器件的逻辑功能。熔丝模式决定相应器件的逻辑功能。反熔丝编程技术反熔丝编程技术也称熔通编
36、程技术，这类器件是用逆熔丝作为开关元件。也称熔通编程技术，这类器件是用逆熔丝作为开关元件。这些开关元件在未编程时处于开路状态，编程时，在需要连接处的逆熔丝开这些开关元件在未编程时处于开路状态，编程时，在需要连接处的逆熔丝开关元件两端加上编程电压，逆熔丝将由高阻抗变为低阻抗，实现两点间的连关元件两端加上编程电压，逆熔丝将由高阻抗变为低阻抗，实现两点间的连接，编程后器件内的反熔丝模式决定了相应器件的逻辑功能。接，编程后器件内的反熔丝模式决定了相应器件的逻辑功能。可编程元件的编程原理可编程元件的编程原理47熔丝型PROM的存储单元482.浮栅型电可写紫外线擦除编程技术浮栅型电可写紫外线擦除编程技术E
37、PROM(Ultra-VioletErasableProgrammableRead-OnlyMemory,简称简称UVEPROM)浮栅管相当于一个电子开关，加电写入，电压脉冲消除后，浮栅上的带电浮栅管相当于一个电子开关，加电写入，电压脉冲消除后，浮栅上的带电粒子可以长期保留；当浮栅管受到紫外光照射时，擦除所记忆的信息，而为重粒子可以长期保留；当浮栅管受到紫外光照射时，擦除所记忆的信息，而为重新编程做好准备。新编程做好准备。493浮栅型电可写电擦除编程技（浮栅型电可写电擦除编程技（E2PROM）编程和擦除都是通过在漏极和控制栅极上加入一定幅度和编程和擦除都是通过在漏极和控制栅极上加入一定幅度和极
38、性的电脉冲来实现，可由用户在极性的电脉冲来实现，可由用户在“现场现场”用编程器来完成。用编程器来完成。4基于静态存储器基于静态存储器SRAM编程技术编程技术501998年世界十大年世界十大PLD公司公司排名公司销售额(亿美金)市场占有率1Altera5.9630.12Xilinx5.7429.03Vantis2.2011.14Lattice2.1811.05Actel1.397.06Luccent0.854.37Cypress0.442.28Atmel0.422.19Philips0.281.410Quicklogic0.241.2513.1EDA常用软件一：一般集成电路设计常用软件EDA工具
39、层出不穷，目前进入我国并具有广泛影响的EDA软件有：EWB、PSPICE、OrCAD、PCAD、Protel、Viewlogic、Mentor、Graphics、Synopsys、LSIlogic、Cadence、MicroSim等等。这些工具都有较强的功能，一般可用于几个方面，例如很多软件都可以进行电路设计与仿真，同时以可以进行PCB自动布局布线。可输出多种网表文件与第三方软件接口。下面按主要功能或主要应用场合，分为电路设计与仿真工具、PCB设计软件、IC设计软件、PLD设计工具及其它EDA软件，进行简单介绍。3.EDA常用软件及编程语言52二：可编程器件生产厂家和开发工具。（1）ALTER
40、A20世纪90年代以后发展很快。主要产品有：MAX3000/7000、FELX6K/10K、APEX20K、ACEX1K、Stratix等。其开发工具MAX+PLUSII是较成功的PLD开发平台，最新又推出了QuartusII开发软件。Altera公司提供较多形式的设计输入手段，绑定第三方VHDL综合工具，如：综合软件FPGAExpress、LeonardSpectrum，仿真软件ModelSim。（2）ILINXFPGA的发明者。产品种类较全，主要有；XC9500/4000、Coolrunner(XPLA3)、Spartan、Vertex等系列，其最大的VertexIIPro器件已达到800
41、万门。开发软件为Foundation和ISE。通常来说，在欧洲用Xilinx的人多，在日本和亚太地区用ALTERA的人多，在美国则是平分秋色。全球PLD/FPGA产品60%以上是由Altera和Xilinx提供的。可以讲Altera和Xilinx共同决定了PLD技术的发展方向。53（3）LatticeVantisLattice是ISP（InSystemProgrammability）技术的发明者，ISP技术极大地促进了PLD产品的发展，与ALTERA和XILINX相比，其开发工具比Altera和Xilinx略逊一筹。中小规模PLD比较有特色，大规模PLD的竞争力还不够强（Lattice没有基于
42、查找表技术的大规模FPGA），1999年推出可编程模拟器件，1999年收购Vantis（原AMD子公司），成为第三大可编程逻辑器件供应商。2001年12月收购Agere公司（原Lucent微电子部）的FPGA部门。主要产品有ispLSI2000/5000/8000，MACH4/5。（4）ACTEL反熔丝（一次性烧写）PLD的领导得，由于反熔丝PLD抗辐射、耐高低温、功耗低、速度快，所以在军品和宇航级上有较大优势。ALTERA和XILINX则一般不涉足军品和宇航级市场。（5）Quicklogic专业PLD/FPGA公司，以一次性反熔丝工艺为主，在中国地区销售量不大。54（6）Lucent主要特点
43、是有不少用于通讯领域的专用IP核，但PLD/FPGA不是Lucent的主要业务，在中国地区使用的人很少。（7）ATMEL中小规模PLD做得不错。ATMEL也做了一些与Altera和Xilinx兼容的片子，但在品质上与原厂家还是有一些差距，在高可靠性产品中使用较少，多用在低端产品上。（8）ClearLogic生产与一些著名PLD/FPGA大公司兼容的芯片，这种芯片可将用户的设计一次性固化，不可编程，批量生产时的成本较低。（9）WSI生产PSD（单片机可编程外围芯片）产品。这是一种特殊的PLD，如最新的PSD8xx、PSD9xx集成了PLD、EPROM、Flash，并支持ISP（在线编程），集成度
44、高，主要用于配合单片机工作。55（1）VHDL语言超高速集成电路硬件描述语言（VHSICHardwareDeseriptionLanguagt，简称VHDL），是IEEE的一项标准设计语言。它源于美国国防部提出的超高速集成电路（VeryHighSpeedIntegratedCircuit，简称VHSIC）计划，是ASIC设计和PLD设计的一种主要输入工具。（2）VeriolgHDL是Verilog公司推出的硬件描述语言，在ASIC设计方面与VHDL语言平分秋色。于1995年成为IEEE标准，从C语言发展而来。（3）MenterGraghics公司的BLM语言，从PASCAL语言发展而来，未成为
45、IEEE标准。（4）公司的AHDL的语言，具有C语言风格。3.2硬件描述语言56是IEEE、工业标准硬件描述语言用语言的方式而非图形等方式描述硬件电路容易修改容易保存特别适合于设计的电路有：复杂组合逻辑电路，如：译码器、编码器、加减法器、多路选择器、地址译码器.状态机等等.57概述：用HDL语言表达设计意图，FPGA作为硬件载体，计算机为设计开发工具，EDA作为软件开发环境的现代化电子设计方法58VHDL语言特色：VHDL语言中设计实体（designentity),程序包(pacage),设计库，为设计人员重复利用别人的设计提供了技术手段。重复利用他人的IP模块和软核（softcove)是VHDL语言的特色。59IP核(Intellectualproperty知识产权）Sopc解决方案将一些兆功能集成在一片pld器件中，替代pcb上的标准器件，这些功能被称为magafunction(兆功能）、core（嵌入式内核）或IP核。在EDA工程中，工程师们把复杂的模块程序称为软核（softcore)或IP核（ipcore)。写入芯片中，调试仿真通过的称为硬核。60
