《数字电路-分析与设计：第3章 逻辑门电路》由会员分享，可在线阅读，更多相关《数字电路-分析与设计：第3章 逻辑门电路（86页珍藏版）》请在金锄头文库上搜索。
1、数字电路数字电路分析与设计分析与设计 第第3章章 逻辑门电路逻辑门电路2024年7月26日北京理工大学 信息科学学院1第第3章章 逻辑门电路逻辑门电路3.1 概述概述本章介绍与本章介绍与基本基本逻辑逻辑运算和复合运算和复合逻辑逻辑运算相运算相对应对应的的单单元元电电路称路称为为门电门电路路。常用的。常用的门电门电路有路有“与与”门门、“或或”门门、“非非”门门、“与非与非”门门、“或非或非”门门、“与或非与或非”门门和和“异或异或”门门等。等。 构成门电路构成门电路的的器件器件主要有两种：主要有两种：TTL(Transistor-Transistor Logic)双极型晶体管数字集成电路。双极
2、型晶体管数字集成电路。CMOS(Complement Metal-Oxide-Semiconductor) MOS晶体管数晶体管数字集成电路。字集成电路。数字电路数字电路分析与设计分析与设计 第第3章章 逻辑门电路逻辑门电路2024年7月26日北京理工大学 信息科学学院23.2 晶体管的开关作用晶体管的开关作用3.2.1 二极管的开关作用二极管的开关作用数字电路数字电路分析与设计分析与设计 第第3章章 逻辑门电路逻辑门电路2024年7月26日北京理工大学 信息科学学院33.2.2 三极管的开关特性三极管的开关特性晶体管的工作区分为晶体管的工作区分为3 3部分：截止区、放大区、饱和部分：截止区、
3、放大区、饱和区。如下图所示：区。如下图所示：数字电路数字电路分析与设计分析与设计 第第3章章 逻辑门电路逻辑门电路2024年7月26日北京理工大学 信息科学学院4(1)(1)截止状态截止状态截止状态的特点：截止状态的特点：iB 0， iC 0 ，uCE = UCC。uBE 0 v（反偏），（反偏）， uBC 0 v（反偏）。（反偏）。数字电路数字电路分析与设计分析与设计 第第3章章 逻辑门电路逻辑门电路2024年7月26日北京理工大学 信息科学学院5(2)(2)放大状态放大状态放大状态的特点：放大状态的特点：uCE = UCC- iCRC。iC iB 。uBE 0.7 v(正偏正偏)，uBC
4、0 v(反偏反偏)。RC UCC + + - - - - RB Iu Ou iB iC 双极型三极管基本开关电路双极型三极管基本开关电路 数字电路数字电路分析与设计分析与设计 第第3章章 逻辑门电路逻辑门电路2024年7月26日北京理工大学 信息科学学院6(3)(3)饱和状态饱和状态1.1.临界饱和状态：临界饱和状态：iC iB = IC(sat)uBE 0.7 v(正偏正偏)，uBC = 0 v(零偏零偏)。0.7v0.7v 三极管饱和状态等效电路三极管饱和状态等效电路 RC UCC + + - - - - RB Iu )( satCEOuuBSBIi= iC IC(sat) = 数字电路数
5、字电路分析与设计分析与设计 第第3章章 逻辑门电路逻辑门电路2024年7月26日北京理工大学 信息科学学院72.2.过饱和状态：过饱和状态：uBE 0.7 v(正偏正偏)，uBC 0 v(正偏正偏)。0.7v iC 在过饱和时，在过饱和时，uCE之所以之所以变成变成小于小于0.3v0.3v，是由于如，是由于如下的原因：下的原因：数字电路数字电路分析与设计分析与设计 第第3章章 逻辑门电路逻辑门电路2024年7月26日北京理工大学 信息科学学院8负载线方程负载线方程为：为：uCE= uO=UCC iCRC数字电路数字电路分析与设计分析与设计 第第3章章 逻辑门电路逻辑门电路2024年7月26日北
6、京理工大学 信息科学学院9在数字电路中，晶体管只工作在在数字电路中，晶体管只工作在截止截止与与饱和导通饱和导通这两种状态。这两种状态。双极型三极管的开关等效电路双极型三极管的开关等效电路 (a)截止状态截止状态 (b)饱和导通状态饱和导通状态数字电路数字电路分析与设计分析与设计 第第3章章 逻辑门电路逻辑门电路2024年7月26日北京理工大学 信息科学学院10在数字电路中，晶体管只工作在在数字电路中，晶体管只工作在截止截止与与饱和导通饱和导通这两种状态。这两种状态。今后一般采用今后一般采用正逻辑。正逻辑。数字电路数字电路分析与设计分析与设计 第第3章章 逻辑门电路逻辑门电路2024年7月26日
7、北京理工大学 信息科学学院11当三极管在当三极管在截止截止与与饱和导通饱和导通之间迅速转换之间迅速转换时，三极管内部基区存储电荷的积累和消时，三极管内部基区存储电荷的积累和消散都需要一定的时间。散都需要一定的时间。集电极电流集电极电流ic的变化总是滞后于基极电压的变化总是滞后于基极电压uBE的变化，故输出电压的变化，故输出电压uO的变化也必然的变化也必然滞后于输入电压滞后于输入电压uI的变化。的变化。通常把通常把uO的下降沿滞后于的下降沿滞后于uI上升沿的时间上升沿的时间称为称为开通时间开通时间ton，它反映了三极管从，它反映了三极管从截止截止到到饱和导通饱和导通所需要的时间；而把所需要的时间
8、；而把uO上升沿上升沿滞后于滞后于uI下降沿的时间称为下降沿的时间称为关断时间关断时间toff ，它反映了三极管从它反映了三极管从饱和导通饱和导通到到截止截止所需要所需要的时间。的时间。数字电路数字电路分析与设计分析与设计 第第3章章 逻辑门电路逻辑门电路2024年7月26日北京理工大学 信息科学学院123.3 基本逻辑门电路基本逻辑门电路1.1.二极管二极管“与与”门门对输入端对输入端A、B、C的的输入电平输入电平和输出端和输出端Y的的输出电平输出电平做如下规定：做如下规定： 0 0.3v为逻辑为逻辑“0”； 3v以上为逻辑以上为逻辑“1”；输入端输入端A、B、C中只要有中只要有一个（或两个
9、、或全部）一个（或两个、或全部）输入为输入为0v（逻（逻辑辑“0”）则输出端）则输出端Y的电平就是的电平就是0.3v（逻辑（逻辑“0”）。）。二极管均为锗管，正向导二极管均为锗管，正向导通压降为通压降为0.2 0.3v。数字电路数字电路分析与设计分析与设计 第第3章章 逻辑门电路逻辑门电路2024年7月26日北京理工大学 信息科学学院133.3 基本逻辑门电路基本逻辑门电路1.1.二极管二极管“与与”门门输入端输入端A、B、C全部全部输入输入为为3v（逻辑（逻辑“1”）则输）则输出端出端Y的电平为的电平为3.3v（逻（逻辑辑“1”）。）。这是一个这是一个“与与”门：门： Y = ABC。数字电
10、路数字电路分析与设计分析与设计 第第3章章 逻辑门电路逻辑门电路2024年7月26日北京理工大学 信息科学学院142.2.二极管二极管“或或”门门输入端输入端A、B、C中只要有中只要有一个（或两个、或全部）一个（或两个、或全部）输入为输入为3.3v（逻辑（逻辑“1”）则输出端）则输出端Y的电的电平就是平就是3v（逻辑（逻辑“1”）。）。输入端输入端A、B、C全部全部输入为输入为0.3v（逻辑（逻辑“0”）则输出端）则输出端Y的电平为的电平为0v（逻辑（逻辑“0”）。）。这是一个这是一个“或或”门：门：Y = A+B+C。数字电路数字电路分析与设计分析与设计 第第3章章 逻辑门电路逻辑门电路20
11、24年7月26日北京理工大学 信息科学学院15数字电路数字电路分析与设计分析与设计 第第3章章 逻辑门电路逻辑门电路2024年7月26日北京理工大学 信息科学学院163.3.三极管三极管“非非”门门输入端输入端A为为0v（逻辑（逻辑“0”）三极管截止，则）三极管截止，则输出端输出端Y的电平约为的电平约为3.0v（逻辑（逻辑“1”）。）。输入端输入端A为为3v（逻辑（逻辑“1”）三极管饱和导通，）三极管饱和导通，则输出端则输出端Y的电平约为的电平约为0.3v（逻辑（逻辑“0”）。）。这是一个这是一个“非非”门：门：Y = A。数字电路数字电路分析与设计分析与设计 第第3章章 逻辑门电路逻辑门电路
12、2024年7月26日北京理工大学 信息科学学院173.4 TTL集成门电路集成门电路3.4.1 TTL与非门的基本原理与非门的基本原理A、B为输入端，为输入端，Y为输出端。为输出端。T1为为多发射极多发射极晶体管。晶体管。D1、D1为为输入保护钳位输入保护钳位二极管。二极管。T2为为助推助推晶体管。晶体管。T4为为上拉上拉晶体管。晶体管。T5为为输出输出晶体管。晶体管。D3为为输出输出二极管。二极管。数字电路数字电路分析与设计分析与设计 第第3章章 逻辑门电路逻辑门电路2024年7月26日北京理工大学 信息科学学院18多发射极三极管多发射极三极管符号及等效电路符号及等效电路数字电路数字电路分析
13、与设计分析与设计 第第3章章 逻辑门电路逻辑门电路2024年7月26日北京理工大学 信息科学学院19UB1=0.7+0.3=1v, T1饱和饱和, UCE1=0.1v。 0.3vUB2=0.1+0.3=0.4v, T2截止截止, T5亦截止亦截止。UCC通过通过R2给给T4供以基流供以基流IB4, T4、D3导导通通(在输出端接负载时在输出端接负载时)。IB4很小，在很小，在R2上的压上的压降亦很小降亦很小 (约约0.2v)。输出电压输出电压:UY =UCC (UR2 + UBE4 + UD3) = 5 (0.2 + 0.7 + 0.7) = 3.4v（高电平（高电平UH）(1)(1)A、B有
14、一端为低电平有一端为低电平( (UL=0.3v) )数字电路数字电路分析与设计分析与设计 第第3章章 逻辑门电路逻辑门电路2024年7月26日北京理工大学 信息科学学院20电流电流IB1流向流向T1集电极集电极, T2饱和饱和, T5亦亦饱和饱和。UB1= 0.7 3 = 2.1 v。UB4 = UCE2+UBE5 = 0.3 + 0.7 = 1.0 v。UB4 UY =1.0 0.3 = 0.7v这不足以使这不足以使T4、D3导通。导通。所以所以T4、D3截止截止。(2)(2)A、B同时为高电平同时为高电平( (UH = 3.4v) )输出电压输出电压:UY =UCE5= 0.3 v (低电
15、平低电平UL)。结论：结论：输入输入A、B有一个为低电平、或全为低电平有一个为低电平、或全为低电平(UL=0.3v)时，输时，输出出Y为高电平为高电平(UH=3.4v)；输入；输入A、B同为高电平同为高电平(UH=3.4v)时，输出时，输出Y为低电平为低电平(UL=0.3v)。所以。所以Y = AB。3.4v数字电路数字电路分析与设计分析与设计 第第3章章 逻辑门电路逻辑门电路2024年7月26日北京理工大学 信息科学学院21推拉式输出级推拉式输出级这种这种T4、T5相串联的输出结构叫做相串联的输出结构叫做推拉式输推拉式输出级出级。当当Y 输出输出高电平高电平UH时，时，T4导通、导通、T5截
16、止；当截止；当Y 输出输出低电平低电平UL时，时，T4截止、截止、T5导通。导通。数字电路数字电路分析与设计分析与设计 第第3章章 逻辑门电路逻辑门电路2024年7月26日北京理工大学 信息科学学院22TTL“或非或非”门电路门电路A、B同为低电平同为低电平：T1、T1导通，导通，T2、T2、T5截止，截止，T4导通。导通。Y 输出输出高电平高电平UH。A为为高电平高电平、B为为低电平低电平：T1反向导通，反向导通，T2、T5导通；导通；T1导通、导通、T2截止，截止，T4截止。截止。Y 输出输出低电平低电平UL。A、B同为高电平同为高电平：T1、T1反向导通，反向导通，T2、T2、T5导通，
17、导通，T4截止。截止。Y 输出输出低电平低电平UL。A为为低电平低电平、B为为高电平高电平：T1导通，导通，T2截止；截止；T1反向反向导通、导通、T2、T5导通，导通，T4截截止。止。Y 输出输出低电平低电平UL。数字电路数字电路分析与设计分析与设计 第第3章章 逻辑门电路逻辑门电路2024年7月26日北京理工大学 信息科学学院23TTL“与或非与或非”门电门电路路A、B输入端与输入端与输出端输出端Y构成一个构成一个“与非与非”门。门。C、D输入端与输入端与输出端输出端Y构成一个构成一个“与非与非”门。门。T2与与T2的的发射极电流发射极电流在在T5的基极的基极输入端输入端构成构成 “或或”
18、的关系：的关系：Ib5=Ie2+Ie2Ie2=AB，Ie2=CDIe2Ie2Ib5数字电路数字电路分析与设计分析与设计 第第3章章 逻辑门电路逻辑门电路2024年7月26日北京理工大学 信息科学学院24TTL“异或异或”门电路门电路A、B同为低电平同为低电平：T1、T2、T3导导通，通，T4、T5、T6截止，截止，T7、T9导导通，通，T8截止截止,Y 输出输出低电平低电平UL。A为为高电平高电平、B为为低电平低电平：T1 、T2导通，导通，T4、T6截止；截止；T3反向导反向导通，通，T5导通，导通，T7、T9截止，截止，T8导导通，通，Y 输出输出高电平高电平UH。通，通，Y 输出输出高电
19、平高电平UH。A为为低电平低电平、B为为高电平高电平：T1 、T3导通，导通，T5、T6截止；截止；T2反向导反向导通，通，T4导通，导通，T7、T9截止，截止，T8导导A、B同为高电平同为高电平：T1、T2、T3反向导通，反向导通，T4、T5、T6、T9导通，导通，T7、T8截止，截止，Y 输出输出低电平低电平UL。数字电路数字电路分析与设计分析与设计 第第3章章 逻辑门电路逻辑门电路2024年7月26日北京理工大学 信息科学学院25推拉式输出级并联的情况推拉式输出级并联的情况Y1、Y2同时输出高电平或者同时输出低电平时，同时输出高电平或者同时输出低电平时，不会产生什么问题。不会产生什么问题
20、。当当Y1、Y2一个输出高电平而另一个输出低电平一个输出高电平而另一个输出低电平（比如（比如Y1输出高电平输出高电平Y2输出低电平）时，从电输出低电平）时，从电源源UCC到到Y1门的门的R4、T4、D3和和Y2门的门的T5到到“地地”之间就形成了一条之间就形成了一条低阻回路低阻回路，这条回路中将会，这条回路中将会有很大的电流通过，它将烧毁电源、门电路有很大的电流通过，它将烧毁电源、门电路Y1、门电路门电路Y2。结论：结论：对于具有推拉式输出级的门电路对于具有推拉式输出级的门电路Y1、Y2，它们的输出端在任何情况下都绝对不允许直，它们的输出端在任何情况下都绝对不允许直接连接在一起接连接在一起。数
21、字电路数字电路分析与设计分析与设计 第第3章章 逻辑门电路逻辑门电路2024年7月26日北京理工大学 信息科学学院263.4.2 TTL与非门的特性及参数与非门的特性及参数1. .电压传输特性和静态参数电压传输特性和静态参数(1)(1)电压传输特性电压传输特性（b）电压传输特性曲线）电压传输特性曲线数字电路数字电路分析与设计分析与设计 第第3章章 逻辑门电路逻辑门电路2024年7月26日北京理工大学 信息科学学院27 电压传输特性曲线电压传输特性曲线(2)(2)静态参数静态参数 输出高电平输出高电平UOH和输出低电平和输出低电平UOL。UOH是电路中是电路中T5管管处处于截止状于截止状态态时时
22、的的输输出出电电平，其典型平，其典型值为值为3.4v。 UOL是电路中是电路中T5管管处处于于导导通状通状态态时时的的输输出出电电平，其典型平，其典型值为值为0.3v。对对于于7474系列系列产产品品, ,UOH2.4v, UOL0.4v便便认为产认为产品合格。品合格。UOH(min) = 2.4v称为称为输出高电平最输出高电平最小值小值，UOL(max) = 0.4v称为称为输出低输出低电平最大值电平最大值。数字电路数字电路分析与设计分析与设计 第第3章章 逻辑门电路逻辑门电路2024年7月26日北京理工大学 信息科学学院28UIH是输入逻辑状态是输入逻辑状态“1”所对应的输入电平，所对应的
23、输入电平，其典型其典型值为值为3.4v。 输入高电平输入高电平UIH和输入低电平和输入低电平UIL。保保证证“与非与非”门门输输出低出低电电平平所允所允许许的的最小最小输输入高入高电电平平UIH(min)= 2.0v, ,称为称为开门电平开门电平, ,记作记作UON。UIL是输入逻辑状态是输入逻辑状态“0”所对应的所对应的输入电平，输入电平，其典型其典型值为值为0.3v。保保证证“与非与非”门门输输出高出高电电平平所允所允许许的的最最大大输输入低入低电电平平UIL(max)= 0.8v, ,称为称为关门关门电平电平，记作，记作UOFF。“开门开门”、“关门关门”是相对于是相对于T5管而言的。管
24、而言的。T5管导通，门电路管导通，门电路开门；开门；T5管截至，门电路关门。管截至，门电路关门。数字电路数字电路分析与设计分析与设计 第第3章章 逻辑门电路逻辑门电路2024年7月26日北京理工大学 信息科学学院29低电平噪声容限电压低电平噪声容限电压UNL = UIL(max) UOL(max) = UOFF UOL(max) = 0.8 0.4 = 0.4 v。高电平噪声容限电压高电平噪声容限电压UNH = UOH(min) UIH(min) = UOH(min) UON = 2.4 2.0 = 0.4 v。 TTL门电路的抗干扰特性门电路的抗干扰特性噪声容限噪声容限(N(N即即noise
25、)noise)数字电路数字电路分析与设计分析与设计 第第3章章 逻辑门电路逻辑门电路2024年7月26日北京理工大学 信息科学学院30UNL越大，表明越大，表明“与非与非”门在输入为门在输入为“0”态下的抗干扰能力越强。态下的抗干扰能力越强。 由于由于TTL门电路的门电路的UNH与与UNL均为均为0.4v，所以统称它们为噪声容限，所以统称它们为噪声容限UN。UNH越大，表明越大，表明“与非与非”门在输入为门在输入为“1”态下的抗干扰能力越强。态下的抗干扰能力越强。低电平噪声容限电压：低电平噪声容限电压：UNL = UIL(max) UOL(max) = 0.8 0.4 = 0.4 v。高电平噪
26、声容限电压：高电平噪声容限电压：UNH = UOH(min) UIH(min) = 2.4 2.0 = 0.4 v。数字电路数字电路分析与设计分析与设计 第第3章章 逻辑门电路逻辑门电路2024年7月26日北京理工大学 信息科学学院31 TTL门电路的阈值电平门电路的阈值电平UTTTL“与非与非”门的输出高、低电平发生转换时所对应的输入电压称门的输出高、低电平发生转换时所对应的输入电压称为为TTL“与非与非”门电路的门电路的阈值电平阈值电平UT, ,一般一般UT为为1.4v左右左右。数字电路数字电路分析与设计分析与设计 第第3章章 逻辑门电路逻辑门电路2024年7月26日北京理工大学 信息科学
27、学院322. .输入、输出负载特性输入、输出负载特性(1)(1)输入特性（输入特性（看图看图）数字电路数字电路分析与设计分析与设计 第第3章章 逻辑门电路逻辑门电路2024年7月26日北京理工大学 信息科学学院33 输入低电平电流输入低电平电流IIL当当ui= 0时，时，II = -1.1mA。 ui= 0.3 v 时的时的II叫做叫做IIL。 数字电路数字电路分析与设计分析与设计 第第3章章 逻辑门电路逻辑门电路2024年7月26日北京理工大学 信息科学学院34IIL也叫也叫灌电流灌电流，即后级门向前级门的输出端灌入电流。，即后级门向前级门的输出端灌入电流。依然看依然看图图 数字电路数字电路
28、分析与设计分析与设计 第第3章章 逻辑门电路逻辑门电路2024年7月26日北京理工大学 信息科学学院35 输入高电平电流输入高电平电流IIH当当ui UT = 1.4 v时，时，II = 40A。 ui UT时的时的 II 叫做叫做 IIH。 UT=1.4 v数字电路数字电路分析与设计分析与设计 第第3章章 逻辑门电路逻辑门电路2024年7月26日北京理工大学 信息科学学院36IIH也叫也叫拉电流拉电流，即后级门从前级门的输出端拉出电流。，即后级门从前级门的输出端拉出电流。数字电路数字电路分析与设计分析与设计 第第3章章 逻辑门电路逻辑门电路2024年7月26日北京理工大学 信息科学学院37(
29、2)(2)输出特性输出特性 输出低电平电流输出低电平电流IOLIOL是是输输出低出低电电平平时时流入流入输输出端的出端的电电流流。 数字电路数字电路分析与设计分析与设计 第第3章章 逻辑门电路逻辑门电路2024年7月26日北京理工大学 信息科学学院38IBS5IOLIOL(max)一般为一般为16mA。IOUOLIO IBS5=IOL(max)时，时， T5将脱离饱和状态，这将脱离饱和状态，这将使得将使得uO=uCE5 0.4 v从从而不是输出低电平。而不是输出低电平。uO=UOL时的时的IO叫做叫做IOL。保证保证uO=uCE50.4v时时的的IO叫做叫做IOL。数字电路数字电路分析与设计分
30、析与设计 第第3章章 逻辑门电路逻辑门电路2024年7月26日北京理工大学 信息科学学院39 输出高电平电流输出高电平电流IOHIOH是是输输出高出高电电平平时时流出流出输输出端的出端的电电流流。 数字电路数字电路分析与设计分析与设计 第第3章章 逻辑门电路逻辑门电路2024年7月26日北京理工大学 信息科学学院40IOUOH考虑到芯片（考虑到芯片（T4）功耗）功耗问题，问题，一般取一般取IOH(max) 为为 5 mA。IO IOH(max)时，会使时，会使uO 2.4 v从从而使输出不是高电平。而使输出不是高电平。uO=UOH时的时的IO叫做叫做IOH。保证保证uO2.4v时的时的IO叫做
31、叫做IOH。数字电路数字电路分析与设计分析与设计 第第3章章 逻辑门电路逻辑门电路2024年7月26日北京理工大学 信息科学学院41(3)(3)扇出系数扇出系数TTL“与非与非”门输门输出端能出端能驱动驱动同同类类“与非与非”门门的最大个数称的最大个数称为为扇出系扇出系数数，用，用NO表示。表示。 输输出出低电平时的低电平时的扇出系数扇出系数为为：输输出出高电平时的高电平时的扇出系数扇出系数为为：7474系列系列TTL“与非与非”门门的扇出系数的扇出系数一般一般取取NO=10。特殊制作的特殊制作的驱动驱动器集成器集成门电门电路，其扇出系数可达路，其扇出系数可达NO=20 。 数字电路数字电路分
32、析与设计分析与设计 第第3章章 逻辑门电路逻辑门电路2024年7月26日北京理工大学 信息科学学院42(4)(4)输入端负载特性输入端负载特性数字电路数字电路分析与设计分析与设计 第第3章章 逻辑门电路逻辑门电路2024年7月26日北京理工大学 信息科学学院43TTL门电路输入端的外接电阻门电路输入端的外接电阻小于小于2 2K时，相当于输入端接时，相当于输入端接低电低电平平，即：逻辑，即：逻辑“0”。 TTL门电路输入端的外接电阻门电路输入端的外接电阻大于大于2 2K时，相当于输入端接时，相当于输入端接高电高电平平，即：逻辑，即：逻辑“1”。 数字电路数字电路分析与设计分析与设计 第第3章章
33、逻辑门电路逻辑门电路2024年7月26日北京理工大学 信息科学学院443. .TTL“与非与非”门的动态特性门的动态特性 (1)(1)平均传输延迟时间平均传输延迟时间tpd。输输入入电压电压上升到上升到50%50%UIM至至输输出出电压电压下降到下降到50%50%UOM所需的所需的时间时间称称为为导导通延通延迟时间迟时间tpd1 。输输入入电压电压下降到下降到50%50%UIM至至输输出出电压电压上升到上升到50%50%UOM所需的所需的时间时间称称为为截截止止延延迟时间迟时间tpd2 。导通延迟时间与截止延迟时间的导通延迟时间与截止延迟时间的平均值称为平均值称为平均传输延迟时间平均传输延迟时
34、间tpd 。数字电路数字电路分析与设计分析与设计 第第3章章 逻辑门电路逻辑门电路2024年7月26日北京理工大学 信息科学学院4574系列系列是是普通（标准）型普通（标准）型TTL门电路，它的平均传输延门电路，它的平均传输延迟时间为：迟时间为：tpd = 20 nS。74LS系列是低功耗肖特基型系列是低功耗肖特基型TTL门电路，它的平均传输门电路，它的平均传输延迟时间为：延迟时间为：tpd = 10 nS。74S系列是肖特基型系列是肖特基型TTL门电路，它的平均传输延迟时间门电路，它的平均传输延迟时间为：为：tpd = 3 nS。数字电路数字电路分析与设计分析与设计 第第3章章 逻辑门电路逻
35、辑门电路2024年7月26日北京理工大学 信息科学学院46(2)(2)动态尖峰电流和功耗动态尖峰电流和功耗 尖峰电流尖峰电流在在动态时动态时，特特别别是是输输出端由低出端由低电电平平转换转换为为高高电电平平时时，可使，可使电电源源电电流流产产生一尖峰生一尖峰脉冲。脉冲。该该尖峰尖峰电电流既可能流既可能对电对电路路产产生干生干扰扰；又；又可使可使电电源的平均源的平均电电流增大。流增大。输输入信号的入信号的频频率越高，率越高，电电源源电电流的平均流的平均值值增大越多增大越多。实践中，在门电路的电源实践中，在门电路的电源UCC与与“地地” 之间加一个小容量的滤波电容，以消除之间加一个小容量的滤波电容
36、，以消除尖峰电流对电源的影响。尖峰电流对电源的影响。数字电路数字电路分析与设计分析与设计 第第3章章 逻辑门电路逻辑门电路2024年7月26日北京理工大学 信息科学学院47 功耗功耗“与非与非”门门的功耗定的功耗定义为义为：“与非与非”门门空空载时载时，输输出低出低电电平从平从电电源吸源吸取的取的电电流同流同“与非与非”门电门电源源电压电压的乘的乘积积。“与非与非”门门的的功耗功耗值约为值约为235mW。 数字电路数字电路分析与设计分析与设计 第第3章章 逻辑门电路逻辑门电路2024年7月26日北京理工大学 信息科学学院484. .改进型改进型TTL“与非与非”门简介门简介 改改进进型型TTL
37、“与非与非”门门被称被称为为肖特基肖特基TTL（简简称称STTL）“与非与非”门门。它的型号。它的型号是是74Sxx74Sxx系列系列。 肖特基三极管肖特基三极管是由普通双极型三极是由普通双极型三极管和肖特基管和肖特基势垒势垒二极管二极管( (Schottky Barrier Diode，简简称称SBD) )组组合而成合而成，叫做叫做抗饱和抗饱和三极管，亦三极管，亦称称肖特基肖特基管管。 数字电路数字电路分析与设计分析与设计 第第3章章 逻辑门电路逻辑门电路2024年7月26日北京理工大学 信息科学学院49T1、T2、T3、T5、T6均采均采用了肖特基三极管用了肖特基三极管。T3、T4构成符合
38、构成符合三极管三极管，作用相当于原来的作用相当于原来的T4管，管，但高电平驱动电流更大。但高电平驱动电流更大。T6、RB、RC构成构成“有源有源泄放网络（回路）泄放网络（回路）”，以，以代替原来的代替原来的R3。有源泄放网络（回路）有源泄放网络（回路）”的作用是可以加速（缩短）的作用是可以加速（缩短）T5的导通和截止时间。的导通和截止时间。数字电路数字电路分析与设计分析与设计 第第3章章 逻辑门电路逻辑门电路2024年7月26日北京理工大学 信息科学学院5074系列与系列与74S系列系列TTL“与非与非”门电压传输特性比较门电压传输特性比较 电压传输特性曲线电压传输特性曲线74S系列的电压传输
39、特性系列的电压传输特性数字电路数字电路分析与设计分析与设计 第第3章章 逻辑门电路逻辑门电路2024年7月26日北京理工大学 信息科学学院51作业作业1：3-1，3-4，3-5数字电路数字电路分析与设计分析与设计 第第3章章 逻辑门电路逻辑门电路2024年7月26日北京理工大学 信息科学学院523.5 其他类型的其他类型的TTL“与非与非”门电路门电路3.5.1 集电极开路集电极开路“与非与非”门（门（OC门）门）原来的原来的T4、R4、D3取消，取消，T5的集电极的集电极成为开路成为开路，所以叫，所以叫集电极开路集电极开路“与非与非”门，门，简称简称OC门门。1. .电路结构电路结构UCC和
40、和UCC不一定不一定相同相同。数字电路数字电路分析与设计分析与设计 第第3章章 逻辑门电路逻辑门电路2024年7月26日北京理工大学 信息科学学院53OC门的工作过程：门的工作过程：A、B、C中中有一个为低电平有一个为低电平(0.3v)时，时，UB1=0.7 + 0.3=1v，T1饱和，饱和，T2、T5 截止。截止。UCC通过负载电阻通过负载电阻RL输出输出高电平高电平(电平值一般接近电平值一般接近UCC)。 真正的输出电平值是后续真正的输出电平值是后续电路的输入阻抗电路的输入阻抗Ri与负载电与负载电阻阻RL的分压值。的分压值。 从提高从提高输出高电平输出高电平的角度的角度看，负载电阻看，负载
41、电阻RL的阻值越的阻值越小越好。小越好。 Ri数字电路数字电路分析与设计分析与设计 第第3章章 逻辑门电路逻辑门电路2024年7月26日北京理工大学 信息科学学院54A、B、C全为高电平全为高电平(3.4v) 时，时，UB1=0.7 3 =2.1v, T1反反向导通，向导通，T2、T5导通。导通。 输出输出Y为为低电平低电平0.3v (uCE5 = 0.3v)。 从有利于从有利于输出低电平输出低电平的角的角度看，负载电阻度看，负载电阻RL的阻值的阻值越大越好。越大越好。 整个门电路完成的是整个门电路完成的是“与与非非”逻辑。即：逻辑。即： Y数字电路数字电路分析与设计分析与设计 第第3章章 逻
42、辑门电路逻辑门电路2024年7月26日北京理工大学 信息科学学院552. .OC门的应用门的应用OC门的特点：门的特点：必须外接负载电阻必须外接负载电阻RL后才能工作后才能工作（几个（几个OC门可共用一个门可共用一个RL）。）。几个几个OC门的输出端可门的输出端可直接相连，从而实现直接相连，从而实现“线与线与”逻辑逻辑。上面电路实现的是上面电路实现的是“与或非与或非”逻辑，是一个逻辑，是一个“与或非与或非”门。门。IY1IY2数字电路数字电路分析与设计分析与设计 第第3章章 逻辑门电路逻辑门电路2024年7月26日北京理工大学 信息科学学院56 一一般般OC门门的的输输出出管管T5设设计计得得
43、尺尺寸寸较较大大，可可以以承承受受较较大大的的电电流流和和电电压压，其其输输出出端端即即可可直直接接驱驱动动继继电电器器、指指示示灯灯、发发光二极管等光二极管等负载。负载。 数字电路数字电路分析与设计分析与设计 第第3章章 逻辑门电路逻辑门电路2024年7月26日北京理工大学 信息科学学院573. .负载电阻负载电阻RL的选择的选择注意：注意：n是是OC门的个数，门的个数，m是所有是所有“与非与非”门输入端的个门输入端的个数数。（1）输出高电平）输出高电平数字电路数字电路分析与设计分析与设计 第第3章章 逻辑门电路逻辑门电路2024年7月26日北京理工大学 信息科学学院58（2）输出低电平）输
44、出低电平注意：注意：m是是“与非与非”门的个数。门的个数。综合综合(1)(1)、(2)(2)式有：式有：数字电路数字电路分析与设计分析与设计 第第3章章 逻辑门电路逻辑门电路2024年7月26日北京理工大学 信息科学学院593.5.2 三态输出三态输出“与非与非”门（门（TS门）门）三三态输态输出出“与非与非”门门（Three-State Output Gate），），简简称称TS门门或三态门或三态门。三。三态门电态门电路与前述的路与前述的“与非与非”门电门电路的路的不同之不同之处处在于在于其其输输出端除呈出端除呈现现高高电电平和低平和低电电平平外，外，还还可以可以出出现现第三种状第三种状态态
45、“高阻高阻”状状态态，高阻状态简称，高阻状态简称Z状态状态。 1. .电路结构与工作原理电路结构与工作原理数字电路数字电路分析与设计分析与设计 第第3章章 逻辑门电路逻辑门电路2024年7月26日北京理工大学 信息科学学院60EN为低电平为低电平(“0”)时，时，EN端对端对T1不起作用不起作用，D截止。门电路按正常截止。门电路按正常的的“与非与非”门工作。门工作。 EN为高电平为高电平(“1”)时，时，T1饱和导通饱和导通，T2、T5截止截止，D导通且将导通且将T4的的基极钳位在基极钳位在1v左右，故左右，故T4截止截止。门电路输出端处于。门电路输出端处于“高阻高阻” 状态。状态。 数字电路
46、数字电路分析与设计分析与设计 第第3章章 逻辑门电路逻辑门电路2024年7月26日北京理工大学 信息科学学院61三态门的三态门的本质本质是：控制信号是：控制信号EN可使推拉式输出级中的可使推拉式输出级中的T4和和T5同时截止同时截止。数字电路数字电路分析与设计分析与设计 第第3章章 逻辑门电路逻辑门电路2024年7月26日北京理工大学 信息科学学院622. .三态门的应用三态门的应用(1)(1)单向总线结构单向总线结构在任何时刻下，在任何时刻下，EN1、 EN2、EN3三个信号中三个信号中只能只能有一个信号有效有一个信号有效（为逻辑（为逻辑“1”），其余信号都），其余信号都必须必须无效（为逻辑
47、无效（为逻辑“0”）。）。数字电路数字电路分析与设计分析与设计 第第3章章 逻辑门电路逻辑门电路2024年7月26日北京理工大学 信息科学学院63(2)(2)双向总线结构双向总线结构EN为高电平时，为高电平时，G1门门开启开启G2门关闭，信号从门关闭，信号从D1传向总线传向总线Y； EN为低电平为低电平时，时，G2门开启门开启G1门关闭，门关闭，信号从总线信号从总线Y传向传向D2。数字电路数字电路分析与设计分析与设计 第第3章章 逻辑门电路逻辑门电路2024年7月26日北京理工大学 信息科学学院643.6 MOS门电路门电路3.6.1 CMOS反相器反相器这是这是N沟道增沟道增强型的强型的MO
48、S管。管。UDDuIuOUDDuGS1. .MOS管的开关特性管的开关特性数字电路数字电路分析与设计分析与设计 第第3章章 逻辑门电路逻辑门电路2024年7月26日北京理工大学 信息科学学院65MOS管的开关等效电路管的开关等效电路(a)截止状态截止状态 (b)导通状态导通状态数字电路数字电路分析与设计分析与设计 第第3章章 逻辑门电路逻辑门电路2024年7月26日北京理工大学 信息科学学院66uGSuDSuDSuGS栅极栅极G和漏极和漏极D相对于相对于“地地”来讲是来讲是正电位正电位，即：，即：uGS与与uDS是是正电压（与参考方向一致）正电压（与参考方向一致）。iD的实际方向与参考的实际方
49、向与参考方性也一致。方性也一致。 N沟道增强型沟道增强型MOS管共源接法及其输出特性曲线管共源接法及其输出特性曲线 (a)共源接法共源接法 (b)输出特性曲线输出特性曲线数字电路数字电路分析与设计分析与设计 第第3章章 逻辑门电路逻辑门电路2024年7月26日北京理工大学 信息科学学院67N沟道增强型沟道增强型MOS管的转移特性管的转移特性当当uGS UGS(th)N时，时，iD0且随着且随着uGS的的增加而增大。增加而增大。 称称UGS(th)N为为NMOS管的开启电压，管的开启电压，UGS(th)N0 。UGS(th)NuGS数字电路数字电路分析与设计分析与设计 第第3章章 逻辑门电路逻辑
50、门电路2024年7月26日北京理工大学 信息科学学院68P沟道增强型沟道增强型MOS管的漏极特性管的漏极特性栅极栅极G和漏极和漏极D相对于相对于“地地”来讲是来讲是负电位负电位，即：，即：uGS与与uDS是是负电压（与参考方向相反）负电压（与参考方向相反）。iD的实际方向与参考的实际方向与参考方性也相反。方性也相反。uGSuDSuDSuGS数字电路数字电路分析与设计分析与设计 第第3章章 逻辑门电路逻辑门电路2024年7月26日北京理工大学 信息科学学院69P沟道增强型沟道增强型MOS管的转移特性管的转移特性uGSUGS(th)PiDO当当 uGS UGS(th)P 时，时，iD0且且iD的绝
51、的绝对值随着对值随着uGS绝对值的增加而增大。绝对值的增加而增大。 称称UGS(th)P为为PMOS管的开启电管的开启电压，压，UGS(th)P108），输入端可看成开路。），输入端可看成开路。MOS管管是一种电压控制型器件。是一种电压控制型器件。在数字电路中，在数字电路中，当当uGS UGS(th)N时，时，NMOS管管导通；导通；当当 uGS UGS(th)P 时，时，PMOS管管导通；导通；当当uGS UGS(th)N+ UGS(th)P 。 对对40004000系列的系列的CMOS器件，器件，UDD：318 v 当当uA= 0 v（输入低电平）（输入低电平）时：时：TP的的uGS= -
52、UDD，即：，即：uGS UGS(th)P ，所以所以TP导通。导通。TN的的uGS= 0 v，即：，即：uGSUGS(th)N，所以所以TN截止。截止。于是于是输出输出uY UDD。输出高电平。输出高电平。数字电路数字电路分析与设计分析与设计 第第3章章 逻辑门电路逻辑门电路2024年7月26日北京理工大学 信息科学学院72 当当uA= UDD（输入高电平）（输入高电平）时：时：TP的的uGS= 0 v，即：，即：uGS UGS(th)N，所以所以TN导通。导通。于是于是输出输出uY 0 v。输出低电平。输出低电平。综合综合、知，这是一个反相器（知，这是一个反相器（“非非”门）。门）。数字电
53、路数字电路分析与设计分析与设计 第第3章章 逻辑门电路逻辑门电路2024年7月26日北京理工大学 信息科学学院73CMOS反相器的特点：反相器的特点：静态时，无论输出高、低电平静态时，无论输出高、低电平总是一只管导通一只管截止。总是一只管导通一只管截止。所以所以CMOS在静态时从电源吸在静态时从电源吸取的电流极小（理论上为取的电流极小（理论上为0）。）。所以其功耗极低，一般为数所以其功耗极低，一般为数W。CMOS只在输出高、低电平转只在输出高、低电平转换的瞬间才换的瞬间才从电源吸取电流从电源吸取电流。也只有在这时也只有在这时CMOS才才消耗功消耗功率，而且率，而且CMOS的工作频率越的工作频率
54、越高、它所消耗的功率就越大。高、它所消耗的功率就越大。UUUUuICMOS在输出高、低电平转换时所消耗的在输出高、低电平转换时所消耗的电源功率叫做电源功率叫做CMOS的的动态动态功率损耗功率损耗。数字电路数字电路分析与设计分析与设计 第第3章章 逻辑门电路逻辑门电路2024年7月26日北京理工大学 信息科学学院74UUUUuICMOS反相器的特点：反相器的特点：动态功率损耗可由下式确定：动态功率损耗可由下式确定：PT = CPD UCC2 fPT：CMOS的动态功率损耗。的动态功率损耗。CMOS的输入阻抗极高，其扇出系数可以很大。但受输入、输出的输入阻抗极高，其扇出系数可以很大。但受输入、输出
55、端分布电容的影响，扇出系数也不可能太大。端分布电容的影响，扇出系数也不可能太大。UCC：CMOS的工作电源电压。的工作电源电压。f ：CMOS输出端输出端高、低电平高、低电平翻转的频率（它是输入信翻转的频率（它是输入信号频率的两倍）号频率的两倍）。CPD：这是一个具有电容量纲：这是一个具有电容量纲的常数，一般由器件生产的常数，一般由器件生产厂商提供。厂商提供。数字电路数字电路分析与设计分析与设计 第第3章章 逻辑门电路逻辑门电路2024年7月26日北京理工大学 信息科学学院75uUUUUUUuCMOS反相器的阈值电平与电反相器的阈值电平与电源电压有关。源电压有关。UT = (1/2)UDD 。
56、CMOS反相器的输出高电平反相器的输出高电平为为UOHUDD 0.05 v (UOH(min)。CMOS反相器的输出低电平为反相器的输出低电平为UOLUSS + 0.05 v (UOL(max)。USS一般为一般为“地地”电位。电位。对于对于CMOS反相器：反相器：UIL(max) (1/3)UDD，UIH(min) (2/3)UDD 。CMOS反相器的高、低电平噪声容限是对称的，且与电源电压有反相器的高、低电平噪声容限是对称的，且与电源电压有关。关。UN = UNL = UNH (1/3)UDD 。数字电路数字电路分析与设计分析与设计 第第3章章 逻辑门电路逻辑门电路2024年7月26日北京
57、理工大学 信息科学学院763.6.2 其他逻辑功能的其他逻辑功能的CMOS门电路门电路1. .CMOS “与非与非”门门T1、T2是是NMOS管、管、相串联，构成驱动管；相串联，构成驱动管；T3、T4是是PMOS管、相并管、相并联，构成负载管。联，构成负载管。数字电路数字电路分析与设计分析与设计 第第3章章 逻辑门电路逻辑门电路2024年7月26日北京理工大学 信息科学学院77若若A、B 同时为高电平（逻辑同时为高电平（逻辑“1”），则则NMOS管管T1、T2导通，导通，PMOS管管T3、T4截止，输出截止，输出Y为为低电平（逻辑低电平（逻辑“0”）。）。 若若A为高电平（逻辑为高电平（逻辑“
58、1”） 、B 为低电为低电平（逻辑平（逻辑“0”），则则NMOS管管T1导通、导通、T2截止；截止；PMOS管管T3截止、截止、T4导通，输导通，输出出Y为为高电平（逻辑高电平（逻辑“1”）。）。 CMOS “与非与非”门的工作原理门的工作原理A为低电平为低电平、B 为高电平的情况与上类为高电平的情况与上类似，输出似，输出Y为为高电平（逻辑高电平（逻辑“1”）。）。 若若A、B 同时为低电平（逻辑同时为低电平（逻辑“0”），则则NMOS管管T1、T2截止，截止，PMOS管管T3、T4导通，输出导通，输出Y为为高电平（逻辑高电平（逻辑“1”）。）。 数字电路数字电路分析与设计分析与设计 第第3章
59、章 逻辑门电路逻辑门电路2024年7月26日北京理工大学 信息科学学院782. .CMOS “或非或非”门门T1、T2是是NMOS管、管、相并联，构成驱动管；相并联，构成驱动管；T3、T4是是PMOS管、相串管、相串联，构成负载管。联，构成负载管。数字电路数字电路分析与设计分析与设计 第第3章章 逻辑门电路逻辑门电路2024年7月26日北京理工大学 信息科学学院793. .CMOS 三态门三态门数字电路数字电路分析与设计分析与设计 第第3章章 逻辑门电路逻辑门电路2024年7月26日北京理工大学 信息科学学院804. .CMOS 传输门传输门信号即可以从信号即可以从uI传向传向uO, ,也可以
60、从也可以从uO传向传向uI, ,是双向传输是双向传输。 uI、uO即可以是数字信号也可以模拟信号。即可以是数字信号也可以模拟信号。uI、uO的变化范围的变化范围是是0UDD。 CMOS传输门实际上是一个由数字信号传输门实际上是一个由数字信号C控制的模拟开关控制的模拟开关。 数字电路数字电路分析与设计分析与设计 第第3章章 逻辑门电路逻辑门电路2024年7月26日北京理工大学 信息科学学院81CMOS 传输门的工作原理传输门的工作原理当当uI在在0UDD之间变化时，之间变化时，NMOS管管TN和和PMOS管管TP轮流导通轮流导通，此时相当此时相当于于开关接通开关接通。 当当uI接近接近0 v时，
61、时，NMOS管管TN导通导通， PMOS管管TP截止截止。 当当C为高电平为高电平UDD(C为低电平为低电平0 v)时：时：当当uI接近接近UDD v时，时，NMOS管管TN截止截止， PMOS管管TP导通导通。 当当C为低电平为低电平0 v(C为高电平为高电平UDD)时：时：NMOS管管TN和和PMOS管管TP都截止都截止。此时相当于此时相当于开关断开开关断开。 数字电路数字电路分析与设计分析与设计 第第3章章 逻辑门电路逻辑门电路2024年7月26日北京理工大学 信息科学学院823.6.3 CMOS门电路的特点及应用门电路的特点及应用1. .CMOS电路的特点：电路的特点：CMOS门电门电
62、路的工作速度比路的工作速度比TTL门电门电路低路低。 CMOS门电门电路的扇出能力路的扇出能力较较大大（在频率不太高时）。（在频率不太高时）。 CMOS门电门电路的路的电电源允源允许许范范围围大，抗干大，抗干扰扰能力能力强强。 CMOS门电门电路的路的静静态态功耗低，温度功耗低，温度稳稳定性好定性好。 2. .使用使用CMOS电路的注意事项：电路的注意事项：CMOS电电路中路中多余的多余的输输入端不能入端不能悬悬空空。 注意注意CMOS电电路路输输入入端端的的过过流保流保护护。 CMOS电电源源电压电压极性不能接反，防止极性不能接反，防止输输出短路出短路。 数字电路数字电路分析与设计分析与设计
63、 第第3章章 逻辑门电路逻辑门电路2024年7月26日北京理工大学 信息科学学院833.7 TTL与与CMOS电路的级联电路的级联3.7.1 由由TTL驱动驱动CMOS3.7.2 由由CMOS驱动驱动TTL数字电路数字电路分析与设计分析与设计 第第3章章 逻辑门电路逻辑门电路2024年7月26日北京理工大学 信息科学学院84【习题习题3.133.13】在图中是在图中是TTL门电路驱动门电路驱动CMOS门电路的实门电路的实例。已知例。已知TTL“与非与非”门在门在UOL0.3 v时的最大输出电流时的最大输出电流为为8 mA，输出端的，输出端的T5管截止时有管截止时有50 A的漏电流。的漏电流。C
64、MOS “或非或非”门的输入电流很小，可忽略。现要求加到门的输入电流很小，可忽略。现要求加到CMOS “或非或非”门输入端的电压满足门输入端的电压满足UIH4 v，UIL0.3 v，该电，该电路的电源电压为路的电源电压为UCC= 5 v。试求上拉电阻。试求上拉电阻RL的取值范围。的取值范围。 数字电路数字电路分析与设计分析与设计 第第3章章 逻辑门电路逻辑门电路2024年7月26日北京理工大学 信息科学学院85TTL输出低电平：输出低电平：TTL输出高电平：输出高电平：数字电路数字电路分析与设计分析与设计 第第3章章 逻辑门电路逻辑门电路2024年7月26日北京理工大学 信息科学学院86作业作业2：3-6，3-7，3-8，3-9，3-10，3-12
