《dsp原理与开发第4讲.ppt》由会员分享，可在线阅读，更多相关《dsp原理与开发第4讲.ppt（42页珍藏版）》请在金锄头文库上搜索。
1、1/42DSP技术及应用（技术及应用（II） DSP的知识平台的知识平台 DSP技术 计算机 电子计算机硬件计算机软件 电子线路数字信号处理2/42DSP技术及应用（技术及应用（II）第一题第一题请用方框图描述一个你熟悉的实用数字信号处理系统，并做请用方框图描述一个你熟悉的实用数字信号处理系统，并做简要的分析；如果没有，简要的分析；如果没有， 也可以自己设计一个简单的数字信也可以自己设计一个简单的数字信号处理系统，并描述其功能及用途号处理系统，并描述其功能及用途3/42DSP技术及应用（技术及应用（II）第二题第二题数字滤波器的分类和结构特点数字滤波器的分类和结构特点n一、什么是数字滤波器顾名
2、思义：顾名思义：其作用是对输入信号起到滤波的作用；其作用是对输入信号起到滤波的作用； 即即DF是由差分方程描述的一类特殊的是由差分方程描述的一类特殊的 离散时间系统。离散时间系统。功能：功能： 把输入序列通过一定的运算变换成输出把输入序列通过一定的运算变换成输出 序列。不同的运算处理方法决定了滤波序列。不同的运算处理方法决定了滤波 器的实现结构的不同。器的实现结构的不同。n从实现方法上分：从实现方法上分：FIR、IIRIIR数字滤波器的结构特点：存在反馈环路，递归型结构数字滤波器的结构特点：存在反馈环路，递归型结构 IIR有几种实现结构实现形式：直接型（直接有几种实现结构实现形式：直接型（直接
3、型、直接型、直接型）；级联型型）；级联型（串联）、并联型、转置型（串联）、并联型、转置型FIR数字滤波器的结构特点：不存在反馈环路，非递归型结构数字滤波器的结构特点：不存在反馈环路，非递归型结构 IIR有几种实现结构实现形式：直接型；级联型；多相实现；线性相位有几种实现结构实现形式：直接型；级联型；多相实现；线性相位 4/42DSP技术及应用（技术及应用（II）第二题：维基百科给出的解释第二题：维基百科给出的解释 线性移不变线性移不变的数字滤波器包括的数字滤波器包括无限长脉冲响应滤波器无限长脉冲响应滤波器（IIR滤波器）和滤波器）和有限长脉冲响应滤波有限长脉冲响应滤波器器（FIR滤波器）两种。
4、这两种滤波器的滤波器）两种。这两种滤波器的系统函数系统函数可以统一以可以统一以Z变换变换表示为：表示为：n 当当 时，时，M就是就是IIR滤波器的阶数，表示系统中反馈环的个数。由于反馈的存在，滤波器的阶数，表示系统中反馈环的个数。由于反馈的存在，IIR滤波器的滤波器的脉冲响应为无限长脉冲响应为无限长，因此得名。若，因此得名。若A(z) = 1，则系统的脉冲响应的长度为，则系统的脉冲响应的长度为N+1，故，故而被称作而被称作FIR滤波器。滤波器。IIR滤波器的优点在于，其设计可以直接利用模拟滤波器设计的成果，因为模拟滤波器本身滤波器的优点在于，其设计可以直接利用模拟滤波器设计的成果，因为模拟滤波
5、器本身就是无限长冲激响应的。通常就是无限长冲激响应的。通常IIR滤波器设计的过程如下：首先根据滤波器参数要求设计对滤波器设计的过程如下：首先根据滤波器参数要求设计对应的模拟滤波器（如应的模拟滤波器（如巴特沃斯滤波器巴特沃斯滤波器、切比雪夫滤波器切比雪夫滤波器等等），然后通过映射（如脉冲响等等），然后通过映射（如脉冲响应不变法、双线性映射等等）将模拟滤波器变换为数字滤波器，从而决定应不变法、双线性映射等等）将模拟滤波器变换为数字滤波器，从而决定IIR滤波器的参数。滤波器的参数。IIR滤波器的重大缺点在于，由于存在反馈其稳定性不能得到保证。另外，反馈还使滤波器的重大缺点在于，由于存在反馈其稳定性不
6、能得到保证。另外，反馈还使IIR滤滤波器的数字运算可能溢出。波器的数字运算可能溢出。FIR滤波器最重要的优点就是由于不存在滤波器最重要的优点就是由于不存在系统极点系统极点，FIR滤波器是绝对稳定的系统。滤波器是绝对稳定的系统。FIR滤滤波器还确保了线性相位，这在信号处理中也非常重要。此外，由于不需要反馈，波器还确保了线性相位，这在信号处理中也非常重要。此外，由于不需要反馈，FIR滤波滤波器的实现也比器的实现也比IIR滤波器简单。滤波器简单。FIR滤波器的缺点在于它的性能不如同样阶数的滤波器的缺点在于它的性能不如同样阶数的IIR滤波器，滤波器，不过由于数字计算硬件的飞速发展，这一点已经不成为问题
7、。再加上引入计算机辅助设计，不过由于数字计算硬件的飞速发展，这一点已经不成为问题。再加上引入计算机辅助设计，FIR滤波器的设计也得到极大的简化。基于上述原因，滤波器的设计也得到极大的简化。基于上述原因，FIR滤波器比滤波器比IIR滤波器的应用更广。滤波器的应用更广。5/42DSP技术及应用（技术及应用（II）第二题：研究数字滤波器第二题：研究数字滤波器结构意义结构意义n滤波器的基本特性（如有限长脉冲响应FIR与无限长脉冲响应IIR）决定了结构上有不同的特点。n不同结构所需的存储单元及乘法次数不同，前者影响复杂性，后者影响运算速度。n有限精度（有限字长）实现情况下，不同运算结构的误差及稳定性不同
8、。n好的滤波器结构应该易于控制滤波器性能，适合于模块化实现，便于时分复用。6/42DSP技术及应用（技术及应用（II）第三题第三题IIR，FIR滤波器的异同滤波器的异同不同点：不同点：n由于IIR存在反馈，而FIR不存在，因此IIR单位脉冲响应为无限长，FIR单位脉冲响应为有限长nFIR不存在系统极点，是绝对稳定的系统，而IIR存在极点，实现起来有可能不稳定nIIR幅频特性精度很高，不是线性相位的，可以应用于对相位信息不敏感的音频信号上；FIR幅频特性精度较之于IIR低，但是线性相位，就是不同频率分量的信号经过FIR滤波器后他们的时间差不变nFIR有限的单位响应也有利于对数字信号的处理，便于编
9、程，用于计算的时延也小，这对实时的信号处理很重要相同点：相同点：n都是滤波器 7/42DSP技术及应用（技术及应用（II）第四题（第四题（1）DSP和通用处理器在结构上有什么不同，请你画出你熟悉的和通用处理器在结构上有什么不同，请你画出你熟悉的DSP结构图结构图根据微处理器的应用领域，微处理器大致可以分为三类：通用高性能微根据微处理器的应用领域，微处理器大致可以分为三类：通用高性能微处理器（也称通用处理器（也称通用CPU）、嵌入式微处理器和数字信号处理器、微控制）、嵌入式微处理器和数字信号处理器、微控制器（后两种也有统称嵌入式器（后两种也有统称嵌入式CPU）。）。n一般而言，通用处理器追求高性
10、能，它们用于运行通用软件，配备完备、复杂的操作系统；n嵌入式微处理器强调处理特定应用问题的高性能，主要用于运行面向特定领域的专用程序，配备轻量级操作系统，主要用于蜂窝电话、CD播放机等消费类家电；n微控制器价位相对较低，在微处理器市场上需求量最大，主要用于汽车、空调、自动机械等领域的自控设备。 DSP和通用处理器在结构上的不同：和通用处理器在结构上的不同：n存储器结构：改进的哈佛结构；冯诺依曼结构 n总线结构：多套总线；一套总线8/42DSP技术及应用（技术及应用（II）第四题（第四题（2）熟悉的熟悉的DSP结构图结构图9/42DSP技术及应用（技术及应用（II）第五题第五题说说定点说说定点D
11、SP和浮点和浮点DSP的定义的定义按数据格式分可分为定点芯片和浮点芯片两种。按数据格式分可分为定点芯片和浮点芯片两种。n定点DSP芯片按照定点的数据格式进行工作，其数据长度通常为16位、24位、32位。定点DSP的特点：体积小、成本低、功耗小、对存储器的要求不高；但数值表示范围较窄，必须使用定点定标的方法，并要防止结果的溢出。n浮点DSP芯片按照浮点的数据格式进行工作，其数据长度通常为32位、40位。由于浮点数的数据表示动态范围宽，运算中不必顾及小数点的位置，因此开发较容易。但它的硬件结构相对复杂、功耗较大，且比定点DSP芯片的价格高。通常，浮点DSP芯片使用在对数据动态范围和精度要求较高的系
12、统中。 10/42DSP技术及应用（技术及应用（II）第六题第六题用用Q15表示表示0.5和和-0.50.5: 0100 0000 0000 0000-0.5:1100 0000 0000 0000（是否正确（是否正确?）正确的话，那么正确的话，那么n负的最大应该如何表示？n-0.25应该如何表示补码表示补码表示若定点小数补码形式为若定点小数补码形式为x0.x1x2xn,则补码表示的定义是则补码表示的定义是 x 1x =0 x补= (mod2) 2+x=2-x 0 x -111/42DSP技术及应用（技术及应用（II）其它其它如果模拟信号的带宽为如果模拟信号的带宽为 5khz,要用要用8K的采
13、样率，怎么办？的采样率，怎么办？ (lucent) 两路？两路？为什么说浮点为什么说浮点DSP比定点比定点DSP功耗大？功耗大？浮点浮点 DSP 的长指令字、宽的地址总线使得浮点的长指令字、宽的地址总线使得浮点DSP电路更复电路更复杂，芯片也更大，所以成本和功耗也就比较大杂，芯片也更大，所以成本和功耗也就比较大 。举例说明循环寻址的应用场合？举例说明循环寻址的应用场合？卷积、相关、滤波卷积、相关、滤波12/21DSP技术及应用（技术及应用（II） 第四讲第四讲 TMS320C54x概概述述13/42DSP技术及应用（技术及应用（II）C54x DSP概述概述（1）授课内容：授课内容：1. C5
14、4x的硬件结构2. C54x的主要特性3. C54x的引脚功能4. C54x的内部总线结构14/42DSP技术及应用（技术及应用（II）C54x的硬件结构（的硬件结构（1）C54x DSP硬件体系 C54x是为实现低功耗、高性能而专门设计的定点DSP芯片。TMS320C54x系列DSP芯片种类虽然很多，但体系结构却基本一致。 不同型号的芯片，其CPU结构与功能完全相同，型号之间的差异主要体现在片内的存储器容量、片内外设、 供电电压、速度以及封装上。 15/42DSP技术及应用（技术及应用（II）C54x的硬件结构（的硬件结构（2） C54x的基本结构分为的基本结构分为 CPU 、存储器存储器以
15、及以及片内外设与片内外设与专用硬件电路专用硬件电路三大类。三大类。 其内部结构由其内部结构由8条总线和条总线和10大部分组成，如下图所示大部分组成，如下图所示 ，包括，包括中央处理器、内部总线控制器、特殊功能寄存器、数中央处理器、内部总线控制器、特殊功能寄存器、数据存储器据存储器RAM、程度存储器程度存储器ROM、I/O口、串行口、并行口、串行口、并行HPI接口、定时器、中断系统。接口、定时器、中断系统。16/42DSP技术及应用（技术及应用（II）C54x的硬件结构（的硬件结构（3） PAGEN DAGENPAGEN DAGEN 特殊功能特殊功能 寄存器寄存器系统控制系统控制程序地址生成器程
16、序地址生成器数据地址生成器数据地址生成器 CPUCPU乘法乘法累加器累加器算术算术/逻辑逻辑运算单元运算单元桶桶 形形移位器移位器比较器比较器外部外部存储器存储器接口接口外部外部设备设备接口接口程序存储器程序存储器数据存储器数据存储器串行口串行口并行口并行口定时器定时器计数器计数器中断中断系统系统控制控制接口接口PABPABPBPBCABCABCBCBDABDABDBDBEABEABEBEB17/42DSP技术及应用（技术及应用（II）C54x的硬件结构（的硬件结构（4）18/42DSP技术及应用（技术及应用（II）C54x的硬件结构（的硬件结构（5）各部分的功能各部分的功能各部分的功能各部分
17、的功能 1. 1. 中央处理器中央处理器中央处理器中央处理器CPUCPU采用了流水线指令执行结构和相应的并行处理结构，可在一个周期内对数据进行高速的算术运算和逻辑运算。 2. 2. 内部总线结构内部总线结构内部总线结构内部总线结构 由由由由一一一一组程序总线、组程序总线、组程序总线、组程序总线、三三三三组数据总线和组数据总线和组数据总线和组数据总线和四四四四组地址总线组成，可在组地址总线组成，可在组地址总线组成，可在组地址总线组成，可在一个指令周期内产生两个数据存储地址，实现流水线并行数一个指令周期内产生两个数据存储地址，实现流水线并行数一个指令周期内产生两个数据存储地址，实现流水线并行数一个
18、指令周期内产生两个数据存储地址，实现流水线并行数据处理。据处理。据处理。据处理。19/42DSP技术及应用（技术及应用（II）C54x的硬件结构（的硬件结构（6）各部分的功能各部分的功能各部分的功能各部分的功能 3. 特殊功能寄存器特殊功能寄存器 共有26个特殊功能寄存器，位于具有特殊功能的 RAM区。主要用来对片内各功能模块进行管理、控制、监视。 4. 4. 数据存储器数据存储器数据存储器数据存储器RAMRAM 片内数据存储器片内数据存储器片内数据存储器片内数据存储器 双双寻址址数据寄存器数据寄存器DARAM 单单寻址址数据寄存器数据寄存器SARAM DARAM：在一个指令周期内，在一个指令
19、周期内，可对其可对其进行两次存取操作，行两次存取操作，即即一一次次读出和一次写入；出和一次写入； SARAM：在一个指令周期内，在一个指令周期内，只能进行一次存取操作。只能进行一次存取操作。 20/42DSP技术及应用（技术及应用（II）C54x的硬件结构（的硬件结构（7）各部分的功能各部分的功能各部分的功能各部分的功能 5. 程序存储器程序存储器ROM 可由ROM和RAM配置而成，即程序空间可以定义在ROM上，也可以定义在RAM中。当需要高速运行的程序时，可将片外ROM中的程序调入到片内RAM中，以提高程序的运行速度，降低对外部ROM的速度要求，增强系统的整体抗干扰性能。 21/42DSP技
20、术及应用（技术及应用（II）C54x的硬件结构（的硬件结构（8）各部分的功能各部分的功能各部分的功能各部分的功能 C54x共有两个通用共有两个通用I/O引脚（引脚（BIO和和XF）。）。 BIOBIO：主要用来监测外部设备的工作状态；主要用来监测外部设备的工作状态；主要用来监测外部设备的工作状态；主要用来监测外部设备的工作状态； XFXF：用来给外部设备发送信号。用来给外部设备发送信号。用来给外部设备发送信号。用来给外部设备发送信号。 C54xC54xC54x芯片还配有主机接口（芯片还配有主机接口（芯片还配有主机接口（芯片还配有主机接口（芯片还配有主机接口（芯片还配有主机接口（HPIHPIHP
21、I）、）、）、）、）、）、同步串行口和同步串行口和同步串行口和同步串行口和同步串行口和同步串行口和64K64K64K字字字字字字I/OI/OI/O空间。空间。空间。空间。空间。空间。 HPIHPI和串行口可以通过设置，用作通用和串行口可以通过设置，用作通用和串行口可以通过设置，用作通用和串行口可以通过设置，用作通用I/OI/O。 64K64K字的字的字的字的I/OI/O空间可通过外加缓冲器或锁存电路，配合外部空间可通过外加缓冲器或锁存电路，配合外部空间可通过外加缓冲器或锁存电路，配合外部空间可通过外加缓冲器或锁存电路，配合外部I/OI/O读写控制时序构成片外外设的控制电路。读写控制时序构成片外
22、外设的控制电路。读写控制时序构成片外外设的控制电路。读写控制时序构成片外外设的控制电路。 6. I/O口口 22/42DSP技术及应用（技术及应用（II）C54x的硬件结构（的硬件结构（9）各部分的功能各部分的功能各部分的功能各部分的功能 7.串行口串行口 不同型号的不同型号的不同型号的不同型号的 C54xC54x芯片，所配置的串行口功能不同。可芯片，所配置的串行口功能不同。可芯片，所配置的串行口功能不同。可芯片，所配置的串行口功能不同。可分为分为分为分为4 4种：种：种：种： 单通道同步串行口单通道同步串行口单通道同步串行口单通道同步串行口单通道同步串行口单通道同步串行口SPSPSP 带缓冲
23、器单通道同步串行口带缓冲器单通道同步串行口带缓冲器单通道同步串行口带缓冲器单通道同步串行口带缓冲器单通道同步串行口带缓冲器单通道同步串行口BSPBSPBSP 并行带缓冲器多通道同步串行口并行带缓冲器多通道同步串行口并行带缓冲器多通道同步串行口并行带缓冲器多通道同步串行口并行带缓冲器多通道同步串行口并行带缓冲器多通道同步串行口McBSPMcBSPMcBSP 时分多通道带缓冲器串行口时分多通道带缓冲器串行口时分多通道带缓冲器串行口时分多通道带缓冲器串行口时分多通道带缓冲器串行口时分多通道带缓冲器串行口TMDTMDTMD23/42DSP技术及应用（技术及应用（II）C54x的硬件结构（的硬件结构（1
24、0）各部分的功能各部分的功能各部分的功能各部分的功能 8.主机接口主机接口HPI HPI是一个与主机通信的并行接口，主要用于是一个与主机通信的并行接口，主要用于DSP与其与其它总线或它总线或CPU进行通信。信息可通过进行通信。信息可通过C54x的片内存储器与的片内存储器与主机进行数据交换。主机进行数据交换。 不同型号的器件配置不同不同型号的器件配置不同不同型号的器件配置不同不同型号的器件配置不同HPIHPI口，可分为：口，可分为：口，可分为：口，可分为： 8 8位标准位标准位标准位标准HPIHPI接口接口接口接口 8 8位增强型位增强型位增强型位增强型HPIHPI接口接口接口接口 1616位增
25、强型位增强型位增强型位增强型HPIHPI接口接口接口接口 24/42DSP技术及应用（技术及应用（II）C54x的硬件结构（的硬件结构（11）各部分的功能各部分的功能各部分的功能各部分的功能 9.定时器定时器 定时器是一个软件可编程的计数器，用来产生定时中断。定时器是一个软件可编程的计数器，用来产生定时中断。 可通过设置特定的状态来控制定时器的停止、恢复、复位可通过设置特定的状态来控制定时器的停止、恢复、复位可通过设置特定的状态来控制定时器的停止、恢复、复位可通过设置特定的状态来控制定时器的停止、恢复、复位和禁止。和禁止。和禁止。和禁止。 25/42DSP技术及应用（技术及应用（II）C54x
26、的硬件结构（的硬件结构（12）各部分的功能各部分的功能各部分的功能各部分的功能 10.中断系统中断系统 C54xC54x的中断系统具有硬件中断和软件中断。的中断系统具有硬件中断和软件中断。的中断系统具有硬件中断和软件中断。的中断系统具有硬件中断和软件中断。硬件中断：硬件中断：由外围设备信号引起的中断。由外围设备信号引起的中断。由外围设备信号引起的中断。由外围设备信号引起的中断。分为：分为：分为：分为： 片外外片外外片外外片外外设设引起的硬件中断引起的硬件中断引起的硬件中断引起的硬件中断； 片内外片内外片内外片内外设设引起的硬件中断引起的硬件中断引起的硬件中断引起的硬件中断。软件中断：软件中断：
27、由程序指令所引起的中断。由程序指令所引起的中断。由程序指令所引起的中断。由程序指令所引起的中断。可屏蔽中断：可屏蔽中断：可屏蔽中断：可屏蔽中断： SINT15SINT0SINT15SINT0。非屏蔽中断：非屏蔽中断：非屏蔽中断：非屏蔽中断：包括所有的软件中断和两个外部包括所有的软件中断和两个外部包括所有的软件中断和两个外部包括所有的软件中断和两个外部 中断管理优先级中断管理优先级：11111111 16161616个固定级。个固定级。个固定级。个固定级。硬件中断硬件中断硬件中断硬件中断RSRS、NMINMI。26/42DSP技术及应用（技术及应用（II）C54x的主要特性（的主要特性（1） 采
28、用先进的多总线结构，通过采用先进的多总线结构，通过采用先进的多总线结构，通过采用先进的多总线结构，通过1 1 1 1组程序总线、组程序总线、组程序总线、组程序总线、3 3 3 3组数据组数据组数据组数据总线和总线和总线和总线和4 4 4 4组地址总线来实现。组地址总线来实现。组地址总线来实现。组地址总线来实现。 1 1CPUCPU 40404040位算术逻辑运算单元位算术逻辑运算单元位算术逻辑运算单元位算术逻辑运算单元ALUALUALUALU，包括包括包括包括1 1 1 1个个个个40404040位桶形移位寄位桶形移位寄位桶形移位寄位桶形移位寄存器和存器和存器和存器和2 2 2 2个独立的个独
29、立的个独立的个独立的40404040位累加器位累加器位累加器位累加器。 17171717 17171717位并行乘法器，与位并行乘法器，与位并行乘法器，与位并行乘法器，与40404040位专用加法器相连，可用位专用加法器相连，可用位专用加法器相连，可用位专用加法器相连，可用于进行非流水线的单周期乘法于进行非流水线的单周期乘法于进行非流水线的单周期乘法于进行非流水线的单周期乘法- - - -累加运算。累加运算。累加运算。累加运算。 27/42DSP技术及应用（技术及应用（II）C54x的主要特性（的主要特性（2） 1 1CPUCPU 比较、选择、存储单元（比较、选择、存储单元（比较、选择、存储单
30、元（比较、选择、存储单元（CSSUCSSUCSSUCSSU），），），），可用于可用于可用于可用于ViterbiViterbiViterbiViterbi译码译码译码译码器的加法器的加法器的加法器的加法- - - -比比比比较较- - - -选择运算。选择运算。选择运算。选择运算。 指数编码器，是一个支持单周期指令指数编码器，是一个支持单周期指令指数编码器，是一个支持单周期指令指数编码器，是一个支持单周期指令EXPEXPEXPEXP的专用硬件。的专用硬件。的专用硬件。的专用硬件。可以在一个周期内计算可以在一个周期内计算可以在一个周期内计算可以在一个周期内计算40404040位累加器数值的指数。
31、位累加器数值的指数。位累加器数值的指数。位累加器数值的指数。 配有两个地址生成器，包括配有两个地址生成器，包括配有两个地址生成器，包括配有两个地址生成器，包括8 8 8 8个辅助寄存器和个辅助寄存器和个辅助寄存器和个辅助寄存器和2 2 2 2个辅助个辅助个辅助个辅助寄存器算术运算单元（寄存器算术运算单元（寄存器算术运算单元（寄存器算术运算单元（ARAUARAUARAUARAU）。）。）。）。 28/42DSP技术及应用（技术及应用（II）C54x的主要特性（的主要特性（3） 2 2存储器存储器存储器存储器 可访问的最大存储空间为可访问的最大存储空间为可访问的最大存储空间为可访问的最大存储空间为
32、192K192K192K192K 16161616位，即位，即位，即位，即64K64K64K64K字的程序字的程序字的程序字的程序存储器、存储器、存储器、存储器、64K64K64K64K字的数据存储器以及字的数据存储器以及字的数据存储器以及字的数据存储器以及64K64K64K64K字的字的字的字的I/OI/OI/OI/O空间。空间。空间。空间。 片内片内片内片内ROMROMROMROM，可配置为程序存储器和数据存储器。可配置为程序存储器和数据存储器。可配置为程序存储器和数据存储器。可配置为程序存储器和数据存储器。 片内片内片内片内RAMRAMRAMRAM有两种类型，即双寻址有两种类型，即双寻址
33、有两种类型，即双寻址有两种类型，即双寻址RAMRAMRAMRAM（DARAMDARAMDARAMDARAM）和单寻址和单寻址和单寻址和单寻址RAMRAMRAMRAM（SARAMSARAMSARAMSARAM）。）。）。）。 29/42DSP技术及应用（技术及应用（II）C54x的主要特性（的主要特性（4） 3 3指令系统指令系统指令系统指令系统 支持单指令重复和块指令重复操作支持单指令重复和块指令重复操作支持单指令重复和块指令重复操作支持单指令重复和块指令重复操作 支持存储器块传送指令支持存储器块传送指令支持存储器块传送指令支持存储器块传送指令 支持支持支持支持3232位长操作数指令位长操作数
34、指令位长操作数指令位长操作数指令 具有支持具有支持具有支持具有支持2 2操作数或操作数或操作数或操作数或3 3操作数的读指令操作数的读指令操作数的读指令操作数的读指令 具有能并行存储和并行加载的算术指令具有能并行存储和并行加载的算术指令具有能并行存储和并行加载的算术指令具有能并行存储和并行加载的算术指令 支持条件存储指令及中断快速返回指令支持条件存储指令及中断快速返回指令支持条件存储指令及中断快速返回指令支持条件存储指令及中断快速返回指令 30/42DSP技术及应用（技术及应用（II）C54x的主要特性（的主要特性（5） 4 4在片外围电路在片外围电路在片外围电路在片外围电路 具有软件可编程等
35、待状态发生器具有软件可编程等待状态发生器具有软件可编程等待状态发生器具有软件可编程等待状态发生器 设有可编程分区转换逻辑电路设有可编程分区转换逻辑电路设有可编程分区转换逻辑电路设有可编程分区转换逻辑电路 带有内部振荡器或外部时钟源的片内锁相环（带有内部振荡器或外部时钟源的片内锁相环（带有内部振荡器或外部时钟源的片内锁相环（带有内部振荡器或外部时钟源的片内锁相环（PLLPLL）发生器发生器发生器发生器 支持全双工操作的串行口，可进行支持全双工操作的串行口，可进行支持全双工操作的串行口，可进行支持全双工操作的串行口，可进行8 8位或位或位或位或1616位串行通信位串行通信位串行通信位串行通信31/
36、42DSP技术及应用（技术及应用（II）C54x的主要特性（的主要特性（6） 4 4在片外围电路在片外围电路在片外围电路在片外围电路 带带带带4 4位预定标器的位预定标器的位预定标器的位预定标器的1616位可编程定时器位可编程定时器位可编程定时器位可编程定时器 设有与主机通信的并行接口（设有与主机通信的并行接口（设有与主机通信的并行接口（设有与主机通信的并行接口（HPIHPI） 具有外部总线判断控制，以断开外部的数据总线、地具有外部总线判断控制，以断开外部的数据总线、地具有外部总线判断控制，以断开外部的数据总线、地具有外部总线判断控制，以断开外部的数据总线、地址总线和控制信号址总线和控制信号址
37、总线和控制信号址总线和控制信号 数据总线具有总线保持器特性数据总线具有总线保持器特性数据总线具有总线保持器特性数据总线具有总线保持器特性 32/42DSP技术及应用（技术及应用（II）C54x的主要特性（的主要特性（7） 5 5电源电源电源电源 具有多种节电模式。具有多种节电模式。具有多种节电模式。具有多种节电模式。 可用可用可用可用IDLE1IDLE1、IDLE2IDLE2和和和和IDLE3IDLE3指令来控制芯片功耗，指令来控制芯片功耗，指令来控制芯片功耗，指令来控制芯片功耗，使使使使CPUCPU工作在省电方式。工作在省电方式。工作在省电方式。工作在省电方式。 可在软件控制下，禁止可在软件
38、控制下，禁止可在软件控制下，禁止可在软件控制下，禁止CLKOUTCLKOUT输出信号。输出信号。输出信号。输出信号。 6 6片内仿真接口片内仿真接口片内仿真接口片内仿真接口 具有符合具有符合具有符合具有符合IEEE1149IEEE1149IEEE1149IEEE1149. . . .1 1 1 1标准的片内仿真接口。标准的片内仿真接口。标准的片内仿真接口。标准的片内仿真接口。 33/42DSP技术及应用（技术及应用（II）C54x的主要特性（的主要特性（8） 7 7速度速度速度速度 5.0V5.0V电压的器件，其速度可达到电压的器件，其速度可达到电压的器件，其速度可达到电压的器件，其速度可达到
39、40MIPS40MIPS，指令周期时指令周期时指令周期时指令周期时间为间为间为间为25ns25ns。 3.3V3.3V电压的器件，其速度可达到电压的器件，其速度可达到电压的器件，其速度可达到电压的器件，其速度可达到80MIPS80MIPS，指令周期时指令周期时指令周期时指令周期时间为间为间为间为12.5ns12.5ns。 2.5V2.5V电压的器件，其速度可达到电压的器件，其速度可达到电压的器件，其速度可达到电压的器件，其速度可达到100MIPS100MIPS，指令周期指令周期指令周期指令周期时间为时间为时间为时间为10ns10ns。 1.8V1.8V电压的器件，其速度可达到电压的器件，其速度
40、可达到电压的器件，其速度可达到电压的器件，其速度可达到200MIPS200MIPS，每个核的每个核的每个核的每个核的指令周期时间为指令周期时间为指令周期时间为指令周期时间为10ns10ns。 34/42DSP技术及应用（技术及应用（II）C54x的引脚功能（的引脚功能（1）C54x芯片采用芯片采用CMOS制造工艺，整个系列的型号基本上都采用制造工艺，整个系列的型号基本上都采用塑料或陶瓷四方扁平封装形式（塑料或陶瓷四方扁平封装形式（TQFP）。）。不同的器件型号其引脚的个数有所不同。下面以不同的器件型号其引脚的个数有所不同。下面以TMS320VC5402芯片为例，介绍芯片为例，介绍C54x引脚的
41、名称及功能。引脚的名称及功能。 四方扁平封装四方扁平封装(TQFP) 35/42DSP技术及应用（技术及应用（II）C54x的引脚功能（的引脚功能（2）C5402共有共有144个引脚，引脚分布如图个引脚，引脚分布如图36/42DSP技术及应用（技术及应用（II）C54x的引脚功能（的引脚功能（3）型号不同的型号不同的C54X，其引脚个数不同其引脚个数不同, , 以以C5402C5402为例，共为例，共有有144144个引脚，按功能可分为七类，即：电源及时钟引脚、个引脚，按功能可分为七类，即：电源及时钟引脚、控制引脚、地址引脚、数据引脚、外部中断引脚、通讯端口控制引脚、地址引脚、数据引脚、外部中
42、断引脚、通讯端口引脚、通用引脚、通用I/OI/O引脚。引脚。37/42DSP技术及应用（技术及应用（II）C54x的引脚功能（的引脚功能（4）1).电源及时钟引脚电源及时钟引脚电源引脚：提供电源引脚：提供CPUCPU核和外设上的不同电压核和外设上的不同电压时钟引脚：外接晶振，提供时钟信号时钟引脚：外接晶振，提供时钟信号2).控制引脚：提供读写、中断、片选等信号控制引脚：提供读写、中断、片选等信号3).地址引脚：用以寻址外部程序空间、外部数据空间和片外地址引脚：用以寻址外部程序空间、外部数据空间和片外I/OI/O口口4).数据引脚：并行传送数据引脚：并行传送1616位数据位数据5).外部中断引脚
43、：外部中断引脚：1 1个不可屏蔽和个不可屏蔽和4 4个可屏蔽的外部中断输入个可屏蔽的外部中断输入6).通讯端口引脚：通讯端口引脚：2 2个串行品、个串行品、1 1个并行口和个并行口和2 2个通用个通用I/OI/O口口7).通用通用I/OI/O引脚：用于输入和输出引脚：用于输入和输出38/42DSP技术及应用（技术及应用（II）C54x的内部总线结构（的内部总线结构（1） TMS320C54xTMS320C54x的结构是以的结构是以的结构是以的结构是以8 8 8 8组组组组16161616位总线为核心，形成了支位总线为核心，形成了支位总线为核心，形成了支位总线为核心，形成了支持高速指令执行的硬件
44、基础。持高速指令执行的硬件基础。持高速指令执行的硬件基础。持高速指令执行的硬件基础。 总线结构总线结构总线结构总线结构 1 1 1 1组程序总线组程序总线组程序总线组程序总线PBPB3 3 3 3组数据总线组数据总线组数据总线组数据总线CBCB、DBDB、EBEB4 4 4 4组地址总线组地址总线组地址总线组地址总线PABPAB、CABCAB、DABDAB、EABEAB 39/42DSP技术及应用（技术及应用（II）C54x的内部总线结构（的内部总线结构（2）1 1程序总线程序总线程序总线程序总线PBPB主要用来传送取自程序存储器的指令代码和立即操作数。主要用来传送取自程序存储器的指令代码和立
45、即操作数。主要用来传送取自程序存储器的指令代码和立即操作数。主要用来传送取自程序存储器的指令代码和立即操作数。PBPB总总总总线线线线既既既既可可可可以以以以将将将将程程程程序序序序空空空空间间间间的的的的操操操操作作作作数数数数据据据据( (如如如如系系系系数数数数表表表表) )送送送送至至至至数数数数据据据据空空空空间间间间的的的的目目目目标标标标地地地地址址址址中中中中，以以以以实实实实现现现现数数数数据据据据移移移移动动动动，也也也也可可可可以以以以将将将将程程程程序序序序空空空空间间间间的的的的操操操操作数据传送乘法器和加法器中，以便执行乘法作数据传送乘法器和加法器中，以便执行乘法作
46、数据传送乘法器和加法器中，以便执行乘法作数据传送乘法器和加法器中，以便执行乘法- -累加操作。累加操作。累加操作。累加操作。 40/42DSP技术及应用（技术及应用（II）C54x的内部总线结构（的内部总线结构（3）2 2 2 2数据总线数据总线数据总线数据总线C CB B 、DBDB和和和和EB EB 3条数据总线分别与不同功能的内部单元相连接。条数据总线分别与不同功能的内部单元相连接。 如如：CPU、程程序序地地址址产产生生逻逻辑辑PAGEN、数数据据地地址址产产生生逻逻辑辑 DAGEN、片内外设和数据存储器等。片内外设和数据存储器等。 CB和和DB用来传送从数据存储器读出的数据；用来传送
47、从数据存储器读出的数据； EB用来传送写入存储器的数据。用来传送写入存储器的数据。3 3 3 3地址总线地址总线地址总线地址总线PABPAB、CABCAB、DABDAB和和和和EAB EAB 用来提供用来提供用来提供用来提供执执行指令所需的地址。行指令所需的地址。行指令所需的地址。行指令所需的地址。41/42DSP技术及应用（技术及应用（II）C54x的内部总线结构（的内部总线结构（4）读/写方式地址总线程序总线数据总线PABCABDABEABPBCBDBEB程序读程序写单数据读双数据读32位长数据读(hw)(lw)(hw)(lw)单数据写数据读/数据写双数据读/系数读外设读外设写C54xC54x读读/写操作占用总线情况写操作占用总线情况注：注：hw=hw=高高1616位字，位字，lwlw= =低低1616位字位字42/42DSP技术及应用（技术及应用（II）作业作业1. 什么是哈佛结构？什么是冯诺依曼结构？2.简述流水线操作的基本原理。3.TI公司定点DSP有那些系列？分别适合哪些领域应用？ 4.简要说明C54x的内部结构。5.简要说明C54x的引脚功能。
