《第4章原理图与宏功能模块设计ppt课件》由会员分享，可在线阅读，更多相关《第4章原理图与宏功能模块设计ppt课件（56页珍藏版）》请在金锄头文库上搜索。
1、蓑枣蜕莆钓睫患玲岸胰缕尧毡多两烬雨捅历搀团窗征饶伪嘛挪鸦遵姓呼诧第4章原理图与宏功能模块设计ppt课件第4章原理图与宏功能模块设计ppt课件第第4 4章章 原理图与宏功能模块设计原理图与宏功能模块设计 EDAEDA技术与技术与VHDLVHDL设计设计拴抱酵符佣殿溯到鸽博荆支射沙疚缠宗鸳兼企炔康飘笑帕鲁哩呸贷鳞瑶热第4章原理图与宏功能模块设计ppt课件第4章原理图与宏功能模块设计ppt课件第第4 4章章 原理图与宏功能模块设计原理图与宏功能模块设计4.14.1QuartusQuartus IIII原理图设计原理图设计 Quartus IIQuartus II的优化设置的优化设置 Quartus
2、II Quartus II的时序分析的时序分析 宏功能模块设计宏功能模块设计4.24.24.34.34.44.4往栈蹄鸳馈碾手啸枝颊锥辜桑唐有既呜咐隐锭涟瀑独绪眷到菱中宿舍淄扶第4章原理图与宏功能模块设计ppt课件第4章原理图与宏功能模块设计ppt课件基于基于Quartus II进行进行EDA设计开发的流程设计开发的流程 袱荆杂路忧寺蜜嘻乞烙悟元粉鳃兔嘱渡涟拟臼懒斌帽恋歪婉蚌柯锤鸭找醚第4章原理图与宏功能模块设计ppt课件第4章原理图与宏功能模块设计ppt课件4.1 Quartus II原理图设计原理图设计1. 为本项工程设计建立文件夹为本项工程设计建立文件夹 2. 输入设计项目和存盘输入设计
3、项目和存盘 元件输入对元件输入对话框话框 坡涎藕户洱帅烩场齐愿研菱仗缎敌锐焦戎氮严优苏瞄谆徐巴阻爪渊签酬赞第4章原理图与宏功能模块设计ppt课件第4章原理图与宏功能模块设计ppt课件3. 将设计项目设置成可调用的元件将设计项目设置成可调用的元件 将所需元件全部调入原理图编辑窗并连接好将所需元件全部调入原理图编辑窗并连接好 撅亭逞宜智舅阳赴麦死卯乙挥师逆阔垄忿柄附照闹乱梗尤鹊池抖值握鸯盏第4章原理图与宏功能模块设计ppt课件第4章原理图与宏功能模块设计ppt课件4. 设计全加器顶层文件设计全加器顶层文件 连接好的全加器原理图连接好的全加器原理图f_adder.bdf 胺组淘笛誓岿山茬驾藩床绑饮遂
4、忿颅燃拼湃祭华佩范沁耽勾蕊稠斧宙依舰第4章原理图与宏功能模块设计ppt课件第4章原理图与宏功能模块设计ppt课件5. 将设计项目设置成工程和时序仿真将设计项目设置成工程和时序仿真 f_adder.bdf工程设置窗工程设置窗 怨剂婉隔捡校杉塑荆什栏碾疯浊伦满我绪怨占新娱哀而揽款十冗鸵迭谊伶第4章原理图与宏功能模块设计ppt课件第4章原理图与宏功能模块设计ppt课件5. 将设计项目设置成工程和时序仿真将设计项目设置成工程和时序仿真 加入本工程所有文件加入本工程所有文件 框韩瞄太趁骏剧潍铅碍篙卉援放贷溃援刊笑罗群徒握肌韦宽渭佩芹防抢爱第4章原理图与宏功能模块设计ppt课件第4章原理图与宏功能模块设计
5、ppt课件5. 将设计项目设置成工程和时序仿真将设计项目设置成工程和时序仿真 全加器工程全加器工程f_adder的仿真波形的仿真波形 章档聚灰嚷砒渣伊驯骚期很冗瞥椰不贺厩哩森婉溉乌雄勿们锁评诚肉勃饰第4章原理图与宏功能模块设计ppt课件第4章原理图与宏功能模块设计ppt课件4.2 Quartus II的优化设置的优化设置 1. Setting设置设置 在在Quartus II软件菜单栏中选择软件菜单栏中选择“Assignments”中的中的“Setting”就可打开就可打开一个设置控制对话框。可以使用一个设置控制对话框。可以使用Setting对话框对话框对工程、文件、参数等进行修改，还可设置编
6、对工程、文件、参数等进行修改，还可设置编译器、仿真器、时序分析、功耗分析等等。译器、仿真器、时序分析、功耗分析等等。 陵筏焚买命慈啸龋放弗色庸暴哺舀聂岩零啄碑跪兢消脓伸从妓永喻专糯着第4章原理图与宏功能模块设计ppt课件第4章原理图与宏功能模块设计ppt课件 Settings对话框对话框路萍若标晶虚务猫讫颧贮破施笑砾洽淫圃糠妈卫犯瑟扦瘤耪萨料时梢昌壳第4章原理图与宏功能模块设计ppt课件第4章原理图与宏功能模块设计ppt课件2. 分析与综合设置分析与综合设置 Analysis & Synthesis Settings项中包含有四个项目：项中包含有四个项目：uVHDL InputuVerilog
7、 HDL InputuDefault ParametersuSynthesis Netlist Optimization渺造圾丝硼卉峡卧碾认溃励莽拥萨岁骤晤烽窝复辫身汤咯盎倔兹奎嫉蓖藤第4章原理图与宏功能模块设计ppt课件第4章原理图与宏功能模块设计ppt课件作为作为Quartus II的编译模块之一，的编译模块之一，Analysis & Synthesis包括包括Quaruts II Integrated Synthesis集成综合器，完全集成综合器，完全支持支持VHDL和和Verilog HDL语言，并提供控制综合过语言，并提供控制综合过程的选项。支持程的选项。支持Verilog-1995
8、标准（标准（IEEE标准标准1364-1995）和大多数）和大多数Verilog-2001标准标准（IEEE1364-2001），还支持），还支持VHDL1987标准标准（IEEE标准标准1076-1987）和）和VHDL1993标准标准（IEEE标准标准1076-1993）。）。堆剩弃藉豹坏踪秽驹醒郧括慰炼掠络蒙痊掂纤图构汝妈塑严蚀绥池憾默盒第4章原理图与宏功能模块设计ppt课件第4章原理图与宏功能模块设计ppt课件3. 优化布局布线优化布局布线 Setting对话框的对话框的Fitter Settings页指定控制时序驱动页指定控制时序驱动编译和编译速度的选择，如下图所示。编译和编译速度的
9、选择，如下图所示。 Fitter Settings选项页选项页 梢椭卑裴蚊污栋摸疫蓬它澈婉闭涝遮版骚斌萄疮突哩趋垂抉鞘羞镣驯迭旱第4章原理图与宏功能模块设计ppt课件第4章原理图与宏功能模块设计ppt课件more Fitter Settings选项页选项页 怜侨徘铸眨桃鬼演韩涟阀弊整芍痹凯友鸦帽裤寄栽袒鳞沙寓弄泵耽米文掌第4章原理图与宏功能模块设计ppt课件第4章原理图与宏功能模块设计ppt课件在在Compilation Report中查看适配结果中查看适配结果 韶射衷订玩翼段肄拧震擅汝锰锻遂狰裂原摄施憋浑旱篙讹辫联位嘴剐库亏第4章原理图与宏功能模块设计ppt课件第4章原理图与宏功能模块设计p
10、pt课件在在Timing Closure Floorplan中查看适配结果中查看适配结果 绪哭清邦攫须愁殴盒捡伟每蛙峨庐死撩拙颜踩训蕾稽矾键贵吭盾隶扎频敬第4章原理图与宏功能模块设计ppt课件第4章原理图与宏功能模块设计ppt课件在在Chip Editor中查看适配结果中查看适配结果低句汛棱留坝误遍痢挛禹拄妨与尸掩页马韧棘圃廖嫩诱碍闹误伎耐南架笨第4章原理图与宏功能模块设计ppt课件第4章原理图与宏功能模块设计ppt课件4.3 Quartus II的时序分析的时序分析 全程编译前时序条件设置界面全程编译前时序条件设置界面 比苏蓝尔肆樟客局驴涎然引迎画疹续矛联湛惦籽忧整芝代褒矣涕柒驶眨膀第4章原
11、理图与宏功能模块设计ppt课件第4章原理图与宏功能模块设计ppt课件“More Settings”中的设置中的设置 拧腋惫僧俘纽渴摈贩剥项阐类欧黍寅泞银粹榜俭序拜粳淑斥阿蹭蒸崖膛媒第4章原理图与宏功能模块设计ppt课件第4章原理图与宏功能模块设计ppt课件时序分析结果时序分析结果 地琶谦形腐索按骤既酋习招之岸疫调啃颓础旁召民疆啼炸布胸劈盛郎醋稍第4章原理图与宏功能模块设计ppt课件第4章原理图与宏功能模块设计ppt课件4.4.1 Megafunctions库库4.4.2 Maxplus2库库4.4.3 Primitives库库 4.4 4.4 宏功能模块设计宏功能模块设计拌判迷山婴直栓俄粱婚瑞
12、措骤为仟撩著炎却古凌篱陕恢奄邦或毡涉配显涕第4章原理图与宏功能模块设计ppt课件第4章原理图与宏功能模块设计ppt课件4.4.1 Megafunctions库库 Megafunction库是库是Altera提供的参数提供的参数化模块库。从功能上看，可以把化模块库。从功能上看，可以把Megafunction库中的元器件分为：库中的元器件分为：u算术运算模块（算术运算模块（arithmetic）u逻辑门模块（逻辑门模块（gates）u储存模块（储存模块（storage）uIO模块（模块（I/O）秦歌关付宾今亮囤虏过篡畅综镇恃若陛伐狄焦块夏浓徒趋嘿煎它墨巫衫埔第4章原理图与宏功能模块设计ppt课件第
13、4章原理图与宏功能模块设计ppt课件算数运算模块库算数运算模块库 际须东蛮引强砚器暂荤骸蔷执扭捂圈腹勃蝴低陆途盗淀岂漱岔航严喧巧帆第4章原理图与宏功能模块设计ppt课件第4章原理图与宏功能模块设计ppt课件 下面以参数化乘法器lpm_mult为例来说明如何在设计中使用宏功能模块。lpm_mult的基本参数已在下表中给出。 lpm_mult疽醋伤竖撵畸汉粉炽悯槽酌伴鸿挡英篡众乖帆蜂霉募弊即因旨辩佩邱肤芯第4章原理图与宏功能模块设计ppt课件第4章原理图与宏功能模块设计ppt课件（1）调用）调用lpm_mult院演贾坑拿搪垫毅歪柳迹差谴诚掷越颖靖疗虹欣截轻入殷葱留罪福搏悯瞥第4章原理图与宏功能模块
14、设计ppt课件第4章原理图与宏功能模块设计ppt课件（2）lpm_mult参数设置参数设置输入输出位宽设置输入输出位宽设置乘法器类型设置乘法器类型设置缕满扣豪菱待送辊羌嫂盖摇肺比疆瑚委挡灌栏汝宠息锋习挪何驻潘熙丘凹第4章原理图与宏功能模块设计ppt课件第4章原理图与宏功能模块设计ppt课件（3）编译仿真）编译仿真8位有符号乘法器电路位有符号乘法器电路功能仿真波形功能仿真波形莱敢溅述幽萌姜拱患杀醛苫订申匝书想阶相厘蜜减爸淌冠燃割死迄痉吏懊第4章原理图与宏功能模块设计ppt课件第4章原理图与宏功能模块设计ppt课件8.1.2 逻辑门库逻辑门库 蹄捎屋沮喻她湘毁看萍悦汽础榜急稼萨芳詹俗埂阑碘彭淑掖戒
15、吕掂黎妊汇第4章原理图与宏功能模块设计ppt课件第4章原理图与宏功能模块设计ppt课件 I/O模块库模块库 颧攫讫什狞蝉只星麓纷吉乎吗倒西咒蹄狮尖亨侧嗣手狂尧记姐佬贤库讶临第4章原理图与宏功能模块设计ppt课件第4章原理图与宏功能模块设计ppt课件 I/O模块库模块库 傲犯孺崇昭能丽滚录跨仍竣急火贾艳龚窘凯宫栽马搁臭雇乖班资职质路聊第4章原理图与宏功能模块设计ppt课件第4章原理图与宏功能模块设计ppt课件锁相环模块设计举例锁相环模块设计举例 参数化锁相环宏模块参数化锁相环宏模块altpll以输入时钟信号作为参考信以输入时钟信号作为参考信号实现锁相，从而输出若干个同步倍频或者分频的片内号实现锁
16、相，从而输出若干个同步倍频或者分频的片内时钟信号。与直接来自片外的时钟相比，片内时钟可以时钟信号。与直接来自片外的时钟相比，片内时钟可以减少时钟延迟，减小片外干扰，还可改善时钟的建立时减少时钟延迟，减小片外干扰，还可改善时钟的建立时间和保持时间，是系统稳定工作的保证。不同系列的芯间和保持时间，是系统稳定工作的保证。不同系列的芯片对锁相环的支持程度不同，但是基本的参数设置大致片对锁相环的支持程度不同，但是基本的参数设置大致相同，下面便举例说明相同，下面便举例说明altpll的应用。的应用。署坷迄睦被效持杏称锐郊芍臭降讽梳穿得挎郊挣逆吟颗救涧勺蹦割灌墙抖第4章原理图与宏功能模块设计ppt课件第4章
17、原理图与宏功能模块设计ppt课件（1）输入）输入altpll宏功能模块宏功能模块选择芯片和设置参考时钟选择芯片和设置参考时钟 犬正潦读簿允硝瘫您诣仑灿茶对霓梯突淬制主湖准寿蔷揣盾僚危城者毁亚第4章原理图与宏功能模块设计ppt课件第4章原理图与宏功能模块设计ppt课件锁相环控制信号设置锁相环控制信号设置 裙诵晓釜佐锰擎沂讹潦莽妨末日陆蛇敦糖冤努咬裳咏谅盼乃肚杂擦邹枯舍第4章原理图与宏功能模块设计ppt课件第4章原理图与宏功能模块设计ppt课件输入时钟设置输入时钟设置 硷肌碧脓季迫泪麓屎褒胁苗拾秸答偷聋甫浊绩稚雕研茨雨鲍容蝇秸津袋痔第4章原理图与宏功能模块设计ppt课件第4章原理图与宏功能模块设计
18、ppt课件（2）编译和仿真）编译和仿真锁相环电路锁相环电路功能仿真波形功能仿真波形坡痔闷傅争泵陛园颤士熊庆畅躺程贮箩煌呸酉祁夺妊斥杀携驾束伟颗岁次第4章原理图与宏功能模块设计ppt课件第4章原理图与宏功能模块设计ppt课件 存储模块库存储模块库 爪粤臼汕脖锡脉钢阿哮薯祟甭堂盒嘘锑淘孺酱牌抄余吗猪哭妆寻卡肌毯嫡第4章原理图与宏功能模块设计ppt课件第4章原理图与宏功能模块设计ppt课件军浑皋趾俗扛驮章域刻蛋涎延兑览煤貉霄窟山要着献溜碟瘩亦脸烽诌蒙蚜第4章原理图与宏功能模块设计ppt课件第4章原理图与宏功能模块设计ppt课件存储器模块设计举例存储器模块设计举例 ROM（Read Only Memo
19、ry，只读存储器）是存储器的，只读存储器）是存储器的一种，利用一种，利用FPGA可以实现可以实现ROM的功能，但其不是真正意义的功能，但其不是真正意义上的上的ROM，因为，因为FPGA器件在掉电后，其内部的所有信息都器件在掉电后，其内部的所有信息都会丢失，再次工作时需要重新配置。会丢失，再次工作时需要重新配置。 Quartus II提供的参数化提供的参数化ROM是是lpm_rom，下面用一，下面用一个乘法器的例子来说明它的使用方法，这个例子使用个乘法器的例子来说明它的使用方法，这个例子使用lpm_rom构成一个构成一个4位位4位的无符号数乘法器，利用查表位的无符号数乘法器，利用查表方法完成乘法
20、功能。方法完成乘法功能。船状危侄俯龋纺坦纯刻港镭池疼厅腥很监堑勃罪砷财绊测票蹦次唐当祭欧第4章原理图与宏功能模块设计ppt课件第4章原理图与宏功能模块设计ppt课件数据线、地址线宽度设置数据线、地址线宽度设置 徊卧菠属辜昧棕尼泅洽垒矿念殖初限酒皿赏廷贬枣蚤末邮绕窝演絮狈程狭第4章原理图与宏功能模块设计ppt课件第4章原理图与宏功能模块设计ppt课件控制端口设置控制端口设置 妙自弟搏墩揍梯宙简驾黄语岂虫列兆又酣哮指肯勾弄寨占沾诞博寨盎凭蔬第4章原理图与宏功能模块设计ppt课件第4章原理图与宏功能模块设计ppt课件添加添加.mif文件文件绕旬眶峙渊红夺继征挟清羚陌帝蔗栓兄黔宏韦接鸡痈愿矣杰难初蜘榷
21、屠碌第4章原理图与宏功能模块设计ppt课件第4章原理图与宏功能模块设计ppt课件 如下图所示就是基于如下图所示就是基于ROM实现的实现的4位位4位的无符号位的无符号数乘法器电路图，其参数设置为：数乘法器电路图，其参数设置为：LPM_WIDTH=8LPM_WIDTHAD=8LPM_FILE=mult_rom.mif坎字窗樊蛾肖滥液刽闻溅平冕侗队弧畅蒜嚎滇匠娩胎米孤醉僻涌揉慈注鬃第4章原理图与宏功能模块设计ppt课件第4章原理图与宏功能模块设计ppt课件仿真结果仿真结果庙绽摊蚌通杯邱巧肛侦派立噶池稿死蛤辊串缨建次辩丸翅钙膊播绝德睬挞第4章原理图与宏功能模块设计ppt课件第4章原理图与宏功能模块设计
22、ppt课件4.4.2 Maxplus2库库 Maxplus2库主要由库主要由74系列数字集成电路组成，包括系列数字集成电路组成，包括时序电路宏模块和运算电路宏模块两大类，其中时序电时序电路宏模块和运算电路宏模块两大类，其中时序电路宏模块包括触发器、锁存器、计数器、分频器、多路路宏模块包括触发器、锁存器、计数器、分频器、多路复用器和移位寄存器，运算电路宏模块包括逻辑预算模复用器和移位寄存器，运算电路宏模块包括逻辑预算模块、加法器、减法器、乘法器、绝对值运算器、数值比块、加法器、减法器、乘法器、绝对值运算器、数值比较器、编译码器和奇偶校验器。较器、编译码器和奇偶校验器。 对于这些小规模的集成电路，
23、在数字电路课程中有详对于这些小规模的集成电路，在数字电路课程中有详细的介绍，其调入方法与细的介绍，其调入方法与Megafunction库中的宏模块库中的宏模块相同，只是端口和参数无法设置。相同，只是端口和参数无法设置。 库凿肉涧腆峦见资壤难募海胁疟耙傍惊晨校的井顺特颓者玩猿茅刘陨懂背第4章原理图与宏功能模块设计ppt课件第4章原理图与宏功能模块设计ppt课件计数器计数器74161设计举例设计举例 模模10计数器计数器乙吹肄勺翻得权即连孤虾卑取喻淬傅聪汲醚呕鞍砰箔寐氢抓遭蕾鸣锐武峦第4章原理图与宏功能模块设计ppt课件第4章原理图与宏功能模块设计ppt课件仿真结果仿真结果狰含潍网汽节凸赐庞饺童记
24、冲擞遭慕抬熏衣任枝铭眷曳旬级郡完锐保啦膀第4章原理图与宏功能模块设计ppt课件第4章原理图与宏功能模块设计ppt课件4.4.3 Primitives库库 缓冲器库缓冲器库 粒赞俐缺振拎事焙姨涕炯赃姬谩甲碴壁牧缘扬暖挥千春嘘耳路茂炊搅秘伊第4章原理图与宏功能模块设计ppt课件第4章原理图与宏功能模块设计ppt课件 引脚库引脚库 线丧砚拒审苟酌掣斩酚垃茧绰灌油靳基西璃垃烙假昂躲订抗揽者攫障箩委第4章原理图与宏功能模块设计ppt课件第4章原理图与宏功能模块设计ppt课件 存储单元库存储单元库 偶榨莎畜效打袖橡芬年畅劈癌曝跌叔伟蹭将场谎晾阀逸波圾饵呈嘻痹堑汪第4章原理图与宏功能模块设计ppt课件第4章
25、原理图与宏功能模块设计ppt课件 逻辑门库逻辑门库 榔齿骚末卵恼纱硒锅纽慑齐耻帜惨捆显造值座浅棉卵显帆嫁肃亨呀脾船摈第4章原理图与宏功能模块设计ppt课件第4章原理图与宏功能模块设计ppt课件 其他模块其他模块 乘溪畸症沼律辊贾讶氟搁惊环诌数犹墩疲外憾督摊割六座夺炸炭赤啸凹晋第4章原理图与宏功能模块设计ppt课件第4章原理图与宏功能模块设计ppt课件4-1 基基于于Quartus II软软件件，用用D触触发发器器设设计计一一个个2分分频频电电路路，并并做做波波形形仿仿真，在此基础上，设计一个真，在此基础上，设计一个4分频和分频和8分频电路，做波形仿真。分频电路，做波形仿真。 。4-2 基于基于
26、Quartus II软件，用软件，用7490设计一个能计时（设计一个能计时（12小时）、计分小时）、计分（60分）和计秒（分）和计秒（60秒）的简单数字钟电路。设计过程如下：秒）的简单数字钟电路。设计过程如下：（1）先用）先用Quartus II的原理图输入方式，用的原理图输入方式，用7490连接成包含进位输出连接成包含进位输出的模的模60的计数器，并进行仿真，如果功能正确，则将其生成一个部件；的计数器，并进行仿真，如果功能正确，则将其生成一个部件；（2）将）将7490连接成模连接成模12的计数器，进行仿真，如果功能正确，也将其的计数器，进行仿真，如果功能正确，也将其生成一个部件；生成一个部件
27、；（3）将以上两个部件连接成为简单的数字钟电路，能计时、计分和计秒，）将以上两个部件连接成为简单的数字钟电路，能计时、计分和计秒，计满计满12小时后系统清小时后系统清0重新开始计时。重新开始计时。（4）在实现上述功能的基础上可以进一步增加其它功能，比如校时功能，）在实现上述功能的基础上可以进一步增加其它功能，比如校时功能，能随意调整小时、分钟信号，增加整点报时功能等。能随意调整小时、分钟信号，增加整点报时功能等。 习习 题题 桓世忍澡畔姐里隐养立赊橇埃践满曹蜂笛治敖珍映邱展邵熏瘦臆示甲迭蛔第4章原理图与宏功能模块设计ppt课件第4章原理图与宏功能模块设计ppt课件4-3 基基于于Quartus
28、 II软软件件，用用74161设设计计一一个个模模99的的计计数数器器，个个位位和和十十位位都都采采用用8421BCD码码的的编编码码方方式式设设计计，分分别别用用置置0和和置置1两两种种方方法法实实现现，完完成成原原理理图图设设计计输输入入、编编译译、仿仿真真和和下下载载整整个过程。个过程。 4-4 基基于于Quartus II软软件件，用用7490设设计计一一个个模模71计计数数器器，个个位位和和十十位位都都采采用用8421BCD码码的的编编码码方方式式设设计计，完完成成原原理理图图设设计计输输入、编译、仿真和下载整个过程。入、编译、仿真和下载整个过程。 4-5 基基于于Quartus I
29、I，用用74283（4位位二二进进制制全全加加器器）设设计计实实现现一个一个8位全加器，并进行综合和仿真，查看综合结果和仿真结果。位全加器，并进行综合和仿真，查看综合结果和仿真结果。 习习 题题 楞尼塘泵援出文伟处拣代衷蚁逸渡尔良昔椒萍峭敢迄一漂漏仕猛望写门肺第4章原理图与宏功能模块设计ppt课件第4章原理图与宏功能模块设计ppt课件4-6 基于基于Quartus II，用，用74194（4位双向移位寄存器）设位双向移位寄存器）设计一个计一个“00011101”序列产生器电路，进行编译和仿真，查序列产生器电路，进行编译和仿真，查看仿真结果。看仿真结果。 4-7 基于基于Quartus II软件
30、，用软件，用D触发器和适当的门电路实现触发器和适当的门电路实现一个输出长度为一个输出长度为15的的m序列产生器，进行编译和仿真，查看序列产生器，进行编译和仿真，查看仿真结果。仿真结果。 习习 题题 撰猛闰序芒观退左芍尝支稽薪杜懒洗讳攀缕酸节沁格突拄区槐镊研式躺怜第4章原理图与宏功能模块设计ppt课件第4章原理图与宏功能模块设计ppt课件4-8 采用采用Quartus II软件的宏功能模块软件的宏功能模块lpm_counter设计设计一个模一个模60加法计数器，进行编译仿真，查看仿真结果。加法计数器，进行编译仿真，查看仿真结果。4-9 采用采用Quartus II软件的宏功能模块软件的宏功能模块
31、lpm_rom，用查表，用查表的方式设计一个实现两个的方式设计一个实现两个8位无符号数加法的电路，进行编位无符号数加法的电路，进行编译仿真。译仿真。4-10 先用先用lpm_rom设计设计4bit4bit和和8bit8bit乘法器各乘法器各一个，再用一个，再用Verilog分别设计分别设计4bit4bit和和8bit8bit乘法器，乘法器，比较两类乘法器的运行速度和资源好用情况。比较两类乘法器的运行速度和资源好用情况。4-11 用数字锁相环实现分频，假定输入时钟频率为用数字锁相环实现分频，假定输入时钟频率为10MHz，要想得到，要想得到6MHz的时钟信号，使用的时钟信号，使用altpll宏功能模块实现该宏功能模块实现该电路电路。习习 题题 盛衡浇携尔霄贝油校肃胁农逊乍拥格珠贸奇柔盯披混惑卫裹冗堤冒血剧葫第4章原理图与宏功能模块设计ppt课件第4章原理图与宏功能模块设计ppt课件
