《2组合逻辑电路》由会员分享，可在线阅读，更多相关《2组合逻辑电路（58页珍藏版）》请在金锄头文库上搜索。
1、数字电路与逻辑设计数字电路与逻辑设计第二章第二章 组合逻辑电路组合逻辑电路2024/7/221数字电路与逻辑设计数字电路与逻辑设计本章学习要求本章学习要求掌握组合逻辑电路的特点和描述方法掌握组合逻辑电路的分析方法常用中规模集成器件的原理用逻辑门电路设计组合逻辑电路的方法；用中规模集成电路设计组合逻辑电路的方法理解竞争冒险的概念2024/7/222数字电路与逻辑设计数字电路与逻辑设计2.1组合逻辑电路的概念组合逻辑电路的概念1 1 1 1 特点特点特点特点任何时刻电路的稳定输出，仅仅取决于该时刻各任何时刻电路的稳定输出，仅仅取决于该时刻各任何时刻电路的稳定输出，仅仅取决于该时刻各任何时刻电路的稳
2、定输出，仅仅取决于该时刻各个个个个输入变量输入变量输入变量输入变量的取值的取值的取值的取值由常用门电路组合而成，无反馈通路，由常用门电路组合而成，无反馈通路，由常用门电路组合而成，无反馈通路，由常用门电路组合而成，无反馈通路，不包含可不包含可不包含可不包含可以存储信号的记忆元件以存储信号的记忆元件以存储信号的记忆元件以存储信号的记忆元件2 2 2 2 表示方法表示方法表示方法表示方法真值表、卡诺图、逻辑表达式、波形图（时间图）真值表、卡诺图、逻辑表达式、波形图（时间图）真值表、卡诺图、逻辑表达式、波形图（时间图）真值表、卡诺图、逻辑表达式、波形图（时间图）和逻辑图和逻辑图和逻辑图和逻辑图3 3
3、 3 3 分类分类分类分类按逻辑功能、按基本开关元件、按集成度按逻辑功能、按基本开关元件、按集成度按逻辑功能、按基本开关元件、按集成度按逻辑功能、按基本开关元件、按集成度2024/7/223数字电路与逻辑设计数字电路与逻辑设计2.2组合逻辑电路的分析和设计组合逻辑电路的分析和设计pp基本分析方法基本分析方法 由给定的逻辑图出发，分析其逻辑功能由给定的逻辑图出发，分析其逻辑功能根据给定的逻辑图写出输出函数的逻辑表根据给定的逻辑图写出输出函数的逻辑表达式达式 化简，求出输出函数的最简与或表达式化简，求出输出函数的最简与或表达式列出输出函数的真值表列出输出函数的真值表说明给定电路的基本功能说明给定电
4、路的基本功能2024/7/224数字电路与逻辑设计数字电路与逻辑设计n n例例1 1 组合电路如图所示，分析该电路的逻辑功能组合电路如图所示，分析该电路的逻辑功能&WXYABCD2024/7/225数字电路与逻辑设计数字电路与逻辑设计真值表真值表真值表真值表A AB BC CD DY Y0 00 00 00 00 00 00 00 01 11 10 00 01 10 01 10 00 01 11 10 00 01 10 00 01 10 01 10 01 10 00 01 11 10 00 00 01 11 11 11 11 10 00 00 01 11 10 00 01 10 01 10 0
5、1 10 00 01 10 01 11 11 11 11 10 00 00 01 11 10 01 11 11 11 11 10 01 11 11 11 11 10 0检检奇奇电电路路2024/7/226数字电路与逻辑设计数字电路与逻辑设计例例2 2 组合电路如图所示，分析该电路的逻辑功能组合电路如图所示，分析该电路的逻辑功能2024/7/227数字电路与逻辑设计数字电路与逻辑设计半加器半加器：两个1位二进制数相加，不考虑低位进位输入输入输出输出ABSC0000011010101101真值表真值表逻辑符号逻辑符号2024/7/228数字电路与逻辑设计数字电路与逻辑设计根据对电路逻辑功能的要求，
6、列出真值根据对电路逻辑功能的要求，列出真值表表由真值表写出逻辑表达式由真值表写出逻辑表达式简化和变换逻辑表达式简化和变换逻辑表达式由逻辑表达式画出相应的逻辑图由逻辑表达式画出相应的逻辑图vv组合逻辑电路的设计，以电路简单、所组合逻辑电路的设计，以电路简单、所用器件最少为目标用器件最少为目标pp基本设计方法基本设计方法2024/7/229数字电路与逻辑设计数字电路与逻辑设计设定变量：设定变量： A A、B B、C-C-输入信号输入信号; ; Y- Y-输出信号输出信号; ;状态赋值：状态赋值： 0- 0-低电平低电平; ; 1- 1-高电平；高电平；列真值表列真值表n n例例1 1 用与非与非门
7、设计一个表决电路，要求用与非与非门设计一个表决电路，要求输出信号的电平与三个输入信号中的多数电平输出信号的电平与三个输入信号中的多数电平一致一致L LA AB BC C+5V+5V要设计要设计的逻辑的逻辑电路电路2024/7/2210数字电路与逻辑设计数字电路与逻辑设计A AB BC CY Y0 00 00 00 00 00 01 10 00 01 10 00 00 01 11 11 11 10 00 00 01 10 01 11 11 11 10 01 11 11 11 11 1列真值表列真值表逻辑表达式逻辑表达式&YABC画出逻辑图画出逻辑图2024/7/2211数字电路与逻辑设计数字电路
8、与逻辑设计例例2 2设计一个路灯控制电路，要求实现的功能是：当设计一个路灯控制电路，要求实现的功能是：当总电源开关闭合时，安装在三个不同地方的三个开关总电源开关闭合时，安装在三个不同地方的三个开关都能独立地将灯打开或熄灭；当总电源开关断开时，都能独立地将灯打开或熄灭；当总电源开关断开时，路灯不亮。路灯不亮。 设定变量：设定变量： A A、B B、C C：分开关：分开关; ; S S：总开关；：总开关； Y Y：路灯：路灯; ;状态赋值：状态赋值： 0 0：开关断开和灯灭：开关断开和灯灭; ; 1 1：开关闭合和灯亮：开关闭合和灯亮；列真值表列真值表S SA AB BC CY YS SA AB
9、BC CY Y0 00 00 00 00 01 10 00 00 00 00 00 00 01 10 01 10 00 01 11 10 00 01 11 10 01 10 01 10 01 10 00 01 10 00 01 10 01 11 10 00 01 11 10 00 01 11 10 00 01 10 01 11 11 10 01 11 10 01 10 00 01 10 01 10 01 11 11 10 00 00 01 10 00 00 01 11 11 11 11 12024/7/2212数字电路与逻辑设计数字电路与逻辑设计用异或门和与门实现用异或门和与门实现画出逻辑图画
10、出逻辑图=1=1&ABYCS2024/7/2213数字电路与逻辑设计数字电路与逻辑设计解解1)逻辑抽象。逻辑抽象。例例3 3 某工厂有某工厂有A A、B B、C C三台设备，其中三台设备，其中A A和和B B的功率相的功率相等，等，C C的功率是的功率是A A的两倍。这些设备由的两倍。这些设备由X X和和Y Y两台发电机两台发电机供电，发电机供电，发电机X X的最大输出功率等于的最大输出功率等于A A的功率，发电机的功率，发电机Y Y的最大输出功率是的最大输出功率是X X的三倍。要求设计一个逻辑电路，的三倍。要求设计一个逻辑电路，能够根据各台设备的运转和停止状态，以最节约能源能够根据各台设备的
11、运转和停止状态，以最节约能源的方式启、停发电机。的方式启、停发电机。 设设A、B、C启动为启动为1 1，关闭为，关闭为0 0；发电机发电机X、Y启动为启动为1 1，停为，停为0 0；ABC表示启动时消耗的功率表示启动时消耗的功率，XY表示发电机输出的功率，则：表示发电机输出的功率，则： AB， C2A, X=A=B, Y=3X=3A=3B2024/7/2214数字电路与逻辑设计数字电路与逻辑设计2)列出真值表列出真值表3)画出卡诺图画出卡诺图,求输出求输出L；Y = AB + C输输输输 入入入入输输输输 出出出出A A B B C C X XY Y0 00 00 00 00 01 10 01
12、 10 00 01 11 11 10 00 01 10 01 11 11 10 01 11 11 10010100101010111AB，C2A, X=A=B,Y=3X=3A=3B2024/7/2215数字电路与逻辑设计数字电路与逻辑设计4)画出逻辑图画出逻辑图Y = AB + C2024/7/2216数字电路与逻辑设计数字电路与逻辑设计2.3加法器和数值比较器加法器和数值比较器pp加法器加法器加法器加法器1.1.半加器半加器两个两个1 1位二进制数相加位二进制数相加 2.2.全加器全加器两个同位的加数和来自低位的进位三者相加两个同位的加数和来自低位的进位三者相加 A Ai iB Bi iS
13、Si iC Ci i0 00 00 00 00 01 11 10 01 10 01 10 01 11 10 01 12024/7/2217数字电路与逻辑设计数字电路与逻辑设计例例 设计一个全加器：能进行加数、被加数和低设计一个全加器：能进行加数、被加数和低位来的进位信号相加，并根据求和结果给出该位位来的进位信号相加，并根据求和结果给出该位的进位信号的进位信号设定变量： Ai-被加数; Bi-加数; Ci-1-低位来的进位 Si-全加和； Ci-向高位的进位列真值表A Ai iB Bi iC Ci- i-1 1S Si iC Ci i0 00 00 00 00 00 00 01 11 10 00
14、 01 10 01 10 00 01 11 10 01 11 10 00 01 10 01 10 01 10 01 11 11 10 00 01 11 11 11 11 11 12024/7/2218数字电路与逻辑设计数字电路与逻辑设计圈圈圈圈0 0 0 0可得到最简与或非表达式可得到最简与或非表达式可得到最简与或非表达式可得到最简与或非表达式11111&1&AiBiCi-1SiCi2024/7/2219数字电路与逻辑设计数字电路与逻辑设计集成双全加器：74LS183,C6612024/7/2220数字电路与逻辑设计数字电路与逻辑设计2.2.加法器加法器4位串行加法器：4 4个全加器级联个全加
15、器级联个全加器级联个全加器级联* 电路简单、连接方便；电路简单、连接方便；*运算速度不高运算速度不高2024/7/2221数字电路与逻辑设计数字电路与逻辑设计超前进位加法器：各位数的进位信号由输入各位数的进位信号由输入各位数的进位信号由输入各位数的进位信号由输入的二进制数直接产生的二进制数直接产生的二进制数直接产生的二进制数直接产生 C C0 0=A=A0 0B B0 0+A+A0 0C C0-10-1+B+B0 0C C0-10-1=A A0 0B B0 0 +(A +(A0 0+B+B0 0 )C )C0-10-1 C C1 1=A=A1 1B B1 1+(A+(A1 1+B+B1 1)C
16、)C0 0= A= A1 1B B1 1 +(A +(A1 1+B+B1 1) A) A0 0B B0 0 +(A +(A0 0+B+B0 0 )C )C0-10-1 C C2 2=A A2 2B B2 2 +(A +(A2 2+B+B2 2) A) A1 1B B1 1 +(A +(A1 1+B+B1 1) A) A0 0B B0 0 +(A+(A0 0+B+B0 0 )C)C0-10-1 C C3 3=A A3 3B B3 3 +(A +(A3 3+B+B3 3) A) A2 2B B2 2 +(A +(A2 2+B+B2 2) A) A1 1B B1 1 +(A+(A1 1+B+B1 1
17、) A) A0 0B B0 0 +(A +(A0 0+B+B0 0 )C )C0-10-1 2024/7/2222数字电路与逻辑设计数字电路与逻辑设计2024/7/2223数字电路与逻辑设计数字电路与逻辑设计p 数值比较器数值比较器数值比较器数值比较器1 1 1 1位数值比较器位数值比较器位数值比较器位数值比较器A A A AB B B BL (AL (AL (AL (A B)B)B)B)G (A=B)G (A=B)G (A=B)G (A=B)M (AM (AM (AM (A BB3 3 0 00 01 1A A33=B=B3 3A A2 2BB2 2 0 00 01 1A A33=B=B3
18、3A A2 2=B=B2 2A A1 1BB1 1 0 00 01 1A A33=B=B3 3A A2 2=B=B2 2A A1 1=B=B1 1A A0 0BB0 00 00 01 1A A33=B=B3 3A A2 2=B=B2 2A A1 1=B=B1 1A A0 0=B=B0 00 01 10 0A A33BB3 3 1 10 00 0A A33=B=B3 3A A2 2BB2 2 1 10 00 0A A33=B=B3 3A A2 2=B=B2 2A A1 1BB1 1 1 10 00 0A A33=B=B3 3A A2 2=B=B2 2A A1 1=B=B1 1A A0 0BBB3
19、 3 0 00 01 1A A33=B=B3 3A A2 2BB2 2 0 00 01 1A A33=B=B3 3A A2 2=B=B2 2A A1 1BB1 1 0 00 01 1A A33=B=B3 3A A2 2=B=B2 2A A1 1=B=B1 1A A0 0BB0 0 0 00 01 1A A33=B=B3 3A A2 2=B=B2 2A A1 1=B=B1 1A A0 0=B=B0 00 00 01 10 00 01 1A A33=B=B3 3A A2 2=B=B2 2A A1 1=B=B1 1A A0 0=B=B0 00 01 10 00 01 10 0A A33=B=B3 3
20、A A2 2=B=B2 2A A1 1=B=B1 1A A0 0=B=B0 01 10 00 01 10 00 0A A33BB3 3 1 10 00 0A A33=B=B3 3A A2 2BB2 2 1 10 00 0A A33=B=B3 3A A2 2=B=B2 2A A1 1BB1 1 1 10 00 0A A33=B=B3 3A A2 2=B=B2 2A A1 1=B=B1 1A A0 0BB0 0 1 10 00 03 3）4 4位集成数值比较器位集成数值比较器2024/7/2226数字电路与逻辑设计数字电路与逻辑设计8 8 8 8位数值比较器：位数值比较器：位数值比较器：位数值比较
21、器：两片两片两片两片4 4 4 4位数值比较器级联而成位数值比较器级联而成位数值比较器级联而成位数值比较器级联而成001LMG2024/7/2227数字电路与逻辑设计数字电路与逻辑设计TTLTTLTTLTTL：低位：低位：低位：低位A=BA=BA=BA=B端接端接端接端接1 1 1 1，ABABABABABABAB端接端接端接端接0 0 0 0；高位和低位输出端；高位和低位输出端；高位和低位输出端；高位和低位输出端级联级联级联级联CMOSCMOSCMOSCMOS：低位：低位：低位：低位A=BA=BA=BA=B接接接接1 1 1 1 ， ABABABABABABAB端接端接端接端接1 1 1 1
22、；高位和低；高位和低；高位和低；高位和低位输出端级联位输出端级联位输出端级联位输出端级联1110GLM2024/7/2228数字电路与逻辑设计数字电路与逻辑设计2.4编码器和译码器编码器和译码器pp 编码器：编码器：编码器：编码器：实现编码操作的电路实现编码操作的电路实现编码操作的电路实现编码操作的电路输入输入输入输入输出输出输出输出Y Y Y Y2 2 2 2Y Y Y Y1 1 1 1Y Y Y Y0 0 0 0I I0 00 00 00 0I I1 10 00 01 1I I2 20 01 10 0I I3 30 01 11 1I I4 41 10 00 0I I5 51 10 01 1
23、I I6 61 11 10 0I I7 71 11 11 12024/7/2229数字电路与逻辑设计数字电路与逻辑设计输入输入输入输入输输输输 出出出出I I I I7 7 7 7I I I I6 6 6 6I I I I5 5 5 5I I I I4 4 4 4I I I I3 3 3 3I I I I2 2 2 2I I I I1 1 1 1I I I I0 0 0 0Y Y Y Y2 2 2 2Y Y Y Y1 1 1 1Y Y Y Y0 0 0 01 1 1 11 11 10 01 1 1 11 10 00 00 01 1 1 10 01 10 00 00 01 1 1 10 00 0
24、0 00 00 00 01 1 0 01 11 10 00 00 00 00 01 1 0 01 10 00 00 00 00 00 00 01 1 0 00 01 10 00 00 00 00 00 00 01 10 00 00 0 3 3位二进制优先编码表位二进制优先编码表2024/7/2230数字电路与逻辑设计数字电路与逻辑设计n n集成集成8 8线线3 3线优先编码器线优先编码器输入输入输入输入输出输出输出输出STSTSTST I I I I7 7 7 7I I I I6 6 6 6I I I I5 5 5 5I I I I4 4 4 4I I I I3 3 3 3I I I I2 2
25、 2 2I I I I1 1 1 1I I I I0 0 0 0Y Y Y Y2 2 2 2Y Y Y Y1 1 1 1Y Y Y Y0 0 0 0Y Y Y YEXEXEXEXY Y Y YS S S S1 1 1 11 11 11 11 10 01 11 11 11 11 11 11 11 11 11 11 11 10 00 00 0 0 00 00 00 01 10 01 10 0 0 00 01 10 01 10 01 11 10 0 0 01 10 00 01 10 01 11 11 10 0 0 01 11 10 01 10 01 11 11 11 10 0 1 10 00 00
26、01 10 01 11 11 11 11 10 0 1 10 01 10 01 10 01 11 11 11 11 11 10 0 1 11 10 00 01 10 01 11 11 11 11 11 11 10 01 11 11 10 01 12024/7/2231数字电路与逻辑设计数字电路与逻辑设计E E E E I I I I15151515 I I I I8 8 8 8I I I I7 7 7 7 I I I I0 0 0 0Y Y Y Y3 3 3 3Y Y Y Y2 2 2 2Y Y Y Y1 1 1 1Y Y Y Y0 0 0 0L L L L1 1 1 11 11 11 11
27、10 01 11 11 11 11 11 11 11 11 11 11 11 10 00 00 0 0 00 00 00 01 10 0 1 10 0 1 10 00 0 0 0 0 01 11 11 11 10 01 1 1 10 0 1 10 00 00 01 10 0 1 10 0 1 10 01 1 1 11 1 0 01 11 11 11 11 1高位工作，高位工作，Y3=0Y3=0；高位禁止，；高位禁止，Y3=1Y3=1，则：，则：Y3Y3接高位接高位Y YEXEX高位输入全为高位输入全为1 1时，低位工作，则：时，低位工作，则：低位低位STST接高位接高位Y YS S使能取决于高
28、位，则：使能取决于高位，则：E E接高位接高位STST16线4线优先编码器2024/7/2232数字电路与逻辑设计数字电路与逻辑设计74148（2）高位片74148（1）低位片&Y3Y2Y1Y0ELI15I14I8I6I7I0STSTYSYSYEX2024/7/2233数字电路与逻辑设计数字电路与逻辑设计 8421BCD8421BCD优先编码器优先编码器输入输入输入输入输出输出输出输出I I I I9 9 9 9I I I I8 8 8 8I I I I7 7 7 7I I I I6 6 6 6I I I I5 5 5 5I I I I4 4 4 4I I I I3 3 3 3I I I I2
29、 2 2 2I I I I1 1 1 1I I I I0 0 0 0Y Y Y Y3 3 3 3Y Y Y Y2 2 2 2Y Y Y Y1 1 1 1Y Y Y Y0 0 0 01 1 1 10 00 01 10 01 1 1 10 00 00 00 00 01 1 0 01 11 11 10 00 00 01 1 0 01 11 10 00 00 00 00 01 1 0 01 10 01 10 00 00 00 00 01 1 0 01 10 00 00 00 00 00 00 00 01 1 0 00 01 11 10 00 00 00 00 00 00 01 1 0 00 01 10
30、 00 00 00 00 00 00 00 00 01 1 0 00 00 01 10 00 00 00 00 00 00 00 00 01 10 00 00 00 02024/7/2234数字电路与逻辑设计数字电路与逻辑设计常用的几种编码常用的几种编码常用的几种编码常用的几种编码8421842184218421码码码码余余余余3 3 3 3码码码码2421242124212421（A A A A）2421242124212421（B B B B）5211521152115211码码码码0 000000000001100110000000000000000000000001 100010001
31、010001000001000100010001000100012 200100010010101010010001000100010010001003 300110011011001100011001100110011010101014 401000100011101110100010001000100011101115 501010101100010000101010110111011100010006 601100110100110010110011011001100100110017 701110111101010100111011111011101110011008 81000100
32、0101110111110111011101110110111019 91001100111001100111111111111111111111111权权842184212421242124212421541154112024/7/2235数字电路与逻辑设计数字电路与逻辑设计数数数数8421BCD8421BCD8421BCD8421BCD5421BCD5421BCD5421BCD5421BCD（A A A A）5421BCD5421BCD5421BCD5421BCD（B B B B）0 00 00 00 00 00 00 00 00 00 00 00 00 01 10 00 00 01 10
33、 00 00 01 10 00 00 01 12 20 00 01 10 00 00 01 10 00 00 01 10 03 30 00 01 11 10 00 01 11 10 00 01 11 14 40 01 10 00 00 01 10 00 00 01 10 00 05 50 01 10 01 11 10 00 00 00 01 10 01 16 60 01 11 10 01 10 00 01 10 01 11 10 07 70 01 11 11 11 10 01 10 00 01 11 11 18 81 10 00 00 01 10 01 11 11 10 01 11 19 91
34、 10 00 01 11 11 10 00 01 11 10 00 02024/7/2236数字电路与逻辑设计数字电路与逻辑设计n n循环码循环码循环码循环码二进制数二进制数循环码循环码二进制数二进制数循环码循环码0 0000000008 8110011001 1000100019 9110111012 2001100111010111111113 3001000101111111011104 4011001101212101010105 5011101111313101110116 6010101011414100110017 7010001001515100010002024/7/2237
35、数字电路与逻辑设计数字电路与逻辑设计例例: :列车车站的发车优先顺序为：特快、直快、慢车。列车车站的发车优先顺序为：特快、直快、慢车。在同一时间里，车站里只能开出一班列车，即车站只在同一时间里，车站里只能开出一班列车，即车站只能给出一班列车的开车信号。能给出一班列车的开车信号。特快特快 直快直快 慢车慢车A B CA B C红红 黄黄 绿绿Z ZA A Z ZB B Z ZC C000000001001010010011011100100101101110110111111000000001001010010010010100100100100100100100100ABC111100 01
36、11 10012024/7/2238数字电路与逻辑设计数字电路与逻辑设计ACB1111&ZCZBZA2024/7/2239数字电路与逻辑设计数字电路与逻辑设计pp 译码器译码器译码器译码器2024/7/2240数字电路与逻辑设计数字电路与逻辑设计集成集成3 3线线8 8线译码器线译码器：74LS13874LS138输入输入输出输出S S1 1S S2 2+S+S3 3A A2 2A A1 1A A0 0Y Y7 7Y Y6 6Y Y5 5Y Y4 4Y Y3 3Y Y2 2Y Y1 1Y Y0 01 10 00 00 00 0 0 01 11 11 11 11 11 11 10 01 10 0
37、0 00 01 11 11 11 11 11 11 10 01 11 10 00 01 10 01 11 11 11 11 10 01 11 11 10 00 01 11 11 11 11 1 1 11 10 01 11 11 11 10 01 10 00 01 11 11 10 01 11 11 11 11 10 01 10 01 11 11 10 01 11 11 11 11 11 10 01 11 10 01 10 01 11 11 11 11 11 11 10 01 11 11 10 01 11 11 11 11 11 11 10 0 1 11 11 11 11 11 11 11 1
38、1 1 1 11 11 11 11 11 11 11 12024/7/2241数字电路与逻辑设计数字电路与逻辑设计n n例用一个例用一个例用一个例用一个3 3线线线线-8-8线译码器实现函数线译码器实现函数线译码器实现函数线译码器实现函数n n7413874LS387413874LS38ppG1S1G1S1ppG2AS2G2AS2ppG2BS3G2BS3ppA2CA2CppA1BA1BppA0AA0A2024/7/2242数字电路与逻辑设计数字电路与逻辑设计n n例例例例 用用用用74138741387413874138译码器实现一位减法器。译码器实现一位减法器。译码器实现一位减法器。译码器实
39、现一位减法器。A Ai i B Bi iC Ci iD Di iC Ci+1i+10 00 00 00 00 00 00 01 11 11 10 01 10 01 11 10 01 11 10 01 11 10 00 01 10 01 10 01 10 00 01 11 10 00 00 01 11 11 11 11 12024/7/2243数字电路与逻辑设计数字电路与逻辑设计输入输入输出输出E EA A3 3A A2 2A A1 1A A0 0Y Y1515Y Y9 9Y Y8 8Y Y7 7Y Y1 1Y Y0 01 1 1 11 11 11 11 11 11 11 10 00 00 00
40、 00 0 0 01 11 11 11 11 11 11 10 00 00 00 00 01 11 11 11 11 11 11 10 01 10 00 00 01 11 11 11 11 11 1 1 11 10 01 11 11 10 01 10 00 00 01 11 11 10 01 11 11 11 10 01 10 00 01 11 11 10 01 11 11 11 11 10 00 01 11 11 11 10 01 11 11 11 11 11 11 1A3A3为为0 0时，低位芯片有效时，低位芯片有效A3A3为为1 1时，高位芯片有效时，高位芯片有效低位使能信号，低电平有效
41、低位使能信号，低电平有效高位使能信号，高电平有效高位使能信号，高电平有效4 4线线1 16 6线线译译码码器器2024/7/2244数字电路与逻辑设计数字电路与逻辑设计2024/7/2245数字电路与逻辑设计数字电路与逻辑设计n n译码显示译码显示译码显示译码显示n n7 7段显示译码器段显示译码器段显示译码器段显示译码器2024/7/2246数字电路与逻辑设计数字电路与逻辑设计7448744874487448功能表功能表功能表功能表2024/7/2247数字电路与逻辑设计数字电路与逻辑设计2.5数据分配器和数据选择器数据分配器和数据选择器pp数据分配器数据分配器数据分配器数据分配器：将一个数
42、据源来的数据送到多个将一个数据源来的数据送到多个不同的通道上不同的通道上利用译码器利用译码器利用译码器利用译码器74138741387413874138实现数据分配实现数据分配实现数据分配实现数据分配2024/7/2248数字电路与逻辑设计数字电路与逻辑设计输输 入入输输 出出 G G1 1G G2B2BG G2A 2A C CB BA AY Y0 0Y Y1 1Y Y2 2Y Y3 3Y Y4 4Y Y5 5Y Y6 6Y Y7 70 00 0 1 11 11 11 11 11 11 11 11 10 0D D0 00 00 0D D1 11 11 11 11 11 11 11 10 0D
43、D0 00 01 11 1D D1 11 11 11 11 11 11 10 0D D0 01 10 01 11 1D D1 11 11 11 11 11 10 0D D0 01 11 11 11 11 1D D1 11 11 11 11 10 0D D1 10 00 01 11 11 11 1D D1 11 11 11 10 0D D1 10 01 11 11 11 11 11 1D D1 11 11 10 0D D1 11 10 01 11 11 11 11 11 1D D1 11 10 0D D1 11 11 11 11 11 11 11 11 11 1D D7413874138作为数据
44、分配器时的真值表作为数据分配器时的真值表2024/7/2249数字电路与逻辑设计数字电路与逻辑设计pp数据选择器数据选择器数据选择器数据选择器2024/7/2250数字电路与逻辑设计数字电路与逻辑设计输输 入入输输 出出使使使使 能能能能GG选选 择择CBACBAY YWW1 1 0 01 1 0 00 00 00 0D D0 0 0 00 00 01 1D D1 1 0 00 01 10 0D D2 2 0 00 01 11 1D D3 3 0 01 10 00 0D D4 4 0 01 10 01 1D D5 5 0 01 11 10 0D D6 6 0 01 11 11 1D D7 7
45、74LS15174LS1512024/7/2251数字电路与逻辑设计数字电路与逻辑设计A A A AB B B BC C C CY Y Y Y0 00 00 00 00 00 01 10 00 01 10 00 00 01 11 11 11 10 00 01 11 10 01 10 01 11 10 01 11 11 11 11 1例例 用用74LS15174LS151实现下表所实现下表所示逻辑函数示逻辑函数2024/7/2252数字电路与逻辑设计数字电路与逻辑设计p 组合逻辑电路中的竞争冒险组合逻辑电路中的竞争冒险组合逻辑电路中的竞争冒险组合逻辑电路中的竞争冒险竞争竞争竞争竞争：门电路的：门
46、电路的2 2个输入信号分别由两个路径在个输入信号分别由两个路径在不同时刻到达不同时刻到达冒险冒险冒险冒险：因竞争而产生输出干扰脉冲：因竞争而产生输出干扰脉冲2024/7/2253数字电路与逻辑设计数字电路与逻辑设计“竞争竞争竞争竞争的产生的产生的产生的产生* *不同通路门的级数不同不同通路门的级数不同不同通路门的级数不同不同通路门的级数不同; ; ; ;门电路平均延迟时间的差异门电路平均延迟时间的差异门电路平均延迟时间的差异门电路平均延迟时间的差异“冒险冒险冒险冒险”的产生的产生的产生的产生* *反相器产生互补信号，且其状态发生变化时反相器产生互补信号，且其状态发生变化时反相器产生互补信号，且
47、其状态发生变化时反相器产生互补信号，且其状态发生变化时* *竞争不一定产生冒险竞争不一定产生冒险竞争不一定产生冒险竞争不一定产生冒险n n竞争冒险的分类竞争冒险的分类竞争冒险的分类竞争冒险的分类逻辑冒险：门延迟引起的单个互补变量状态变化引逻辑冒险：门延迟引起的单个互补变量状态变化引逻辑冒险：门延迟引起的单个互补变量状态变化引逻辑冒险：门延迟引起的单个互补变量状态变化引起的瞬时错误起的瞬时错误起的瞬时错误起的瞬时错误功能冒险：多个输入变量变化产生竞争引起的瞬时功能冒险：多个输入变量变化产生竞争引起的瞬时功能冒险：多个输入变量变化产生竞争引起的瞬时功能冒险：多个输入变量变化产生竞争引起的瞬时错误错
48、误错误错误2024/7/2254数字电路与逻辑设计数字电路与逻辑设计 逻辑冒险逻辑冒险逻辑冒险逻辑冒险n n偏偏偏偏1 1型型型型n n偏偏偏偏0 0型型型型2024/7/2255数字电路与逻辑设计数字电路与逻辑设计功能冒险功能冒险功能冒险功能冒险0 11 00 11 1001 10 0111 0DCAB实线：实线：实线：实线：A A先于先于先于先于C C变化，变化，变化，变化，不产生险象不产生险象不产生险象不产生险象虚线：虚线：虚线：虚线：C C先于先于先于先于A A变化，变化，变化，变化，产生险象产生险象产生险象产生险象2024/7/2256数字电路与逻辑设计数字电路与逻辑设计n n逻辑冒
49、险的判断逻辑冒险的判断逻辑冒险的判断逻辑冒险的判断逻辑函数：存在互补变量逻辑函数：存在互补变量逻辑函数：存在互补变量逻辑函数：存在互补变量卡诺图：卡诺圈相切不相交卡诺图：卡诺圈相切不相交卡诺图：卡诺圈相切不相交卡诺图：卡诺圈相切不相交0 1 1 00 0 1 1CBAn n竞争冒险的消除竞争冒险的消除竞争冒险的消除竞争冒险的消除增加乘积项增加乘积项增加乘积项增加乘积项卡诺圈相交卡诺圈相交卡诺圈相交卡诺圈相交输出端并联电容输出端并联电容输出端并联电容输出端并联电容选通法选通法选通法选通法2024/7/2257数字电路与逻辑设计数字电路与逻辑设计小小 结结u组合逻辑电路的分析组合逻辑电路的分析u组合逻辑电路的设计组合逻辑电路的设计u常用中规模组合逻辑器件常用中规模组合逻辑器件加法器、数值比较器、编码器、译加法器、数值比较器、编码器、译码器、数据分配器、数据选择器码器、数据分配器、数据选择器vv电路尽量简单、所用器件最少电路尽量简单、所用器件最少2024/7/2258
