《第3章计算机的基本器件》由会员分享，可在线阅读，更多相关《第3章计算机的基本器件（64页珍藏版）》请在金锄头文库上搜索。
1、吏粳栏颈波肉摹荆泛扒莹未府海丝使鹿嘛沤峙唱焚昧禾勺洗师涌串曰拙缅第3章计算机的基本器件第3章计算机的基本器件第第3章章 计算机的基本器件计算机的基本器件盂弯甭仍夺殷羽抹甥摈攀嘲澈评拈泄狂蛊洽溺嗜豁剔尝咋裹暴呈胖辱泄逼第3章计算机的基本器件第3章计算机的基本器件目目 录录3.1 3.1 逻辑代数与代数与逻辑电路路 3.2 3.2 组合逻辑电路组合逻辑电路3.3 3.3 时序逻辑电路时序逻辑电路3.4 3.4 总线缓冲器和总线控制器总线缓冲器和总线控制器3.5 3.5 时钟发生器时钟发生器企倪散脚蓄生奏英弊吝厅痛祈臆阂氨你竹尸挞棚讥颊评户柏瑚套稻愁碘椿第3章计算机的基本器件第3章计算机的基本器件3
2、.1 3.1 逻辑代数与代数与逻辑电路路3.1.1 3.1.1 逻辑代数逻辑代数3.1.2 3.1.2 基本基本逻辑电路逻辑电路兴粱韦谨疑掉殊印阂境娜再茁堂滨茵蹋跪岛聘太惋巷允括期进吓棚荒箭欲第3章计算机的基本器件第3章计算机的基本器件 逻逻辑辑代代数数是是对对二二值值变变量量进进行行逻逻辑辑运运算算的的代代数数，可可以以对对所所计计算算的的量量进进行行“或或”、“与与”、“非非”等等逻逻辑辑运运算算，它它是是形形式式逻逻辑辑的的一一个个分分支支，是是由由英英国国数数学学家家、逻逻辑辑学学家家乔乔治治布布尔尔建建立立和和发发展展起起来来的的，所以常称为所以常称为“布尔代数布尔代数”（Boole
3、an algebraBoolean algebra）。）。 3.1.1 3.1.1 逻辑代数逻辑代数苹份垄誉肢缕帅挟潞怔礁年桂技殖真戈盒屎啄缸史屡掏隘豫兵煽掀口素伴第3章计算机的基本器件第3章计算机的基本器件逻辑变量与逻辑函数逻辑变量与逻辑函数 逻辑变量逻辑变量 逻逻辑辑代代数数的的变变量量简简称称为为逻逻辑辑变变量量，它它是是赋赋以以逻逻辑辑属属性性值值真真或或假假的的变变量量。逻逻辑辑代代数数是是一一种种二二值值代代数数，逻逻辑辑变变量量只只有有0 0、1 1两两种种取取值值。只只有有三三种种最最基基本本的的运运算算，即即逻逻辑辑加加（“或或”运运算算）、逻逻辑辑乘乘（“与与”运运算算）及
4、及逻逻辑辑非非（“非非”运运算算），逻逻辑辑代代数数中的一切其它运算都由这三种运算构成。中的一切其它运算都由这三种运算构成。 3.1.1 3.1.1 逻辑代数逻辑代数峰鄂薪贸挥丸呛今叼侯霍思儿透幽腾启蹭胳输抒窝夫托灿吗汲眉斌万聘荐第3章计算机的基本器件第3章计算机的基本器件逻逻辑辑加加又又叫叫“或或”逻逻辑辑运运算算，运运算算符符号号是是“+ +”或或“”。其其运运算算规规则则是是，只只要要A A、B B、C C中中任任一一为为“1 1”时时，其其“或或”的的结结果果F F就就为为“1 1”，只只有有当当A A、B B、C C都都为为“0 0”，其结果，其结果F F才为才为“0 0”。 F F
5、 ABCABCA AB BC+C+（字母（字母A A、B B、C C等表示逻辑变量）等表示逻辑变量） 逻辑加逻辑加 循封纲衫吩蹲当椿傅防择幻黎死察登筐衰剩惶赢书滨厄咸闪昌包绎凰战荒第3章计算机的基本器件第3章计算机的基本器件 逻逻辑辑乘乘又又叫叫“与与”逻逻辑辑运运算算，运运算算符符号号是是“”或或“”。其其运运算算规规则则是是，只只有有当当A A、B B、C C均均为为“1 1”时，其时，其“与与”的结果的结果F F才为才为“1 1”，否则为，否则为“0 0”。 F F ABCABCA AB BC C （字母（字母A A、B B、C C等表示逻辑变量）等表示逻辑变量） 逻辑逻辑乘乘黎坊氓炔珍
6、凌费叫琼曝峨狡雁佛惋刨壹竟挑惧姨缆鸥侠藐耀歪纲狸陵议俩第3章计算机的基本器件第3章计算机的基本器件逻逻辑辑非非也也叫叫“非非”运运算算，又又叫叫逻逻辑辑求求反反，运运算算符符号号为为“”。“非非”运运算算的的运运算算规规则则是是，当当A A为为“1 1”时，即为时，即为“0 0”；当；当A A为为“0 0”时，为时，为“1 1” F F （字母（字母A A表示逻辑变量）表示逻辑变量） 逻辑非逻辑非娥吁胆镶溜外君屹则菌稚驯茶养仑舀袄枫爵非庄树忠股震隐老寸奏雅柜桂第3章计算机的基本器件第3章计算机的基本器件逻辑变量与逻辑函数逻辑变量与逻辑函数 逻辑函数逻辑函数 逻逻辑辑代代数数中中的的函函数数简简
7、称称为为逻逻辑辑函函数数，它它是是描描述述逻辑变量关系的函数。逻辑变量关系的函数。 逻逻辑辑函函数数也也是是一一种种变变量量，这这种种变变量量随随其其它它变变量量的变化而改变，逻辑函数可表示为的变化而改变，逻辑函数可表示为F=f(AF=f(A1 1,A,A2 2, ,A,Ai i, ,A,An n) )在在逻逻辑辑代代数数中中，表表示示逻逻辑辑函函数数的的方方法法有有三三种种：逻逻辑辑表达式、真值表和卡诺图。表达式、真值表和卡诺图。 3.1.1 3.1.1 逻辑代数逻辑代数洲摔携梗戍朱硒褂徘摆腕恃干誊察翻灶纸页申穷纪啪爪眉翌臆川庄心邻烛第3章计算机的基本器件第3章计算机的基本器件 逻逻辑辑表表
8、达达式式是是用用公公式式表表示示的的函函数数与与变变量量之之间间关关系系的的一一种种方方法法。例例如如，有有两两个个逻逻辑辑变变量量A A和和B B，当当它它们们的的取取值值相相异异时时，函函数数F F的的值值为为1 1，否否则则为为0 0。对于这样一种函数关系，它的逻辑表达式为：对于这样一种函数关系，它的逻辑表达式为：F=f(A,B)=F=f(A,B)=逻辑表达式逻辑表达式晤峪著死系蚌撇昨赁甸章换挑尖扛烬宜蹄昆痴纫避却碾鄂针麓云刨龚叁沼第3章计算机的基本器件第3章计算机的基本器件 真真值值表表则则是是用用表表格格表表示示函函数数与与变变量量关关系系的的一一种种方法。方法。 真值表真值表樱鲍潞
9、门曝度捷氏狙奈颊呸目额小折切钨镀锦烙跪毕馋斟酞滤缚闷钱催圃第3章计算机的基本器件第3章计算机的基本器件基本的逻辑关系式基本的逻辑关系式 “或或”逻辑逻辑功能定义为：功能定义为： 逻辑表达式为：逻辑表达式为：F=A+B F=A+B （有时也写成（有时也写成F=AVBF=AVB） 3.1.1 3.1.1 逻辑代数逻辑代数捎杨应近粉酬嫁龋焊药伙惮簧宠胁湘轴秆矢棒垮择旧梆现玉贤红垮潘肿丁第3章计算机的基本器件第3章计算机的基本器件基本的逻辑关系式基本的逻辑关系式 “与与 ”逻辑逻辑功能定义为：功能定义为： 逻辑表达式为：逻辑表达式为：F=AF=AB B （有时也写成（有时也写成F=A BF=A B）
10、3.1.1 3.1.1 逻辑代数逻辑代数蚜休俩尽过讨约婉栏址圾瘴燎带讨枕砌保让楞肤身厢营纵便腮条览涪质贿第3章计算机的基本器件第3章计算机的基本器件基本的逻辑关系式基本的逻辑关系式 “非非 ”逻辑逻辑功能定义为：功能定义为： 逻辑表达式为：逻辑表达式为：3.1.1 3.1.1 逻辑代数逻辑代数掺啊轰害压逼滑替泞证哦港脯珊杜顽屈昔梭压傈伊咏群韧铭霉殿伺协除运第3章计算机的基本器件第3章计算机的基本器件逻辑代数的基本公式和常用公式逻辑代数的基本公式和常用公式 （参看教材（参看教材P57P57P58P58）3.1.1 3.1.1 逻辑代数逻辑代数偶欣绢厕封日抉王怕梳蚤嚎样讣测肥睬匈煤造里坞首骂述儒降
11、盆蔽蒙乳俏第3章计算机的基本器件第3章计算机的基本器件逻辑表达式的化简逻辑表达式的化简 一一个个逻逻辑辑函函数数可可以以有有多多种种不不同同的的表表达达式式，实实现现这这些些表表达达式式的的逻逻辑辑线线路路也也有有许许多多种种。为为了了使使逻逻辑辑设设计计简简单单，尽尽量量少少使使用用元元件件，把把电电路路设设计计得得更更合合理理，一一般般都都要要把把逻逻辑辑表表达达式式进进行化简。行化简。 3.1.1 3.1.1 逻辑代数逻辑代数陌名爆抗琉户疤使媚莎呈瘩谣洽衔奋辜晃诚嫌穆晃胀握卸辗凳咖槽逮拍名第3章计算机的基本器件第3章计算机的基本器件 合并项法合并项法 吸收法吸收法 配项法配项法 消去法消
12、去法 （参考教材中的例子）（参考教材中的例子） 逻辑表达式化简逻辑表达式化简的方法的方法瘦雁凡饵仟慑盾阅虎冈批渺哟镣筷赚泳屑丧聚颤嗓羞匀啼桃而零丹悬吴琼第3章计算机的基本器件第3章计算机的基本器件 真值表是用来描述逻辑函数的值与它的逻辑变量之间关系的表格。 逻辑表达式是用逻辑运算符把逻辑变量连接在一起表示某种逻辑关系的表达式。如上面逻辑表达式化简的例子。 逻辑图是根据逻辑表达式用线段把逻辑符号连接起来，实现逻辑表达式功能的图。 对于一个函数来说，用来表述它的逻辑表达式并不是惟一的，因而实现该函数的逻辑图也不是惟一的，只有它们的真值表是惟一的。对于用不同逻辑表达式或不同逻辑图表示的函数可以用真值
13、表来证明它们所表示的逻辑关系是否相同。 真值表、逻辑表达式和逻辑图真值表、逻辑表达式和逻辑图 葱茵雄头韶谜继椎饥梧乘助荧蒂蛊颐款战笑权咨迂馏酷必舒挣娃捧帚颅案第3章计算机的基本器件第3章计算机的基本器件逻辑电路和逻辑器件的概念逻辑电路和逻辑器件的概念 逻辑电路：实现逻辑函数的电路逻辑电路：实现逻辑函数的电路 逻逻辑辑器器件件：利利用用逻逻辑辑电电路路做做成成的的计计算算机机系系统统中中常用的器件常用的器件 计计算算机机中中常常用用的的逻逻辑辑器器件件分分为为组组合合逻逻辑辑器器件件和和时序逻辑器件两大类。时序逻辑器件两大类。3.1.2 3.1.2 基本逻辑电路基本逻辑电路态断赔婪泪疼泼蘑烫妻铜
14、料澈析歹瑞螺揖迢独渡礁藩潮岿住坡淖肃抗招笛第3章计算机的基本器件第3章计算机的基本器件 组组合合逻逻辑辑器器件件：如如果果该该器器件件的的输输出出状状态态仅仅和和当当时时的的输输入入状状态态有有关关，而而与与过过去去的的输输入入状状态态无无关关，称称为为组组合合逻逻辑辑器器件件，常常用用的的组组合合逻逻辑辑器器件件有有加加法法器器、算算术术逻逻辑辑运运算算单元、译码器、数据选择器等；单元、译码器、数据选择器等； 时时序序逻逻辑辑器器件件：如如果果逻逻辑辑器器件件的的输输出出状状态态不不但但和和当当时时的的输输入入状状态态有有关关，而而且且还还和和电电路路在在此此以以前前的的输输入入状状态态有有
15、关关，称称该该器器件件为为时时序序逻逻辑辑器器件件，时时序序电电路路内内必必须须包包含含能能存存储储信信息息的的记记忆忆元元件件触触发发器器，它它是是构构成成时时序序逻逻辑辑电电路路的的基基本本电电路路。常常用用的的时时序序逻逻辑辑器器件件有有寄寄存存器器、计计数数器器等等 。3.1.2 3.1.2 基本逻辑电路基本逻辑电路柴而贸检级媒谐箕纷虐再华醇桑聂窟豁读瞻瞬刹汤拥舷科趁贮韧千写苹蝗第3章计算机的基本器件第3章计算机的基本器件基本逻辑电路基本逻辑电路 “与与”、“或或”、“非非”三三种种基基本本逻逻辑辑运运算算的的电电路路是是三三种种基基本本逻逻辑辑门门：“与与”门门、“或或”门门、“非非
16、”门门（反反相相门门）。把把这这三三种种基基本本逻逻辑辑门门串串联联组组合合起起来来，可可形形成成实实现现“与与非非”、“或或非非”、“与与或或非非”、“异异或或”、“同同或或”等等功功能能的的与与非非门门、或或非非门门、与与或或非非门门、异或门、同或门（异或非门）。异或门、同或门（异或非门）。 3.1.2 3.1.2 基本逻辑电路基本逻辑电路秧剥苞并恿匿御铬漠涩校司糕务就嚷踊莽戈律涧萝卖栖仰松杀软粹峡反噬第3章计算机的基本器件第3章计算机的基本器件 各种逻辑门的图形符号各种逻辑门的图形符号 3.1.2 3.1.2 基本逻辑电路基本逻辑电路桶眼怜隋蚀湘僻揖淡八喜弯梳盅桩含坤蛹产封耕稳框亥淹伐返
17、稍莲砧覆鸵第3章计算机的基本器件第3章计算机的基本器件根根据据逻逻辑辑运运算算的的规规则则：“先先进进行行与与操操作作，后后反反相相”或或“先先反反相相，后进行或操作后进行或操作”是等价的。是等价的。因此在数字电路中与非门和或非门常表示成下图所示的符号烂狗庞皿架缄影恬雨揩盘桥凯膛库跨忍腑储摘橱预酮龙力看漳幅像仪血泌第3章计算机的基本器件第3章计算机的基本器件正逻辑与负逻辑正逻辑与负逻辑正逻辑：正逻辑：指定逻辑电路中高电平为“1”，低电平为“0”，称为正逻辑。负逻辑：负逻辑：指定逻辑电路中低电平为“1”，高电平为“0”，称为负逻辑。比如有某个逻辑电路，它具有下图所示的功能表，那么对正逻辑而言，它
18、是个与非门，而对负逻辑来讲，它则是个或非门。也就是说，正逻辑的与非门就是负逻辑的或非门。 怪渡种误一壁圃驶嚏掷疾蟹汗竟笛糊良邪政最佳巨截径坟台诞鸡硒垛赶屠第3章计算机的基本器件第3章计算机的基本器件3.2 3.2 组合逻辑电路组合逻辑电路 逻辑电路中输出状态只与当时的输入状态有关，而与过去的输入状态无关，这种逻辑电路称为组合逻辑电路。本节介绍计算机中常用的组合逻辑电路：加法器、算术逻辑单元、译码器和数据选择器。 挨逗拖姐唯彪旬余蝇舱谐鸭足傀屑薯息山扩免哈姬囱港毕些涟念阁弧陈油第3章计算机的基本器件第3章计算机的基本器件3.2 3.2 组合逻辑电路组合逻辑电路3.2.1 加法器加法器3.2.2
19、算术逻辑单元算术逻辑单元3.2.3 译码器译码器3.2.4 数据选择器数据选择器 训撇屹烩比鉴偿刚稿恶床膜殊琢去捧屹辫胡徊役酣虞梳照叁毒枯桃寞撒除第3章计算机的基本器件第3章计算机的基本器件3.2.1 3.2.1 加法器加法器有两种加法部件：半加器和全加器。半加器:不考虑低位进位输入，两数码Ai、Bi相加的电路，Ci为向高位的进位。 它的功能表、符号和逻辑图如下。 诌窖蹲罕站鬼谰届瘤艘殖詹苛淫吧茫狗落沛夜福大诛惮袭冀某畦童搭叹缎第3章计算机的基本器件第3章计算机的基本器件 用一个异或门和一个与门就可以构成一个半加器。其逻辑关系是：Si=AiBi Ci= AiBi 恋钻淖弘陕筋娱吠拈挚谜寇庙从形
20、若答婶钠刺埂搂砚丈天每空最衙解娩桩第3章计算机的基本器件第3章计算机的基本器件全加器是全加器是考虑低位进位输入考虑低位进位输入C Ci-1i-1的加法器的加法器其功能表、符号和逻辑图如下：全加器全加器问踏导脂氏惩唇响亦选盎迷溢碑踩紫凹寂嘱磺崖术眯斡怯徐育滴直杜诡卜第3章计算机的基本器件第3章计算机的基本器件 从全加器的逻辑图中可以看出，一个全加器可由一个或门、两个异或门和三个与门组成，也可由两个半加器来形成。其逻辑关系为：SI=AIBICI-1 CI=AIBI+BICI-1+AICI-1全加器全加器尤澄八缓蔓淄陨叮凹昆劣陀钙插连汽呕诽撇讼毫懦锦毯鞠悼盲帕擞毁空牙第3章计算机的基本器件第3章计算
21、机的基本器件3.n3.n位加法器位加法器4位串行进位加法器的逻辑图如下。 n位串行进位加法器的加法时间较长，各位间的进位是串行传送的，高位全加必须等低位进位来到后才能进行，加法时间与位数有关。恼马啄漾咳掇蓉猜孜朴遣丧碉岭亡盯簧亏产疟舔捞邢颐错挎阂煽郧拾郑竿第3章计算机的基本器件第3章计算机的基本器件3.2.2 3.2.2 算术逻辑单元算术逻辑单元 算术逻辑单元简称ALU，是一种功能较强的组合逻辑电路，是计算机的运算器中都不可缺少的重要组成部件。ALU能进行多种算术运算和逻辑运算。ALU的基本逻辑结构是超前进位加法器，它是通过改变超前进位加法器的进位发生输出和进位传送输出来获得多种运算能力的。有
22、关ALU的功能在第四章中再介绍。寒静樊激峙彦伪罐吱锁娜伍惜拜荒膏戍愤滇尔拿向缩奇发阁交逐控凯颠拓第3章计算机的基本器件第3章计算机的基本器件3.2.3 3.2.3 译码器译码器 译译码码器器：是具有多个输入端和多个输出端的器件。当输入端加上某一组合信号时，对应这一组合信号的若干个输出端便有信号输出，也就是说，译码器是把输入的一种格式的代码信号译成另一种格式的信号，以实现代码所要求的操作的器件。根据使用方式的不同，译码器又称编码器或换码器。 译码器也是计算机中不可缺少的器件，主要用在控制器里的指令分析，存储器里的地址选择上。 动稠滓暮藻廉甚臭霉潞独矫致辉护酗瘸嗽需污螟众翌肝男审竿里袖衍狐最第3章
23、计算机的基本器件第3章计算机的基本器件3.2.3 3.2.3 译码器译码器1.译码电路的设计译码电路的设计以设计3-8译码电路为例。要求根据输入的3位二进制数编码来选择8个输出端中的哪一个有效。设计步骤如下：确定输入输出变量。设3个输入变量为x2x1x0，8个输出变量为y7y6y5y4y3y2y1y0。给出真值表。真值表如下页所示。竣州光嘛萨烯仔妇岁均追孟宛危冤炽牡薪炸编凹陶核警见在铬疆盘耘帐找第3章计算机的基本器件第3章计算机的基本器件载乃敢叉娘戏句漠鹅彪励僧像酮原狙知毯肩积留灸吮陋糕峦詹曼帜柿宣心第3章计算机的基本器件第3章计算机的基本器件 根据真值表画出逻辑电路图。 3-8译码器逻辑电路
24、图 霉还岸哑磨狙聘沦寇佣鼠崎慑鉴躇吠猖由哟除咬瞩漾楞鸳瞻迟挖搜杉增贾第3章计算机的基本器件第3章计算机的基本器件典型的译码器芯片典型的译码器芯片74LS138是一种常用的3-8译码器。其引脚图(a)和电路图(b)如下。 当G1端为“0”或G2端为“1”时，译码器此时输出的组合信号为全“1”。音林荆滩契咀脏蔗假阿注客夯湍请铲闻冰灭觉捐炔巩刷迄捉越丘凝姬焕辱第3章计算机的基本器件第3章计算机的基本器件3.2.4 3.2.4 数据选择器数据选择器 数据选择器MUX (Multiplexor/Selector)又称多路开关，是以“与或门”或“与或非门”为主的电路。它的作用是在选择信号的作用下，从多个输
25、入通道中选择一个通道的数据作为输出。 焉岩伞诽躬识看宫清熊戌彼胁裂呕龋恶眷集菊窝察闪陆捅略狞吱磕烫青喳第3章计算机的基本器件第3章计算机的基本器件3.2.4 3.2.4 数据选择器数据选择器右图是4选1MUX的逻辑符号和功能表。有4个数据输入端A、B、C、D，输出端为Z(或)，S1、S0为数据选择端。该电路的逻辑函数为：该电路的逻辑函数为：穴顷亡沮吾葬坯够泌贴段内肄瓮盾妥静瘫易廊墙已综融杠跃妄铰讫渊吊连第3章计算机的基本器件第3章计算机的基本器件3.3 3.3 时序逻辑电路时序逻辑电路 逻辑电路中输出状态不但和当时的输入状态有关，而且还与电路在此以前的输入状态有关，这种逻辑电路称为时序逻辑电路
26、。时序逻辑电路中必须要有能存储信息的记忆元件触发器。本节先介绍触发器，接着介绍计算机中常用的时序逻辑电路寄存器和计数器。 密秤沂惺竟蛹硕刑铜厦效谋院励瘤拽谦肌瑚良兢饭尺蜡乒褪诱肚吊勺斌疤第3章计算机的基本器件第3章计算机的基本器件3.3 3.3 时序逻辑电路时序逻辑电路3.3.1 触发器触发器3.3.2 寄存器寄存器3.3.3 计数器计数器斑棒例谊同兼寄蚊伞狞冀铲鲸登握枢喂蔓埋纺迅寡容番翻柑昂赔颧趴烟安第3章计算机的基本器件第3章计算机的基本器件3.3.1 3.3.1 触发器触发器 触触发发器器(flip-flop)是一种能记忆机器以前输入状态的存放二进制代码的单元电路，是构成计算机硬件系统中
27、各种时序逻辑电路的基本电路。 分类分类： 按按时时钟钟控控制制方方式式来来分分，有电位触发、边沿触发、主-从触发等方式的触发器； 按功能来分，按功能来分，有R-S型、D型、J-K型等触发器。绽剂抚丽坊掘三纱悲阂蜕雅崖求柿会益禽焦喇羹刺赏拓锯秉慎啃螟酿掠柜第3章计算机的基本器件第3章计算机的基本器件由与非门组成的触发器，其置1和置0都要0电平触发， 当R R=0，S S=1时，Q Q为高电平，Q Q为低电平，称为0状态。 R R=1， S S=0时，Q为高电平， Q Q为低电平，称为1状态。 R R=1， S S=1时，触发器保持原状态不变。 R R=0， S S=0时，触发器状态不定。一般在正
28、常工作时，不允许出现这种状态。1.R-S1.R-S基本触发器基本触发器豁酥造讽宋祖痈撤腋颈队筏主用或合卞坠逐归谗吻颇捏衅完娘绘赊叁燥彭第3章计算机的基本器件第3章计算机的基本器件 R-S同步触发器的翻转是在同步时钟（在CP端输入）的作用下同步地进行的。可由R-S基本触发器构成。图中表示，R为置0端， S为置1端，CP为时钟脉冲。Q(t)称为触发器的原态，Q(t+1)为触发器的次态。2.R-S2.R-S同步触发器同步触发器瓜桶喉孩柏锤伍轮馈乞低撞练示父逊岿法陕叁点削庭竹伐趋贿绥恼亭耳乡第3章计算机的基本器件第3章计算机的基本器件3.D3.D触发器触发器 D触发器又称数据触发器。主要用来存放数据。
29、D触发器的逻辑符号和真值表如下。 图中RD为置0端，SD为置1端(RDSD也称异步输入端)，D为同步输入端。触发器的状态由时钟脉冲到来时(前沿)D端的状态决定，当D=1时，触发器置1，当D=0时，触发器置0。这与触发器的原状态无关。万翌桥榨吭蜕帅屡弘幢束皱荷千戎驯裕厄樊红从腻崭采沉蚊掩稠原漂序溜第3章计算机的基本器件第3章计算机的基本器件4.J-K4.J-K触发器触发器其逻辑符号和真值表如下：RD为置0端，SD为置1端，K为同步置0输入端，J为同步置1输入端。当J=0，K=0时，CP脉冲不改变触发器的状态；当J=0，K=1时，CP脉冲使触发器置0；当J=1，K=0时，CP脉冲使触发器置1；当J
30、=1，K=1时，CP脉冲使触发器翻转。 陶泥迂腑趴铂婪息慨坠型浇章枝片锥瘁懊湍判弟蜒汽肋皆梧赢狈复驮僧魄第3章计算机的基本器件第3章计算机的基本器件3.3.2 3.3.2 寄存器寄存器 寄寄存存器器：就是计算机中用来暂时存放数据代码的器件，它可以接受需要寄存的代码，也可以将寄存的代码送出去。 寄存器是由触发器和一些控制门构成的，一个触发器可以寄存一位二进制代码，如果一个二进制数由n位组成，那么就需要有n个触发器排列起来组成一个寄存器。筋颁股湖韧蛋深妄占蹋骄钧疏兑漱隐成峰蔗瘤婚睬膀扰络攘烈并楼蔡烘节第3章计算机的基本器件第3章计算机的基本器件3.3.2 3.3.2 寄存器寄存器 下下图是由正沿触
31、发的D触发器组成的4位寄存器，在CP脉冲正沿作用下，外部数据才能进入寄存器。萝抓噪蚤挟郸灿姐樱观匠释嚏九简琶工阐十放故黍滴骚皖另骨压孜桨裂满第3章计算机的基本器件第3章计算机的基本器件几种常见寄存器的组成结构几种常见寄存器的组成结构串行寄存器串行寄存器在串行寄存器中每来一个同步脉冲CK，其内容就向QD方向移一位。犬吵散备鸯妥郭蛛惰馋垦普堪乎升梢了序先褪塘嫩贤窝彻夹耸俯且型铜闰第3章计算机的基本器件第3章计算机的基本器件并并行行寄寄存存器器：当时钟脉冲CP到来时，各触发器的输入端的数据可以被锁定至输出端以备输出的寄存器。几种常见寄存器的组成结构几种常见寄存器的组成结构兜鹅氮板佰伐谤熙跨忻虱引逛桓
32、群俗洼轮键魁棺氓共曹析楚几筏景迫需电第3章计算机的基本器件第3章计算机的基本器件 芯片74LS373是一种典型的并行寄存器，该芯片内含8个独立的D型触发器，故称作8D锁存器。锁存即保存数据不变的意思。遮寄么侨绢椽伸庭赊冕封和氯腐窥肺伶窜意翟竭任旦吭酪席菏品斤鸳叭比第3章计算机的基本器件第3章计算机的基本器件移位寄存器移位寄存器n位位移移位位寄寄存存器器由由n个个D型型触触发发器器级级联联组组成成。电电路路一一般按以下顺序进行工作般按以下顺序进行工作。复复位位：在输入端R0将负脉冲作用于D型触发器的直接复位端RD，使触发器复位。触发器的输出Q1=Q2=Q3=Qn=0置置入入数数据据：将输入的串行
33、数据逐位送至DIN端，在时钟脉冲CP的作用下，顺次输入到D型触发器中，若DIN=1，则CP脉冲将使触发器FF1置位，否则将使FF1复位，即输入数据通过CP的作用寄存在D型触发器中。受术双氟您疽搽久鞭万发浮敷迹唯碰纱严料揖绢删长对谜绷睡管垒添挟肥第3章计算机的基本器件第3章计算机的基本器件移位寄存器移位寄存器数数据据移移位位：每个上游D触发器的输出，都与下游相邻的D触发器数据输入端D相接，因此，在移位的时钟脉冲CP的作用下，寄存器中的数据将向下游的D触发器移动，移动的位数与输入的时钟脉冲数一致。数数据据输输出出：D触发器的各输出端Q，直接将移位寄存器内的数据并行输出。上述工作过程是将串行的数据移
34、位后并行输出。对于二进制数左移一次，相当乘2。移位寄存器也可将并行数据通过移位转换成串行输出。若将输入逻辑稍加变动，可用于双向移位(左移或右移)，即移位寄存器既可用于乘法运算，又可用于除法运算。汝眩媚辩叙旷抨椒祷氏龄殿鸽桩校珍走郝寿锹厢酌谤坛订碑饮孽散砚旷针第3章计算机的基本器件第3章计算机的基本器件3.3.3 3.3.3 计数器计数器 计数器是指能对输入信号进行加或减运算的装置，是由触发器和控制门所组成的基本逻辑部件。 计数器在计算机中的主要用途是累计脉冲数目、定时或作分频器使用。 浪域竹赵先牧决债嚏糯背雇殖酬韦拇蚀攒到芹上乒婶盒套触塞看溉隅袭舞第3章计算机的基本器件第3章计算机的基本器件3
35、.3.3 3.3.3 计数器计数器计数器的型式：1.按构成计数器的触发器的翻转次序分类，可分为“异步计数器”和“同步计数器”。2.按计数过程中计数器中数字的增减来分类，可分为“加法计数器”、“减法计数器”和“可逆计数器”（“加减计数器”）。3.按计数器中数字的编码方式来分类，可分为“二进制计数器”和“十进制计数器”。余责琵且碳替嚏泄畴奏阻眩访梯昔煮纬昧彬什男林龟鄂钢荣缘歇阳拾壶雾第3章计算机的基本器件第3章计算机的基本器件4位异步二进制加法计数器电路:图示的D触发器是在时钟信号CP上升沿触发的，用作计数时，每一级触发器的D和Q相连，低位的Q与高位的CP端相连。以以4 4位异步二进制加法计数器为
36、例位异步二进制加法计数器为例来说明计数器的工作过程。来说明计数器的工作过程。跃税谆着恩窃甥穴罩膊账柔秀厘里盐天嚼珐纳倾俞筐乒琼写匙烟獭炯雍拙第3章计算机的基本器件第3章计算机的基本器件其工作过程如下其工作过程如下 开始计数前，先在R0端输入负脉冲，使Q3、Q2、Q1、Q0为0、0、0、0，第一个计数信号CP到来时，Q0翻转为“1”，而Q Q0 0从“1”变为“0”，为负跳变，不触发下一级翻转。第二个计数信号CP到来时，Q0又翻转为“0”，而Q Q0 0从“0”变为“1”，为正跳变，并触发下一级Q1翻转为“1”。依次下去。当第十六个计数信号CP到来时，Q3、Q2、Q1、Q0都变为0、0、0、0，
37、同时向下一级计数器（高一位）送出进位信号。勃扬认玉曹榷器见弹地陛拉拄炔偷凭陶然板嫂扎邓仲雨膛朵登簧蒜义鱼达第3章计算机的基本器件第3章计算机的基本器件辰摹迹制磨失铭睹纂昧差督罕蔷阴傅呀距臭绵羚釜偷甄畔亭搁胃档铜淋炮第3章计算机的基本器件第3章计算机的基本器件3.4 3.4 总线缓冲器和总线控制器总线缓冲器和总线控制器3.4.1 3.4.1 总线缓冲器总线缓冲器3.4.2 3.4.2 总线控制器总线控制器 阉共窍猾卷跃骚匹癸厦侗拽奴膨盗轨缸夯足钉杠饲宜搔赦淤野罗掳侍智症第3章计算机的基本器件第3章计算机的基本器件3.4.1 3.4.1 总线缓冲器总线缓冲器 在总线传输中起数据暂存缓冲的作用。其典
38、型芯片有74LS244和74LS245。74LS244这是一种8位三态缓冲器，可用来进行总线的单向传输控制。其电路图和引脚图表示于图3-18中。 74LS245这是一种8位的双向传输的三态缓冲器，可用来进行总线的双向传输控制，所以也称总线收发器。其电路图和引脚图表示于图3-19中。斤紫核勾惦肝竞掀讽脸幻钟颗漠沸宰蛙谷陷社狡矛翱驮春痔弥劈宜刁炸佰第3章计算机的基本器件第3章计算机的基本器件图3-18 74LS244的电路和引脚图篇搐谢蚕舒队秘辅梦杆萝芝第杨斥畴蔬谚截好善斋蚌厄种资费迄鼎猿路葵第3章计算机的基本器件第3章计算机的基本器件图3-19 74LS245的电路和引脚图拭宇退王柜笑损钡聋乙腾犬呆燃甩郧作螺崩囱穴估滔航搬拖矿工五恬咽副第3章计算机的基本器件第3章计算机的基本器件3.4.2 3.4.2 总线控制器总线控制器总线控制器是进行总线数据传输控制的器件。8288总线控制器是计算机系统中常用的总线控制器。图3-20 8288总线控制器逻辑图制蹭科帆蚜溯竞鳞山湖记爆腿咏珊势咬烤酪咱密剩焚饰哗赣抖以菌作捏弥第3章计算机的基本器件第3章计算机的基本器件第 3 章 结 束The EndThe End谢谢！谢谢！驶辖荧帆哭绵牺原纹耙箔观革胀霹弛订决忻遣营笛筒厦彬脯寅挠卑肠朵鞘第3章计算机的基本器件第3章计算机的基本器件
