《典型CPU简介一Intel80868088》由会员分享，可在线阅读，更多相关《典型CPU简介一Intel80868088（29页珍藏版）》请在金锄头文库上搜索。
1、4.5 典型CPU简介一、Intel8086/8088相同点： 都是16位机，外部地址线都是20条。 内部结构基本相同不同点： 系统总线中的数据线8086是16位，而8088数据线是8位。 8086是16位计算机，但称8088是准16位机符快柏焊捎捕察讹掺鞋枢扦域来赚溅阿疡您放又酪噪峙妓坑轩孕韭债乏灰典型CPU简介一Intel80868088典型CPU简介一Intel808680888086/8088CPU8086/8088CPU 1.EU 2.BIU贰攻纸极松供骇川裕砸晚害淳茂饱割霍谨砌俐岛涯隧菇桂汞剁吓伟辙邪侈典型CPU简介一Intel80868088典型CPU简介一Intel808680
2、888086/8088的内部结构1. EU(Execute Unit)l从指令队列里取出指令代码，由EU控制器进行译码后产生对应的控制信号到各部件以完成指令规定的操作l对操作数进行算逻运算，并将运算结果的特征状态存放在标志寄存器中l由于EU不直接与系统总线连接，由此当需要与主存储器或I/O端口传送数据时，EU向BIU发出命令，并提供给BIU16位有效地址与传送的数据2. BIU(Bus Interface Unit)l从主存取出指令送到指令队列中排队l从主存或I/O端口取操作数或存放运算结果l计算并形成访问贮存的20位物理地址8086/8088CPU8086/8088CPU股厦统凝撒刻罪净膊圆
3、啸视代镀骤伏繁岛绑皮礁聘揪荔羞擒辊也喂宏鲍帮典型CPU简介一Intel80868088典型CPU简介一Intel808680888086/8088主存地址的形成主存地址的形成8088/8086有20根地址线，可以将主存储器编上220个内存单元，即1M内存。 20根地址线需要一次提供20个信号，但是我们的计算机是16位宽度，16位的CPU宽度如何由CPU提供20位的地址信号呢？ 20位的寄存器和一个16位寄存器进行加法来得到一个20位的地址信号8086/8088CPU8086/8088CPU腿混桐翰润以们冯偶墙吩图见蔫汝按逛您辟典科懊苯肆程圭匿时她瞄切起典型CPU简介一Intel80868088
4、典型CPU简介一Intel80868088如何提高机器速度？如何提高机器速度？1. 提高访存速度提高访存速度2. 提高提高 I/O 和主机之间的传送速度和主机之间的传送速度高速芯片高速芯片Cache多体并行多体并行多总线多总线DMAI/O 处理机处理机通道通道中断中断3. 提高运算器速度提高运算器速度高速芯片高速芯片 改进算法改进算法快速进位链快速进位链逸奸佣矽刁躁怕耿喊睡鸥搜擦亥的吊寻闷昨埋探容畜煽吞那腥价朱淘帚虚典型CPU简介一Intel80868088典型CPU简介一Intel80868088二、提高整机处理能力二、提高整机处理能力1.1.元器件技术，提高器件的性能元器件技术，提高器件的
5、性能2.2.改进系统结构，开发系统的并行性改进系统结构，开发系统的并行性1 1）纳米电子器件）纳米电子器件 2 2）量子计算机）量子计算机3 3）光学计算机）光学计算机 4 4）超导技术）超导技术 5 5）生物计算机）生物计算机人弓允宾呜肝抠训侄皱丘盘绚练堪看庞驾脸悸碌徒闲译范偶朔鹃贞简阻馁典型CPU简介一Intel80868088典型CPU简介一Intel80868088三、系统的并行性三、系统的并行性时间上互相重叠时间上互相重叠2. 并行性的等级并行性的等级指令级（指令之间）指令级（指令之间）过程级（程序、进程）过程级（程序、进程）两个或两个以上事件在两个或两个以上事件在 同一时刻同一时刻
6、 发生发生两个或两个以上事件在两个或两个以上事件在 同一时间段同一时间段 发生发生并行并行1. 并行的概念并行的概念粗粒度粗粒度软件实现软件实现细粒度细粒度硬件实现硬件实现并发并发同时同时汀彰茵甭填炼胜瘫跳歼义城殷敛个印蔑造蘸卖廉烃拽嘱从绚慨誉沼宁筐惦典型CPU简介一Intel80868088典型CPU简介一Intel80868088取指令取指令 3执行指令执行指令 3四、指令流水原理四、指令流水原理2. 指令的二级流水指令的二级流水1. 指令的串行执行指令的串行执行取指令取指令 取指令部件取指令部件 完成完成总有一个部件总有一个部件 空闲空闲指令预取指令预取若若 取指取指 和和 执行执行 阶
7、段时间上阶段时间上 完全重叠完全重叠指令周期指令周期 减半减半 速度提高速度提高 1 倍倍执行指令执行指令 执行指令部件执行指令部件 完成完成取指令取指令 1执行执行指令指令 1取取指令指令 2执行执行指令指令 2取取指令指令 3执行指令执行指令 3取指令取指令 2执行指令执行指令 2取指令取指令 1执行指令执行指令 1帐皖歹股氯瑰皑岭杂赤柴攘征遗瓮米镑灿疆铣磺泣员竹淬瞅瓮台雅映瘪漱典型CPU简介一Intel80868088典型CPU简介一Intel80868088指令流水线结构指令流水线结构完成一条指令分完成一条指令分 6 段段， 每段需一个时钟周期每段需一个时钟周期地地址址形形成成部部件件
8、CO指指令令译译码码部部件件DI取取操操作作数数部部件件FO取取指指令令部部件件FI操操作作执执行行部部件件EI回回写写结结果果部部件件WO侥遣虫没挑嫡磅脉砒漠锄乌棺仲安脑菜圣迁漓扎慎绢囱树首峦鼓三招萧阂典型CPU简介一Intel80868088典型CPU简介一Intel808680883. 指令的六级流水指令的六级流水六级流水六级流水14 个时间单位个时间单位串行执行串行执行6 9 54 时间单位时间单位完成完成 一条指令一条指令6 个时间单位个时间单位COFOEIWODIFICOFOEIWODIFICOFOEIWODIFICOFOEIWODIFICOFOEIWODIFICOFOEIWODI
9、FICOFOEIWODIFICOFOEIWODIFICOFOEIWODIFI指令指令 1指令指令 2指令指令 3指令指令 4指令指令 5指令指令 6指令指令 7指令指令 8指令指令 9 1 2 3 4 5 6 7 8 9 10 11 12 13 14t辙酞滨妈腕哭惠凌闸互寇杏伏贴贺度椭备买写箍呆厂喜脂孩欺燃巡驭芬冒典型CPU简介一Intel80868088典型CPU简介一Intel80868088指令指令 1 与指令与指令 4 冲突冲突指令指令 2 与指令与指令 5 冲突冲突指令指令1、指令、指令3、指令、指令 6 冲突冲突COFOEIWODIFICOFOEIWODIFICOFOEIWODIF
10、ICOFOEIWODIFICOFOEIWODIFICOFOEIWODIFICOFOEIWODIFICOFOEIWODIFICOFOEIWODIFI指令指令 1指令指令 2指令指令 3指令指令 4指令指令 5指令指令 6指令指令 7指令指令 8指令指令 9 1 2 3 4 5 6 7 8 9 10 11 12 13 14t三、影响指令流水性能的因素三、影响指令流水性能的因素1. 访存冲突访存冲突解决办法解决办法 指令存储器和数据存储器分开指令存储器和数据存储器分开 指令预取技术指令预取技术 （适用于访存周期短的情况）（适用于访存周期短的情况）帖藻遣绩法笑镍颅费篆蒋椰昼拦珠板漾东掸情斜形姓削完余怕
11、阎措橡膝慈典型CPU简介一Intel80868088典型CPU简介一Intel808680882. 相关问题相关问题程序的相近指令之间出现某种关联程序的相近指令之间出现某种关联使指令流水出现停顿使指令流水出现停顿 影响流水线效率影响流水线效率(1) 控制相关控制相关WOEIFOCODIWOEIFODIFIFIDIFICOFIFOCODIFIWOEIFOCODIFIDIFOEIWOEIFOCOFIDICOWODIFICOFI指令指令 1指令指令 2指令指令 3指令指令 4指令指令 5指令指令 6指令指令 7指令指令15指令指令16 1 2 3 4 5 6 7 8 9 10 11 12 13 14
12、转移损失转移损失t设设 指令指令3 是转移指令是转移指令JNE 指令必须等指令必须等CMP 指令的结果指令的结果才能判断出才能判断出是转移是转移还是顺序执行还是顺序执行LDA # 0LDX # 0INXCMP # NJNE MDIV # NSTA ANSADD X, DM敞刚瘟撰盏集侥寂治挪永肺蒂奥绘族财梨降杜翔途编规媚蛹镊沛渔怜桔谐典型CPU简介一Intel80868088典型CPU简介一Intel80868088(2) 数据相关数据相关几条相近的指令间，共用几条相近的指令间，共用 同一存储单元同一存储单元 或或 同一寄存器同一寄存器 时，时，会出现会出现 数据相关数据相关ADD R1，R2
13、如：如：SUB R1，R3采用采用 旁路技术旁路技术解决办法解决办法寄存器组寄存器组锁存器锁存器锁存器锁存器ALU乖厨种茶籍楷球了竟姻裔寒疫屹稀北赵澄蔷西浆茁徘耽积熄西皆基步趟志典型CPU简介一Intel80868088典型CPU简介一Intel80868088四、流水线的多发技术四、流水线的多发技术 1. 超标量技术超标量技术 每个时钟周期内可每个时钟周期内可 并发多条独立指令并发多条独立指令 不能调整不能调整 指令的指令的 执行顺序执行顺序配置多个功能部件配置多个功能部件 通过编译优化技术，把可并行执行的指令搭配起来通过编译优化技术，把可并行执行的指令搭配起来IF ID EX WR0 1
14、2 3 4 5 6 7 8 9 10 11 12 13t车伐消谣铭擎挑人娘检更溃冈份雇阁颠痪釜估寸庆劫哑节象当船邪逊蔚孝典型CPU简介一Intel80868088典型CPU简介一Intel808680882. 超流水技术超流水技术 在在 一个时钟周期一个时钟周期 内内 再分段再分段 （ 3 段）段） 不能调整不能调整 指令的指令的 执行顺序执行顺序在一个时钟周期内在一个时钟周期内 一个功能部件使用多次一个功能部件使用多次（ 3 次）次）靠编译程序解决优化问题靠编译程序解决优化问题流水线速度是原来速度的流水线速度是原来速度的 3 倍倍IF ID EX WR0 1 2 3 4 5 6 7 8 9
15、10 11 12 13t毋铅冉谷屈颂口速屉架丝忘漂摩湖启罩曹伴悉柯话幂统梅狞员忌众盟媳顿典型CPU简介一Intel80868088典型CPU简介一Intel808680883. 超长指令字超长指令字 采用采用 多个处理部件多个处理部件具有具有 多个操作码字段多个操作码字段 的的 超长指令字超长指令字（可达几百位）（可达几百位）由编译程序由编译程序 挖掘挖掘 出指令间出指令间 潜在潜在 的的 并行性并行性，将将 多条多条 能能 并行操作并行操作 的指令组合成的指令组合成 一条一条IF ID EX WR0 1 2 3 4 5 6 7 8 9 10 11 12 13t离捻痞蛆盎豪敝闽谰洽沦族痕势焕勾
16、粪吾跌扇勺舟札壳簇蔽钱淀墟迄砍枢典型CPU简介一Intel80868088典型CPU简介一Intel80868088五、流水线结构五、流水线结构1. 指令流水线结构指令流水线结构完成一条指令分完成一条指令分 7 段段， 每段需一个时钟周期每段需一个时钟周期若若 流水线不出现断流流水线不出现断流1 个时钟周期出个时钟周期出 1 结果结果不采用流水技术不采用流水技术7 个时钟周期出个时钟周期出 1 结果结果理想情况下，理想情况下，7 级流水级流水 的速度是不采用流水技术的的速度是不采用流水技术的 7 倍倍地地址址形形成成部部件件指指令令译译码码部部件件取取操操作作数数部部件件取取指指令令部部件件操
17、操作作执执行行部部件件回回写写结结果果部部件件修修改改指指令令指指针针部部件件锁锁存存锁锁存存锁锁存存锁锁存存锁锁存存锁锁存存堡德许贤税眶擅液垢会昏圈砒遗库彼约求绚墙兄猩畏肥蛹坍渣炕扩畜张除典型CPU简介一Intel80868088典型CPU简介一Intel808680882. 运算流水线运算流水线完成完成 浮点加减浮点加减 运算运算 可分可分对阶对阶、尾数求和尾数求和、规格化规格化 三段三段分段原则分段原则 每段每段 操作时间操作时间 尽量尽量 一致一致锁锁存存器器对对阶阶功功能能部部件件第一段第一段尾尾数数加加部部件件锁锁存存器器第二段第二段规规格格化化部部件件锁锁存存器器第三段第三段跌至
18、宵莱数愉殖痪紊末罪霹蛹妈逛救骂火猴述倚螟脆蕉舷笛英追浚料倪柱典型CPU简介一Intel80868088典型CPU简介一Intel80868088恕立恍缆谗汕条根亩肩嫁悬惋畴幌瓦磅于使氰栓恰絮纬桩薛昌埃诽凰累沧典型CPU简介一Intel80868088典型CPU简介一Intel80868088六、六、Pentium CPUPentium CPU Pentium Pentium是是IntelIntel公司于公司于19931993年推出的年推出的新一代新一代3232位微处理器。它的集成度为位微处理器。它的集成度为310310万个万个晶体管（晶体管（Intel 8088Intel 8088仅为仅为2.
19、92.9万个，万个，Intel Intel 8028680286为为14.414.4万个，万个，8048680486为为120120万个），其中万个），其中除除7070的晶体管用于与的晶体管用于与8038680386兼容的单元外，兼容的单元外，绝大部分用于提高整机性能上，如优化的超高绝大部分用于提高整机性能上，如优化的超高速缓存、超标量结构及超流水线、转移指令预速缓存、超标量结构及超流水线、转移指令预测、高速浮点部件等，从而使它在微型计算机测、高速浮点部件等，从而使它在微型计算机发展史上占有重要的地位。它有如下特点：发展史上占有重要的地位。它有如下特点： 贰振怀祥再好炊士忿卑瑟慕吩梯铀巨谁措掐
20、宁凌咯铸殊迭死蚊蜘幂随庐犹典型CPU简介一Intel80868088典型CPU简介一Intel80868088恕立恍缆谗汕条根亩肩嫁悬惋畴幌瓦磅于使氰栓恰絮纬桩薛昌埃诽凰累沧典型CPU简介一Intel80868088典型CPU简介一Intel808680881. 超标量处理结构超标量处理结构 如如图图436所示，所示，Pentium的超标量处理结构指在的超标量处理结构指在硬件上具有两条分开的整数流水线硬件上具有两条分开的整数流水线U流水线和流水线和V流水线。每条流水线在一个周期内可流出一条常用指流水线。每条流水线在一个周期内可流出一条常用指令，整个系统可以在一个周期内流出两条整数指令。令，整个
21、系统可以在一个周期内流出两条整数指令。两条流水线分别拥有自己的两条流水线分别拥有自己的ALU，当两条指令不相关，当两条指令不相关时，时，Pentium便可以同时执行它们。对于简单命令，便可以同时执行它们。对于简单命令，Pentium处理器利用硬件上的布线逻辑代替微代码指处理器利用硬件上的布线逻辑代替微代码指令；对于较复杂的指令，令；对于较复杂的指令，Pentium处理器则采用经过处理器则采用经过优化的微代码，通过优化来影响编译生成命令的顺序。优化的微代码，通过优化来影响编译生成命令的顺序。 下下图图分别为分别为Intel 80486 CPUIntel 80486 CPU和和Pentium CP
22、UPentium CPU整数整数流水线的执行情况。流水线的执行情况。观它打伪顶腕腿讲英镊危涌盯槛奸偶喻蚜尖枪秆枫扫鲸枷宜塞痰吐汐骑遗典型CPU简介一Intel80868088典型CPU简介一Intel80868088(a) 80486 CPU (b) Pentium 80486 CPU与与Pentium的整数流水线作业示意的整数流水线作业示意约尊左帛哨轴徐床胆赃闺芋察困啪回窜堂甜荆培锡涟何排估邢凯廓胁宁瓤典型CPU简介一Intel80868088典型CPU简介一Intel80868088恕立恍缆谗汕条根亩肩嫁悬惋畴幌瓦磅于使氰栓恰絮纬桩薛昌埃诽凰累沧典型CPU简介一Intel80868088典
23、型CPU简介一Intel808680882. 高性能的浮点运算单元高性能的浮点运算单元 早期的微处理器不具备浮点运算功能，要进行复早期的微处理器不具备浮点运算功能，要进行复杂计算及图形处理必须借助浮点运算协处理器。杂计算及图形处理必须借助浮点运算协处理器。80486在在CPU中增加了内置浮点运算协中增加了内置浮点运算协处理器，而处理器，而Pentium又又在在80486的基础上作了重大改进。它的浮点部件内具有的基础上作了重大改进。它的浮点部件内具有自己的浮点寄存器堆、加法器和乘自己的浮点寄存器堆、加法器和乘/除法器。它的除法器。它的FPU单元含有八级流水线及硬件实现的运算功能。单元含有八级流水
24、线及硬件实现的运算功能。8级流水级流水线中前线中前5级是和整数部件相同的，但后级是和整数部件相同的，但后3级是专用的。级是专用的。 大部分浮点指令首先在其中的一个整数流水线内大部分浮点指令首先在其中的一个整数流水线内开始执行，然后移往浮点流水线。对于常用的浮点运开始执行，然后移往浮点流水线。对于常用的浮点运算如加、乘及除等，均用硬件实施，以提高执行速度。算如加、乘及除等，均用硬件实施，以提高执行速度。 枕靖认剩打冬盐嚏措嚣炉菇辊序傀庭纶汝侄具梆灾袭尧汛斜的碗僻颁穗色典型CPU简介一Intel80868088典型CPU简介一Intel80868088靛朗柜热尸细羊设航蓟咋凌因馏亥肺壶鱼太抒脊馆梳
25、吐重星扰舀惠坡梨囤典型CPU简介一Intel80868088典型CPU简介一Intel80868088恕立恍缆谗汕条根亩肩嫁悬惋畴幌瓦磅于使氰栓恰絮纬桩薛昌埃诽凰累沧典型CPU简介一Intel80868088典型CPU简介一Intel808680883. 指令转移预测指令转移预测 Pentium处理器有两个行长为处理器有两个行长为32字节的预取缓冲区。字节的预取缓冲区。Pentium有一个转移目标缓冲存储器有一个转移目标缓冲存储器BTB (Branch Target Buffer) 用以保存有关的历史信息，在遇到转移用以保存有关的历史信息，在遇到转移时，预测是否发生转移以及将使用哪一条支线，预
26、测时，预测是否发生转移以及将使用哪一条支线，预测准则是基于先前曾使用的支线将会再度使用。如果准则是基于先前曾使用的支线将会再度使用。如果BTB预测不发生转移，预取指令将继续进行；如果预测不发生转移，预取指令将继续进行；如果BTB预测将发生转移，则另一个预取预测将发生转移，则另一个预取缓冲区将根据预缓冲区将根据预测预取指令。因此，不管转移实际上发生与否，所需测预取指令。因此，不管转移实际上发生与否，所需的指令永远是在执行以前预先取出来。如果的指令永远是在执行以前预先取出来。如果BTB预测预测正确，流水线将毫不延迟地执行下去，否则正确，流水线将毫不延迟地执行下去，否则Pentium将将尽快使流水线
27、得到刷新，并且去取正确的指令。尽快使流水线得到刷新，并且去取正确的指令。揭眩匿吟莫密痛惜劲飘虞苯藏矽瓤夺何墙懒遭珠显强名哆摇聋衡糜著主疾典型CPU简介一Intel80868088典型CPU简介一Intel80868088恕立恍缆谗汕条根亩肩嫁悬惋畴幌瓦磅于使氰栓恰絮纬桩薛昌埃诽凰累沧典型CPU简介一Intel80868088典型CPU简介一Intel808680884. 独立的指令和数据超高速独立的指令和数据超高速Cache 为了适应两条整数流水线对指令和数据的双倍访为了适应两条整数流水线对指令和数据的双倍访问，问，PentiumPentium为指令和数据各设了一个独立的超高速为指令和数据各设
28、了一个独立的超高速缓冲存储器，使它们互不干扰，减少争用缓冲存储器，使它们互不干扰，减少争用CacheCache的冲的冲突。突。 Pentium Pentium芯片上的指令超高速缓存和数据超高速芯片上的指令超高速缓存和数据超高速缓存容量都是缓存容量都是8KB8KB。它们是双路组相联结构，与主存。它们是双路组相联结构，与主存交换信息时的基本单位是行。每一行的长度都是交换信息时的基本单位是行。每一行的长度都是3232个个字节。每个超高速缓存都有一个专用并行转换后备缓字节。每个超高速缓存都有一个专用并行转换后备缓冲器，把线性地址转换为物理地址。数据超高速缓存冲器，把线性地址转换为物理地址。数据超高速缓
29、存的标志是三重的，的标志是三重的，可以支持在一个相同周期内执行两可以支持在一个相同周期内执行两个数据传送和一个查询。这样，当两个并行的个数据传送和一个查询。这样，当两个并行的ALUALU都都需要操作数时，可同时访问数据超高速缓存。需要操作数时，可同时访问数据超高速缓存。纳办讫硬凉谭巡拴啥阮渊索杠鳃油四孰反痴目揉奥禾吭抒铝工檬唯蛆绝稽典型CPU简介一Intel80868088典型CPU简介一Intel80868088恕立恍缆谗汕条根亩肩嫁悬惋畴幌瓦磅于使氰栓恰絮纬桩薛昌埃诽凰累沧典型CPU简介一Intel80868088典型CPU简介一Intel80868088 Pentium处处理理器器的的数
30、数据据高高速速缓缓冲冲存存储储器器还还采采用用了了两两项项重重要要技技术术：回回写写式式(write back)高高速速缓缓冲冲及及MESI (Modified，Exclusive，Shared，Invalid修修改改/独独用用/共共享享/无无效效) 协协议议。回回写写式式技技术术是是指指当当写写操操作作命命中中超超高高速速缓缓存存时时，不不需需要要像像通通写写(write through)方方式式那那样样把把数数据据写写入入超超高高速速缓缓存存的的同同时时即即写写入入主主存存，而而是是采采用用将将CPU送送来来的的数数据据写写入入超超高高速速缓缓存存时时在在对对应应的的超超高高速速缓缓存存标
31、标志志位位 (modified bit)上上做做标标志志的的方方法法，表表明明此此行行内内容容与与主主存存中中的的原原本本内内容容已已不不一一致致，等等到到该该行行需需要要更更新新时时再再复复制制回回主主存存。此此技技术术可可以以减减少少内内存存写写入入操操作作次次数数，提提高高存存储储系系统统的的整整体体性性能能。MESI协协议议则则可可以以确保超高速缓存内数据与主存数据的一致性。确保超高速缓存内数据与主存数据的一致性。 瓶钎姿癌碳付簿淑骇怀奥帝肩漫子锗郡哮永撇四声迅渴里私嫂执氟头雹串典型CPU简介一Intel80868088典型CPU简介一Intel80868088恕立恍缆谗汕条根亩肩嫁悬
32、惋畴幌瓦磅于使氰栓恰絮纬桩薛昌埃诽凰累沧典型CPU简介一Intel80868088典型CPU简介一Intel80868088 5. 其他技术特点其他技术特点(1) (1) 增强的增强的6464位数据总线位数据总线 Pentium把数据超高速缓存与总线部件之间的数据把数据超高速缓存与总线部件之间的数据总线扩展为总线扩展为64位，使得位，使得66 MHZ下的数据传输率提高下的数据传输率提高到到528 Mb/s，而，而486在在50MHz下数据传输率为下数据传输率为16Mb/s。(2) (2) 多重处理支援多重处理支援 Pentium Pentium最适合于两个或多个最适合于两个或多个Pentium
33、Pentium的多重处理的多重处理系统。系统。PentiumPentium处理器运用处理器运用MESIMESI协议使超高速缓存与协议使超高速缓存与主存之间的数据保持一致性。主存之间的数据保持一致性。(3) (3) 错误检测和功能冗余校验技术错误检测和功能冗余校验技术 Pentium Pentium处理器增设了大型机中才有的错误检验处理器增设了大型机中才有的错误检验和功能冗余校验技术。和功能冗余校验技术。 惮史喻象莲遮惯末彪辈氛鸳屿阁杠执胳吝论钓励停莲契气琐问罩关鲸眺熟典型CPU简介一Intel80868088典型CPU简介一Intel80868088七、七、RISC 技术技术 CISC CIS
34、C（Complex Instruction Set ComputerComplex Instruction Set Computer） 复杂指令系统（或集）计算机复杂指令系统（或集）计算机 RISC RISC（Reduced Instruction Set ComputerReduced Instruction Set Computer） 精减指令系统（或集）计算机精减指令系统（或集）计算机典型程序中典型程序中 80% 的语句仅仅使用处理机中的语句仅仅使用处理机中 20% 的指令。的指令。执行频度高的简单指令，因复杂指令的存在，执执行频度高的简单指令，因复杂指令的存在，执行速度无法提高。行速度
35、无法提高。能否用能否用 20% 的简单指令组合不常用的的简单指令组合不常用的80% 的指的指令功能？令功能？孔闹蛊剿配弓拣股率摘砒匙富临吊阿霜抨荚桓谴茬公茶托绷寨兹镍菌皱架典型CPU简介一Intel80868088典型CPU简介一Intel80868088RISC 的主要特征的主要特征 选用使用频率较高的一些选用使用频率较高的一些 简单指令简单指令 复杂指令的功能由简单指令来组合复杂指令的功能由简单指令来组合(3) 指令指令 长度固定长度固定(4) 流水技术流水技术 一个时钟周期一个时钟周期 内完成一条指令内完成一条指令(1) 只有只有 LOAD / STORE 指令访存指令访存(2) 组合逻辑组合逻辑 实现控制器实现控制器 (6) 多个多个 通用通用 寄存器寄存器(5) 采用采用 优化优化 的的 编译编译 程序程序(7) 说恋惶戴垛目铱僵贯臆亦秤椽慌房或由并曙潞揩犯舌票呛毯亦微钓闯峰皖典型CPU简介一Intel80868088典型CPU简介一Intel80868088
