《2022年数电实验之计数文件》由会员分享，可在线阅读，更多相关《2022年数电实验之计数文件（5页珍藏版）》请在金锄头文库上搜索。
1、计数器一实验目的1、 掌握中规模集成计数器的逻辑功能及使用方法。2、 学习运用集成电路芯片计数器构成N位十进制计数器的方法。二实验原理计数器是一个用以实现计数功能的时序器件，它不仅可以用来记忆脉冲的个数，还常用于数字系统的定时、分频和执行数字运算以及其它特定的逻辑功能。计数器种类很多，按构成计数器中的各个触发器输出状态更新是否受同一个 CP脉冲控制来分，有同步和异步计数器，根据计数制的不同，分为二进制、十进制和任意进制计数器。根据计数的增减趋势分，又分为加法、减法和可逆计数器。另外，还有可预置数和可编程功能的计数器等。目前，无论是 TTL还是 CMOS 集成电路，都有品种较齐全的中规模集成计数
2、器芯片。如：异步十进制计数器74LS90 ，4 位二进制同步计数器74LS93 ，CD4520 ，4位十进制计数器 74LS160 、 74LS162 ； 4 位二进制可预置同步计数器CD40161 、74LS161 、74LS163 ；4 位二进制可预置同步加 / 减计数器 CD4510 、CD4516 、74LS191 、74LS193 ；BCD码十进制同步加 / 减计数器74LS190 、74LS192 、CD40192等。 使用者只要借助于器件手册提供的功能表和工作波形图以及引出端的排列就能正确使用这些器件。例如 74LS192 同步十进制可逆计数器，具有双时钟输入十进制可逆计数功能；
3、异步并行置数功能；保持功能和异步清零功能。74192 功能见表19.1 中。输入输出注CR LDCPU CPDD3 D2 D1 D0Q3n+1 Q2n+1 Q1n+1 Q0n+11 X X X X X X X 0 0 X X d3d2d1d0 0 1 1 X X X X 0 1 1 X X X X 0 1 1 1 X X X X 0 0 0 0 d3d2d1d0加法计数减法计数保持异步清零异步置数nnUQQCPCO03nnnnDQQQQCPBO01231COBO表 19.1 *表中符号和引脚符号的对应关系：CR = CLR清零端；LD= LOAD 置数端（装载端）CPU = UP加计数脉冲输入
4、端CPD = DOWN 减计数脉冲输入端CO 非同步进位输出端（低电平有效）名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 1 页，共 5 页 - - - - - - - - - 2 BO非同步借位输出端（低电平有效）D3 D2 D1 D0 = D C B A计数器数据输入端QD QC QB QA计数器数据输出端根据功能表我们可以设计一个特殊的12 进制的计数器，且无0 数。如图19.1 所示：当计数器计到13 时，通过与非门产生一个复位信号，使第二片74LS192 （时十位） 直接
5、置成 0000， 而第一片 74LS192计时的个位直接置成0001；从而实现了 112 的计数。注：将第一片74LS192的输出 QD QC QB QA接到实验箱中显示译码器的输入端D、C、B、A；其它按下图连接即可验证电路的正确性。图 19.1三 实验器件数字实验箱集成电路芯片74LS1602 ；74LS1922；74LS00 ；74LS1632 集成电路引脚如图19.2 所示图 19.2 四实验内容1. 测试 74LS163计数器的逻辑功能。74LS163为二进制 4 位并行输出的计数器， 它有并行装载输入和同步清零输入端。 74LS163的技术参数：名师资料总结 - - -精品资料欢迎
6、下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 2 页，共 5 页 - - - - - - - - - 3 电源电压VCC=+5V；应用、测试温度范围074；输入时钟频率25MHz；时钟脉冲宽度25ns；清零时钟脉冲宽度20ns。74LS163功能见表 19.2：输入输出CLRLOADENP ENT CP D3 D2D1 D0Q3n+1Q2n+1Q1n+1Q0n+1 RCO 0X X X X X X X 1 1 X X d3 d2 d1 d01 1 1 1 X X X X 1 1 0 X X X X X X 1 1 X
7、 0 X X X X X 0 0 0 0 d3 d2 d1 d0 计数保持保持0 0 表 19.2 1、根据功能表依次验证74LS163的逻辑功能。2、 改变这个二进制计数器为十进制计数器，连接线如下图， 即用一个与非门，其两个输入取自QA和 QD，输出接清零端CLR。当第九个脉冲结束时，QA和QD都为“ 1”信号输出，则与非门输出为低电平“0”加到 CLR 端，但因 CLR为同步清零端，此时虽已建立清零信号，并不执行清零，只有第十个时钟脉冲到来后 74LS163才被清零，这就是同步的意义所在。并验证你搭的电路如图19.3 是否如同一个模 10 计数器。图 19.3 3、用两个 74LS163
8、连接成一个两位十进制计数器如图19.4。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 3 页，共 5 页 - - - - - - - - - 4 图 19.4 因为在级联同步计数器时，可用低位的计数器的进位端（RCO）加到高位计数器的片选端（ ENT 或 ENP）来完成。因此，如果K 级有一个进位输出时，表明它计数计到了最大值。下一级，即K+1 级应该被启动，下一个时钟应使 K+1 级增加 1 同时 K 级复位为 0，进位输出被清零，电路如图19.4。2. 测试 74LS192同步
9、十进制可逆计数器的逻辑功能。计数脉冲由单次脉冲源提供，清零端CLR、置数端 LOAD 、数据输入端 A、B、C、D 分别接逻辑开关，输出端QDQCQBQA接实验箱中的一个七段显示器件的译码器输入端 A、B、C、D，CO 和 BO 接 01 指示器插口，按74LS192 的功能表逐项测试并判断该集成电路的逻辑功能。1、清零令 CR=1，其它输入为任意状态， 这时 QDQCQBQA=0000， 译码数字显示为0。清零后令 CLR=0。2、置数CLR=0，DOWN 和 UP 为任意态，数据输入端输入任意一组二进制数，令LOAD=0 ，观察计数译码显示输出，预置的功能是否正确，即输出显示是否为输入的一
10、组二进制数。若是，则置LOAD=1 。3、加计数令 CLR=0，LOAD=DOWN=1 ，UP 接单次脉冲源，清零后送入10 个脉冲，观察输出状态变化是否发生在UP（CPU）的上升沿。4、减计数令 CLR=0，LOAD=UP=1 ，DOWN（CPD）接单次脉冲源，清零后送入10个脉冲，观察输出状态变化是否为减计数并是否发生在DOWN 脉冲的上升沿。3. 测试 74LS160计数器的逻辑功能。74LS160功能表： （与 74LS161 的功能表相同，所不同的仅在于74LS160是十进制而 74LS161是十六进制计数器）。CLK CLR LOAD ENP ENT 工作状态X 0 X X X 置
11、零1 0 X X 预置数名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 4 页，共 5 页 - - - - - - - - - 5 X 1 1 0 1 保持X 1 1 X 0 保持（ C=0）1 1 1 1 计数表 19.3 五 实验预习要求1. 复习有关计数器的内容2. 画出实验内容的线路图3. 写出实验内容的测试记录表格六 实验报告及作业1. 画出实验线路图2. 总结使用集成计数器的体会名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 5 页，共 5 页 - - - - - - - - -
