电子技术ch9时序逻辑电路—80学时(修改课件

《电子技术ch9时序逻辑电路—80学时(修改课件》由会员分享，可在线阅读，更多相关《电子技术ch9时序逻辑电路—80学时(修改课件（71页珍藏版）》请在金锄头文库上搜索。

1、第九章第九章 时序逻辑电路时序逻辑电路9.1 概述概述9.2 寄存器寄存器 9.4 计数器的设计计数器的设计* 9.5 计数器的应用举例计数器的应用举例 9.3 计数器的分析计数器的分析1电子技术ch9时序逻辑电路80学时(修改课件 时序电路时序电路必然具有记忆必然具有记忆功能，因而组功能，因而组成时序电路的成时序电路的基本单元是触基本单元是触发器。发器。、时序逻辑电路的特点、时序逻辑电路的特点 在数字电路中，凡是任一时刻的在数字电路中，凡是任一时刻的稳定输出不仅决定于该时刻的输入，稳定输出不仅决定于该时刻的输入，而且而且还和电路原来的状态有关还和电路原来的状态有关者，都者，都叫做时序逻辑电路

2、，简称叫做时序逻辑电路，简称时序电路时序电路。组合逻辑电路组合逻辑电路存储功能存储功能.XQZY 概述概述2电子技术ch9时序逻辑电路80学时(修改课件组合逻辑电路组合逻辑电路存储功能存储功能.XQZY状态方程：状态方程：驱动方程：驱动方程：输出方程：输出方程：3电子技术ch9时序逻辑电路80学时(修改课件2、时序逻辑电路的类型、时序逻辑电路的类型米利型和穆尔型米利型和穆尔型P2514电子技术ch9时序逻辑电路80学时(修改课件3、时序逻辑电路的功能描述、时序逻辑电路的功能描述）逻辑方程）逻辑方程）状态转移表）状态转移表）状态图）状态图）时序图）时序图P2525电子技术ch9时序逻辑电路80学

3、时(修改课件4、时序逻辑电路的一般分析方法：、时序逻辑电路的一般分析方法：P2536电子技术ch9时序逻辑电路80学时(修改课件 寄存器寄存器 1 数码寄存器数码寄存器Q3Q2Q1Q0&QQDQQDQQDQQDA0A1A2A3CLR取数取数脉冲脉冲接收接收脉冲脉冲( CP ) 寄存器是计算机的主要部件之一，寄存器是计算机的主要部件之一，它用来暂时存放数据或指令。它用来暂时存放数据或指令。四位数码寄存器四位数码寄存器7电子技术ch9时序逻辑电路80学时(修改课件2 移位寄存器移位寄存器 所谓所谓“移位移位”，就是将寄存器所存各，就是将寄存器所存各位位 数据，在每个移位脉冲的作用下，向左数据，在每

4、个移位脉冲的作用下，向左或向右移动一位。根据移位方向，常把它或向右移动一位。根据移位方向，常把它分成分成左移寄存器左移寄存器、右移寄存器右移寄存器 和和 双向移双向移位寄存器位寄存器三种：三种：寄存器寄存器左移左移(a)寄存器寄存器右移右移(b)寄存器寄存器双向双向移位移位(c)8电子技术ch9时序逻辑电路80学时(修改课件 根据移位数根据移位数据的输入输据的输入输出方式，又可出方式，又可将它分为将它分为串串行行输输入入串串行输行输出出、串串行输行输入入并并行输行输出出、并并行输行输入入串串行输行输出出和和并并行行输输入入并并行输行输出出四种电路结四种电路结构：构：FFFFFFFFFFFFFF

5、FFFFFFFFFFFFFFFFFF串入串出串入串出串入并出串入并出并入串出并入串出并入并出并入并出9电子技术ch9时序逻辑电路80学时(修改课件QQ DQQ DQQ DQQ D&A0A1A2A3SDRDCLRLOAD移位移位脉冲脉冲CP0串行串行输出输出数数 据据 预预 置置 3210存数存数脉冲脉冲清零清零脉冲脉冲四位串入四位串入 - 串出的左移寄存器串出的左移寄存器初始状态：初始状态： 设设A3A2A1A0 1011 在存数脉冲作用下，也有在存数脉冲作用下，也有 Q3Q2Q1Q0 1011 。D0 0 0D1 Q Q0 0D2 Q Q1 1D3 Q Q2 2QQ DQQ DQQ DQQ

6、D移位移位脉冲脉冲CP0串行串行输出输出3210 下面将下面将重点讨论重点讨论 兰颜色的兰颜色的 那部分那部分电电路路的工作的工作原理。原理。10电子技术ch9时序逻辑电路80学时(修改课件D0 0 0D1 Q Q0 0D2 Q Q1 1D3 Q Q2 2QQ DQQ DQQ DQQ D移位移位脉冲脉冲CP0串行串行输出输出32101 0 1 11 0 1 10 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

7、 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 Q3Q2Q1Q0D3D2D1D0设初态设初态 Q3Q2Q1Q0 101111电子技术ch9时序逻辑电路80学时(修改课件QQ DQQ DQQ DQQ D移位移位脉冲脉冲CP0串行串行输出输出3210用波形图表示如下：用波形图表示如下：1 0 1 11 0 1 10 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0

8、0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 Q3Q2Q1Q0D3D2D1D0设初态设初态Q3Q2Q1Q0 1011Q3Q2Q1Q0CPCP1 11 10 01 10 00 01 11 10 00 01 11 10 00 00 01 10 00 00 00 00 00 00 00 012电子技术ch9时序逻辑电路80学时(修改课件QQ DQQ DQQ DQQ D移位移位脉冲脉冲CP0串行串行输出输出3210四位串入四位串入 - 串出的串出的左移左移寄存器：寄存器：D0 0 0D1 Q Q0 0D2 Q Q1 1D

9、3 Q Q2 2QDQQ3DQDQD移位移位脉冲脉冲CP0串行串行输出输出Q1Q2Q0四位串入四位串入 - 串出的串出的右移右移寄存器：寄存器：D1 Q Q2 2D2 Q Q3 3D3 0 0D0 Q Q1 113电子技术ch9时序逻辑电路80学时(修改课件 四位串入四位串入 - 串出串出的的左移左移寄存器：寄存器：D0 L LD1 Q Q0 0D2 Q Q1 1D3 Q Q2 2 四位串入四位串入 - 串出串出的的右移右移寄存器：寄存器：D1 Q Q2 2D2 Q Q3 3D3 R RD0 Q Q1 1 双向移位双向移位寄存器的寄存器的构成：构成： 只要设置一个控制端只要设置一个控制端S S

10、，当，当S S0 0 时左移；而时左移；而当当S S1 1时右移即可。时右移即可。 “ “L L”即即需左移的需左移的输入数据输入数据 “ “R R”即即需右移的需右移的输入数据输入数据D0 = SL SQ1 D2 = SQ1 SQ3 D3 = SQ2 SR D1 = SQ0 SQ2 集成组件集成组件 电路电路74LS194就是这样的就是这样的多功能移位寄存器。多功能移位寄存器。 14电子技术ch9时序逻辑电路80学时(修改课件VCCQAQBQCQDS1S0CP16151413121110913456782QAQBQCQDCP S1S0CLRLDCBARABCDRLCLRGND74LS194右

11、移右移串行串行输入输入左移左移串行串行输入输入并行输入并行输入实验芯片实验芯片15电子技术ch9时序逻辑电路80学时(修改课件VCCQAQBQCQDS1S0CP16151413121110913456782QAQBQCQDCP S1S0CLRLDCBARABCDRLCLRGND74LS194011110 00 11 01 1直接清零直接清零保保 持持右移右移(从从QA向右移动向右移动)左移左移(从从QD向左移动向左移动)并入并入 CLRCPS1 S0功功 能能16电子技术ch9时序逻辑电路80学时(修改课件3 寄存器应用举例寄存器应用举例例：数据传送方式变换电路例：数据传送方式变换电路D6D5

12、D4D3D2D1D0并并行行输输入入串行输出串行输出数数据据传传送送方方式式变变换换电电路路1.实现方法实现方法: (1). 因为有因为有7位并行输入，位并行输入，故需使用两片故需使用两片74LS194；(2). 用最高位用最高位QD2作为作为它的串行输出端。它的串行输出端。17电子技术ch9时序逻辑电路80学时(修改课件2.具体电路具体电路:&G1S0S1CP1QA1QB1QC1QD1S0S1CP2QA2QB2QC2QD2R1R2A1B1C1D1A2B2C2D2D0D1D2D3D4D5D6+5V+5VCP启动启动脉冲脉冲移位移位脉冲脉冲&G2串行输出串行输出并并 行行 输输 入入74LS19

13、4 (1)74LS194 (2)011110 00 11 01 1直接清零直接清零保保 持持右移右移(从从QA向右移动向右移动)左移左移(从从QD向左移动向左移动)并入并入 CLRCPS1 S0功功 能能18电子技术ch9时序逻辑电路80学时(修改课件寄存器各输出端状态寄存器各输出端状态QA1QB1QC1QD1QA2QB2QC2 QD2寄存器工作方式寄存器工作方式0 D0 D1 D2 D3 D4 D5 D6 1 0 D0 D1 D2 D3 D4 D5 1 1 0 D0 D1 D2 D3 D4 1 1 1 0 D0 D1 D2 D3 1 1 1 1 0 D0 D1 D2 1 1 1 1 1 0

14、D0 D1 1 1 1 1 1 1 0 D0 CP并行输入并行输入 ( S1S0=11)并行输入并行输入 ( S1S0=11)右移右移 ( S1S0=01)右移右移 ( S1S0=01)右移右移 ( S1S0=01)右移右移 ( S1S0=01)右移右移 ( S1S0=01)3.工作效果工作效果:提醒：在电路中，提醒：在电路中，“右移输入右移输入”端接端接 5V。19电子技术ch9时序逻辑电路80学时(修改课件 计数器的分析计数器的分析 1 计数器的功能和分类计数器的功能和分类计数器的计数器的功能功能 记忆输入脉冲的个数；用于定时、分记忆输入脉冲的个数；用于定时、分频、产生节拍脉冲及进行数字运

15、算等等。频、产生节拍脉冲及进行数字运算等等。计数器的计数器的分类分类同步计数器和异步计数器。同步计数器和异步计数器。加法计数器、减法计数器和可逆计数器。加法计数器、减法计数器和可逆计数器。有时也用计数器的计数容量有时也用计数器的计数容量(或称模数或称模数)来区分各种不同的计数器，如二进制来区分各种不同的计数器，如二进制计数器、十进制计数器、二十进制计数器、十进制计数器、二十进制计数器等等。计数器等等。20电子技术ch9时序逻辑电路80学时(修改课件 同步计数器的分析同步计数器的分析 在同步计数器中，各个触发器都在同步计数器中，各个触发器都受同一时钟脉冲受同一时钟脉冲 输入计数脉输入计数脉冲的控

16、制，因此，它们状态的更新冲的控制，因此，它们状态的更新几乎是同时的，故被称为几乎是同时的，故被称为 “ 同步同步计数器计数器 ”。例例2. 三位二进制同步加法计数器三位二进制同步加法计数器三位二进制同步加法计数器三位二进制同步加法计数器Q2Q2J2K2Q1Q1J1K1Q0Q0J0K0&计数脉冲计数脉冲CP21电子技术ch9时序逻辑电路80学时(修改课件Q2Q2J2K2Q1Q1J1K1Q0Q0J0K0&计数脉冲计数脉冲三位二进制同步加法计数器三位二进制同步加法计数器CP分析步骤分析步骤:1. 先列写控制端的逻辑表达式：先列写控制端的逻辑表达式：J2 = K2 = Q1 Q0J1 = K1 = Q

17、0J0 = K0 = 1Q0： 来一个来一个CP，它就翻转一次；，它就翻转一次；Q1：当：当Q01时，它可翻转一次；时，它可翻转一次；Q2：只有当：只有当Q1Q011时，它才能翻转一次。时，它才能翻转一次。22电子技术ch9时序逻辑电路80学时(修改课件2. 再列写状态转换表，分析其状态转换过程。再列写状态转换表，分析其状态转换过程。 2 0 0 1 0 0 1 1 1 1 0 1 0 1 0 0 0 0 0 0 0 1 1 0 0 1 3 0 1 0 0 0 0 0 1 1 0 1 14 0 1 1 1 1 1 1 1 1 1 0 0 5 1 0 0 0 0 0 0 1 1 1 0 1 6

18、1 0 1 0 0 1 1 1 1 1 1 0 7 1 1 0 0 0 0 0 1 1 1 1 1 8 1 1 1 1 1 1 1 1 1 0 0 0CP Q2 Q1 Q0 J2 K2 J1 K1 J01 K01 Q2 Q1 Q0 Q1Q0Q1Q0Q0Q0 原状态原状态 控控 制制 端端 下状下状态态, ,23电子技术ch9时序逻辑电路80学时(修改课件CPQ0Q1Q23. 还可以用波形图显示状态转换表还可以用波形图显示状态转换表24电子技术ch9时序逻辑电路80学时(修改课件 异步计数器的分析异步计数器的分析Q2D2Q1D1Q0D0Q2Q1Q0CP计数计数脉冲脉冲 在异步计数器中，有的触发器

19、直在异步计数器中，有的触发器直接受输入计数脉冲控制，有的触发接受输入计数脉冲控制，有的触发器则是把其它触发器的输出信号作器则是把其它触发器的输出信号作为自己的时钟脉冲，因此各个触发为自己的时钟脉冲，因此各个触发器状态变换的时间先后不一，故被器状态变换的时间先后不一，故被称为称为“ 异步计数器异步计数器 ”。三位二进制异步加法计数器三位二进制异步加法计数器例例1. 三位二进制三位二进制异步异步加法计数器。加法计数器。25电子技术ch9时序逻辑电路80学时(修改课件Q0D0Q1D1Q2D2Q0Q1Q2CP计数计数脉冲脉冲三位二进制异步加法计数器三位二进制异步加法计数器26电子技术ch9时序逻辑电路

20、80学时(修改课件 任意进制计数器的分析任意进制计数器的分析Q2Q2J2K2Q1Q1J1K1Q0Q0J0K0计数计数脉冲脉冲CP1. 写出控制端的逻辑表达式：写出控制端的逻辑表达式：J2 = Q1 Q0 ， K2 1 J1 = K1 1 J0 = Q2 ， K0 1 27电子技术ch9时序逻辑电路80学时(修改课件2. 再列写状态转换表，分析其状态转换过程：再列写状态转换表，分析其状态转换过程：Q2Q2J2K2Q1Q1J1K1Q0Q0J0K0计数计数脉冲脉冲CP 1 0 0 0 0 1 1 1 1 1 0 0 1 2 0 0 1 0 1 1 1 1 1 0 1 0 3 0 1 0 0 1 1

21、1 1 1 0 1 14 0 1 1 1 1 1 1 1 1 1 0 0 5 1 0 0 0 1 1 1 0 1 0 0 0CP Q2 Q1 Q0 J2 = K2 = J1 = K1 = J0 = K0 = Q2 Q1 Q0 Q1Q0 1 1 1 原状态原状态 控控 制制 端端 下状下状态态, 1Q228电子技术ch9时序逻辑电路80学时(修改课件Q2Q2J2K2Q1Q1J1K1Q0Q0J0K0计数计数脉冲脉冲CP 如前所述，右如前所述，右图电路为图电路为异步五异步五进制加法计数器进制加法计数器。3. 还可以用波形图显示状态转换表还可以用波形图显示状态转换表( 略略 )29电子技术ch9时序逻

22、辑电路80学时(修改课件0 0 01 0 00 1 10 0 10 1 01 011 1 01 1 15、状态转换图、状态转换图30电子技术ch9时序逻辑电路80学时(修改课件2 ) 利用集成功能组件设计计数电路利用集成功能组件设计计数电路一一. 中规模计数器组件介绍及其应用中规模计数器组件介绍及其应用1. 二二 - 五五 - 十进制计数器十进制计数器 74LS90(1). 74LS90的介绍的介绍31电子技术ch9时序逻辑电路80学时(修改课件QCQAJKQBJKJKQDQDJKCPACPBR 0(1)R 0(2)S 9(2)S 9(1)QAQBQCQD74LS 90原理电路图原理电路图 2

23、 ) 利用集成功能组件设计计数电路利用集成功能组件设计计数电路一一. 中规模计数器组件介绍及其应用中规模计数器组件介绍及其应用1. 二二 - 五五 - 十进制计数器十进制计数器 74LS9032电子技术ch9时序逻辑电路80学时(修改课件 74LS90 内部含有两个独立的内部含有两个独立的 计数电路：一个是模计数电路：一个是模 2 计数器计数器(CPA为其时钟，为其时钟，QA为其输出端为其输出端)，另一个是，另一个是模模 5 计数器计数器(CPB为其时钟，为其时钟，QDQCQB为其输出端为其输出端)。 外部时钟外部时钟CP是先送到是先送到CPA还还 是先送到是先送到CPB，在，在QDQCQBQ

24、A这四个输出端会形成不同的码制。这四个输出端会形成不同的码制。QCQAJKQBJKJKQDQDJKCPACPBR 0(1)R 0(2)S 9(2)S 9(1)QAQBQCQD33电子技术ch9时序逻辑电路80学时(修改课件CPACPBR 0(1)R 0(2)S9(2)S9(1)NCNC VCCQAQDQBQCGND1234567141312111098QAQDQBQCR 9(2)R 9(1)R 0(2)R 0(1)CPBCPA74LS9074LS 90管脚分布图管脚分布图34电子技术ch9时序逻辑电路80学时(修改课件CPACPBQAQDQBQCR 9(2)R 9(1)R 0(2)R 0(1)

25、74LS90R 0(1) R 0(2) R 9(1) R 9(2) QD QC QB QA X X 1 1 1 0 0 1 1 1 0 X 0 0 0 0 1 1 X 0 0 0 0 0 0 X 0 X 0 X X 0 X 0 0 X X 0 X 0 计数状态计数状态74LS 90功能表功能表35电子技术ch9时序逻辑电路80学时(修改课件R 0(1) R 0(2) s 9(1) s 9(2) QD QC QB QA X X 1 1 1 0 0 1 1 1 0 X 0 0 0 0 1 1 X 0 0 0 0 0 0 X 0 X 0 X X 0 X 0 0 X X 0 X 0 计数状态计数状态7

26、4LS 90功能表功能表归纳：归纳： 1. 74LS 90在在“计数状态计数状态”或或“清零状态清零状态”时，时，均要求均要求S 9(1)和和S 9(2)中至少有一个必须为中至少有一个必须为“0”。 2. 只有在只有在R 0(1)和和R 0(2)同时为同时为 “1”时，且时，且R 9(1)和和R 9(2有一为零状态，它才进入有一为零状态，它才进入“清零状清零状态态”；否则；否则 它必定处于它必定处于“计数状态计数状态”。 36电子技术ch9时序逻辑电路80学时(修改课件 分析：计数时钟先进入分析：计数时钟先进入CPA时的计数编码。时的计数编码。CPACPCPBQBQDQCQA25QD QC Q

27、B 0 0 00 0 10 1 00 1 11 0 0QD QC QB CPB QA 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 0 0 0 0 结论：上述连接方式形成结论：上述连接方式形成 8421 码。码。QD QC QB CPB QA 0 0 0 0 0 0 0 0 1 1 0 0 1 0 2 0 0 1 1 3 0 1 0 0 4 0 1 0 1 5 0 1 1 0 6 0 1 1 1 7 1 0 0 0 8 1 0 0 1 9 0 0 0 0 0 十进十进 制数制数37

28、电子技术ch9时序逻辑电路80学时(修改课件 再分析：计数时钟先进入再分析：计数时钟先进入CPB时的计数编码。时的计数编码。CPACPQA2CPBQBQDQC5QD QC QB 0 0 00 0 10 1 00 1 11 0 0结论：上述连接方结论：上述连接方式形成式形成 5421 码。码。 0 0 0 0 QA QD QC QB CPA 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 QA QD QC QB CPA 0 0 0 1 1 0 0 1 0 2 0 0

29、 1 1 3 0 1 0 0 4 1 0 0 0 5 1 0 0 1 6 1 0 1 0 7 1 0 1 1 8 1 1 0 0 9 0 0 0 0 0 十进十进 制数制数38电子技术ch9时序逻辑电路80学时(修改课件例例1. 构成构成BCD码码六进制计数器。六进制计数器。QD QC QB QA0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 0 0 0R 0(1) = QBR 0(2) = QC令令即可即可CP0 1 1 0CPACPBQAQDQBQCR 9(2)R 9(1)R 0(2)R 0(1)74LS90(2). 74LS90的应用的应用39电子

30、技术ch9时序逻辑电路80学时(修改课件CPCPACPBQAQDQBQCR 9(2)R 9(1)R 0(2)R 0(1)74LS90讨论：讨论： 下述接法行不行下述接法行不行 ? 错在何处错在何处 ?警示：切切不可将输出端相互短路警示：切切不可将输出端相互短路 ！40电子技术ch9时序逻辑电路80学时(修改课件CPCPACPBQAQDQBQCR 9(2)R 9(1)R 0(2)R 0(1)74LS90& 只有这样做才是正确的。只有这样做才是正确的。41电子技术ch9时序逻辑电路80学时(修改课件 例例2. 用两片用两片74LS 90构成构成 36 进制进制8421码码计数器。计数器。QD QC

31、 QB QA 0 0 0 0 0 0 0 0 1 1 0 0 1 0 2 0 0 1 1 3 0 1 0 0 4 0 1 0 1 5 0 1 1 0 6 0 1 1 1 7 1 0 0 0 8 1 0 0 1 9 0 0 0 0 0 十进十进 制数制数 分析：分析：1. 如何解决片如何解决片间间进位问题进位问题 ？ 从右面的状态转换表从右面的状态转换表 中可以看到：个位片的中可以看到：个位片的 QD可以给十位片提供计可以给十位片提供计数脉冲信号。数脉冲信号。42电子技术ch9时序逻辑电路80学时(修改课件分析：分析：2. 如何满足如何满足“ 36 进制进制 ”的要求？的要求？十十 位位 个个

32、位位 0 0 3 5. . .共有共有36个个 稳定状态稳定状态 3 60 0( 0011 0110 )43电子技术ch9时序逻辑电路80学时(修改课件CPACPBQAQDQBQCR 9(2)R 9(1)R 0(2)R 0(1)74LS 90(十位十位)CPACPBQAQDQBQCR 9(2)R 9(1)R 0(2)R 0(1)74LS 90(个位个位)&CP 用两片用两片74LS 90构成构成 36 进制进制8421码码计数器计数器( 0011 0110 )44电子技术ch9时序逻辑电路80学时(修改课件2十进制同步计数器十进制同步计数器 74LS160 前面所讲述的前面所讲述的74LS 9

33、0其清零方式其清零方式通常称为通常称为“ 异步清零异步清零 ”，即只要，即只要 R 0(1) = R 0(2) = 1，不管有无时钟信号，输出，不管有无时钟信号，输出端立即为端立即为 0；而且它的计数方式是异步；而且它的计数方式是异步的，即的，即CP不是同时送不是同时送 到每个触发器。到每个触发器。 而下面将要讲述的而下面将要讲述的74LS160，不但，不但 计数方式是同步的，而且它的清零方式计数方式是同步的，而且它的清零方式 也是同步的：即使控制端也是同步的：即使控制端CLR0，清零，清零目的真正实现还需等待下一个时钟脉冲目的真正实现还需等待下一个时钟脉冲的上升沿到来以后才能够变为现实。这的

34、上升沿到来以后才能够变为现实。这就是就是“ 同步清零同步清零 ”的含义。的含义。45电子技术ch9时序逻辑电路80学时(修改课件(1). 74LS160 的介的介绍绍16151413121110123456789QAQ3QDQ2Q1Q0QBQCVCCTETPEPCPABCDCLRLOADENABLERC串行进串行进 位输出位输出 允许允许允许允许GND时钟时钟清除清除输出输出数据输入数据输入置入置入74LS16074LS 160 管脚图管脚图CP46电子技术ch9时序逻辑电路80学时(修改课件74LS160功能表功能表1 1 1 1 计计 数数0 1 1 1 X 保持保持 1 0 1 1 X

35、保持保持 ( CO=0 ) X X 0 1 并并 行行 输输 入入X X X 0 清清 零零EP ET CLR CP 功功 能能 P264 ETEPCOA B C DQBQCQDQACLR74LS16047电子技术ch9时序逻辑电路80学时(修改课件 例例1. 用一片用一片74LS160构成六构成六进制计数器。进制计数器。QD QC QB QA0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 1六个六个 稳态稳态准备清零：准备清零： 使使 CLR 0+5V(2) 74LS160 的应用的应用COA B C DQBQCQDQACLR74LS160&CPETEP48

36、电子技术ch9时序逻辑电路80学时(修改课件例例2. 用用74LS161构成二十四进制计数器。构成二十四进制计数器。(1). 需要两片需要两片74LS161；(2). 为了提高运算速度，使用同步计数方式。为了提高运算速度，使用同步计数方式。TPRCA B C DQBQCQDQALOADCLR74LS161TPRCA B C DQBQCQDQALOADCLR74LS161+5V+5V, , , , CPCLR 应该在应该在 QDQCQBQA QDQCQBQA 0001 0111 时准备清零。时准备清零。, , , , QDQCQBQA QDQCQBQA , , , ,CLR =49电子技术ch9

37、时序逻辑电路80学时(修改课件5.5 计数器的应用举例计数器的应用举例 例例 . 数字频率计原理电路的分析。数字频率计原理电路的分析。清零清零计数计数1 秒钟秒钟显示显示50电子技术ch9时序逻辑电路80学时(修改课件译码显示译码显示74 LS 907420Q1Q1D1Q0Q0D0Q2D2+5V手动手动自动自动ux手动清零手动清零CPR 0(1)R 0(2)CPA数字频数字频率计原率计原理图理图1Hz !51电子技术ch9时序逻辑电路80学时(修改课件译码显示译码显示74 LS 907420Q1Q1D1Q0Q0D0Q2D2+5V手动手动自动自动ux手动清零手动清零CPR 0(1)R 0(2)C

38、PAQ2Q1Q0=001时：时：1110ux作为作为CPA被被送入计数器送入计数器进行计数进行计数1、计数显、计数显示部分示部分52电子技术ch9时序逻辑电路80学时(修改课件译码显示译码显示74 LS 907420Q1Q1D1Q0Q0D0Q2D2+5V手动手动自动自动ux手动清零手动清零CPR 0(1)R 0(2)CPAQ2Q1Q0=100、000时：时：1011计数器清零计数器清零53电子技术ch9时序逻辑电路80学时(修改课件译码显示译码显示74 LS 90Q1Q1D1Q0Q0D0Q2D2+5V手动手动自动自动ux手动清零手动清零CPR 0(1)R 0(2)CPAQ2Q1Q0=011、1

39、11、110时：时：ux被封锁，计数被封锁，计数器输出保持器输出保持0054电子技术ch9时序逻辑电路80学时(修改课件译码显示译码显示74 LS 907420Q1Q1D1Q0Q0D0Q2D2+5V手动手动自动自动ux手动清零手动清零CPR 0(1)R 0(2)CPA2、循环计、循环计数器部分数器部分自动时自动时55电子技术ch9时序逻辑电路80学时(修改课件译码显示译码显示74 LS 907420Q1Q1D1Q0Q0D0Q2D2+5V手动手动自动自动ux手动清零手动清零CPR 0(1)R 0(2)CPAQ2 Q1 Q00 0 10 1 11 1 11 1 01 0 0Q2Q1Q0组成五进组成

40、五进制计数器：制计数器：2、循环计、循环计数器部分数器部分自动时自动时计数计数清零清零显示显示56电子技术ch9时序逻辑电路80学时(修改课件译码显示译码显示74 LS 907420Q1Q1D1Q0Q0D0Q2D2+5V手动手动自动自动ux手动清零手动清零CPR 0(1)R 0(2)CPA2、循环计、循环计数器部分数器部分手动时手动时57电子技术ch9时序逻辑电路80学时(修改课件译码显示译码显示74 LS 907420Q1Q1D1Q0Q0D0Q2D2+5V手动手动自动自动ux手动清零手动清零CPR 0(1)R 0(2)CPA2、循环计、循环计数器部分数器部分手动时手动时Q2Q1Q0的状的状态

41、转换关系态转换关系000001011111计数计数显示显示手动清零手动清零58电子技术ch9时序逻辑电路80学时(修改课件自动测量过程：自动测量过程：000001011111110100手动清零手动清零计数计数显示显示显示显示显示显示自动清零自动清零1秒秒3秒秒1秒秒59电子技术ch9时序逻辑电路80学时(修改课件手动测量过程：手动测量过程：手动清零手动清零计数计数显示显示显示显示0000010111111秒秒60电子技术ch9时序逻辑电路80学时(修改课件 3.6 场效应管放大电路场效应管放大电路(1) 静态：适当的静态工作点，使场效应管工静态：适当的静态工作点，使场效应管工作在恒流区，场效

42、应管的偏置电路相作在恒流区，场效应管的偏置电路相对简单。对简单。 p113(2) 动态：能为交流信号提供通路。动态：能为交流信号提供通路。组成原则：组成原则：静态分析：静态分析： 估算法、图解法。估算法、图解法。动态分析：动态分析： 微变等效电路法。微变等效电路法。分析方法：分析方法：61电子技术ch9时序逻辑电路80学时(修改课件3.6.1 场效应管的微变等效电路场效应管的微变等效电路GSD跨导跨导漏极输出电阻漏极输出电阻uGSiDuDS62电子技术ch9时序逻辑电路80学时(修改课件很大，很大，可忽略。可忽略。 场效应管的微变等效电路为：场效应管的微变等效电路为：GSDuGSiDuDSSG

43、DugsgmugsudsSGDrDSugsgmugsuds63电子技术ch9时序逻辑电路80学时(修改课件3.6.2 场效应管的共源极放大电路场效应管的共源极放大电路一、静态分析一、静态分析求：求：UDS和和 ID。设：设：UGUGS则：则：UG US而：而：IG=0所以：所以：UDD=20VuoRSuiCSC2C1R1RDRGR2RL150k50k1M10k10kGDS10k64电子技术ch9时序逻辑电路80学时(修改课件uoUDD=20VRSuiCSC2C1R1RDRGR2RL150k50k1M10k10kGDS10k二、动态分析二、动态分析sgR2R1RGRLdRLRD微变等效电路微变等

44、效电路65电子技术ch9时序逻辑电路80学时(修改课件sgR2R1RGRLdRLRDro=RD=10k 66电子技术ch9时序逻辑电路80学时(修改课件3.6.3 源极输出器源极输出器uo+UDDRSuiC1R1RGR2RL150k50k1M10kDSC2G一、静态分析一、静态分析US UGUDS=UDD- US =20-5=15V67电子技术ch9时序逻辑电路80学时(修改课件uo+UDDRSuiC1R1RGR2RL150k50k1M10kDSC2Griro ro gR2R1RGsdRLRS微变等效电路微变等效电路二、动态分析二、动态分析68电子技术ch9时序逻辑电路80学时(修改课件rir

45、o ro gR2R1RGsdRLRS微变等效电路微变等效电路输入电阻输入电阻 ri69电子技术ch9时序逻辑电路80学时(修改课件输出电阻输出电阻 ro加压求流法加压求流法gd微变等效电路微变等效电路ro ro R2R1RGsRS70电子技术ch9时序逻辑电路80学时(修改课件场效应管放大电路小结场效应管放大电路小结(1) 场效应管放大器输入电阻很大。场效应管放大器输入电阻很大。(2) 场效应管共源极放大器场效应管共源极放大器(漏极输出漏极输出)输入输入输出反相，电压放大倍数大于输出反相，电压放大倍数大于1；输出电；输出电阻阻=RD。(3) 场效应管源极跟随器输入输出同相，电场效应管源极跟随器输入输出同相，电压放大倍数小于压放大倍数小于1且约等于且约等于1；输出电阻；输出电阻小。小。71电子技术ch9时序逻辑电路80学时(修改课件