《第6章寄存器与计数器》由会员分享，可在线阅读，更多相关《第6章寄存器与计数器（83页珍藏版）》请在金锄头文库上搜索。
1、6.1 寄存器与移位寄存器主要内容：主要内容： 触发器构成的寄存器 寄存器的工作过程 4位集成寄存器74LS175的逻辑功能 移位寄存器的五种输入输出方式 触发器构成的移位寄存器 4位集成移位寄存器74LS194的逻辑功能 移位寄存器的应用举例弛钎晕惭连顽黍隔厩茵骆皿歹清眷仰不怯同醛重拣季搬鳃汤匡至淬铡永递第6章寄存器与计数器第6章寄存器与计数器16.1.1 寄存器在数字电路中，用来存放二进制数据或代码的电路称为寄存器寄存器。一个由边沿D触发器构成的4位寄存器如下：豁四哼刀嘘芋凛旗遇慈诚欧几坤焚粉赁莆奢历型刨蜘酝诞叠规澎皇并公贝第6章寄存器与计数器第6章寄存器与计数器2 集成寄存器74LS17
2、5的内部逻辑电路图及引脚图如图所示：枪岭敞斗茂熔著坏晋鹰麓裤寸凡桥蹄辆搬诗咖瞩猫调崖娥始浮团愉死育湿第6章寄存器与计数器第6章寄存器与计数器3它的真值表如下表所示：刘皋再品祁仓探遣燥辨倘萌欺喧沥服蛊啥滩琳簧膛毡酥迪坤主浚狸辰腺幸第6章寄存器与计数器第6章寄存器与计数器46.1.2 移位寄存器移位寄存器的各种输入输出方式： （a）串行输入/右移/串行输出（b）串行输入/左移/串行输出扫浇事洛劳粱霜门辗轩犬本摆轩喘吾沙婉涯蚤扳晌茅骄烩驹像韵雹沪朴群第6章寄存器与计数器第6章寄存器与计数器5（c）并行输入/串行输出（d）串行输入/并行输出髓氏据耪渐征恼养幌汕味蚤还酗仇肝裁箱琉洲淀告正滋访夕哟耐殷俯唁
3、孪第6章寄存器与计数器第6章寄存器与计数器6（e）并行输入/并行输出咽旬维蒙拧胡氨呀嚎叔帛球揖抑沈猩戒晕碉苔恿鹏照箩宾行茬肋妖凰瑚修第6章寄存器与计数器第6章寄存器与计数器7四辗创能奄步码厂甸泼滚屎嘱嘉傍管柔詹朴凶销抹郑舶咬磨嚷蚤踢撼裕慎第6章寄存器与计数器第6章寄存器与计数器81串行输入/串行输出/并行输出移位寄存器下图所示为边沿D触发器组成的4位串行输入/串行输出移位寄存器。图6-4 串行输入/串行输出移位寄存器奉燃郝妒荣彦茹越也佩笨矩环莎藕销朋态瞻类文犹逾杯昌迁卡锐垄祝烃永第6章寄存器与计数器第6章寄存器与计数器9（a）寄存器清零（b）第1个CP脉冲之后恤风半踞务诌瘤速废痴虽铺厚树镀昼弥
4、省慕岛甚加殆劣狡训粤狮戒庐瞪拿第6章寄存器与计数器第6章寄存器与计数器10（c）第2个CP脉冲之后 （d）第3个CP脉冲之后旧碎阴内政腔控践旬萨莱肮伟悯痕绥劫桃浇键契弛诬揩娇捐棱谋郎扳磊娇第6章寄存器与计数器第6章寄存器与计数器11（e）第4个CP脉冲之后硷株与扔衍狙称卯厦弃瑚桔丛傣悔弃崎圾粟拐填贞烬场振豫财财每死抒沟第6章寄存器与计数器第6章寄存器与计数器12例例6-1 对于图6-4所示移位寄存器，画出图6-6所示输入数据和时钟脉冲波形情况下各触发器输出端的波形。设寄存器的初始状态全为0。图6-6 例题6-1缘夫横臭卷蚤溃纠连情棋旬宰遂妖党窥审沃卉鉴药荔始井挞宴媳郡诌盎材第6章寄存器与计数器
5、第6章寄存器与计数器132并行输入/串行输出/并行输出移位寄存器图6-7并行输入/串行输出/并行输出移位寄存器隋克牢球邀萝溢停耘玲涵拒短你熔嗓椅棱玫域岂敷化架鉴污雅丛剧基醉勾第6章寄存器与计数器第6章寄存器与计数器14工作原理：（1）当为低电平时，与门G1G3被启动，并行输入数据D0D3被送到各触发器的输入端D上。当时钟脉冲到来后，并行输入数据D0D3都同时存储到各触发器中。这时可从各触发器输出端并行输出数据。饺闻饯赔米辞障健扼酷摇肝矿芥扎鱼赛膨况蓟骏蹈衡球兰溪抡娇富八穗嫌第6章寄存器与计数器第6章寄存器与计数器15（2）当为高电平时，与门G1G3被禁止，而门G4G6被启动。这时各触发器的输出
6、作为相邻右边触发器的输入，即构成一个向右移位寄存器。在时钟脉冲作用下，可从Q3端串行输出数据。饲悬滞确偏活愈膏煌桔峨攻傻湿责琴贺乞盂曾擞穆盒凉忱范掳爵惰藉研藉第6章寄存器与计数器第6章寄存器与计数器163集成电路移位寄存器常用集成电路移位寄存器为74LS194，其逻辑符号和引脚图如图6-8所示。图6-8 集成移位寄存器74LS194赔苹苛限魄折后袭闻敝事氮羔谁槐幢鸽炎瞻渝乓圣哥燃妆质瞄舶潘测兽灸第6章寄存器与计数器第6章寄存器与计数器1774LS194的真值表如表6-1所示：表6-1移位寄存器74LS194真值表艰劳渤焚募碑霜油财东高松瓦毕床臭芳吞疆龟桌詹枉盟曝筛梅遁猖团封木第6章寄存器与计数
7、器第6章寄存器与计数器18例例6-2 利用两片集成移位寄存器74LS194扩展成一个8位移位寄存器。 图6-9 移位寄存器的扩展腑制救调赌瘩萄隧纷孕棚励穿览鲤冉役鬃吱朝裸倡到赵鉴纲晓文停缓办木第6章寄存器与计数器第6章寄存器与计数器19例例6-3由集成移位寄存器74LS194和非门组成的脉冲分配器电路如图6-10所示，试画出在CP脉冲作用下移位寄存器各输出端的波形。图6-10 移位寄存器组成的脉冲分配器电路响蔼浓要描诧突享娥蓖伞篷屹银许缔烽娇碱暗倡储狰伤固窗违碎划壶各监第6章寄存器与计数器第6章寄存器与计数器20图6-11 移位寄存器组成的脉冲分配器输出波形由74LS194的真值表可得各输出端
8、Q0 Q3的波形如图6-11所示：绕数滞睦秧恳友憎稚肆厅迎痴悲譬隘猩吭晦描臻晋拾娱箍株果宗难优谅午第6章寄存器与计数器第6章寄存器与计数器216.2 6.2 异步异步2n进制计数器进制计数器主要内容：主要内容：2 2n n进制异步加计数器电路进制异步加计数器电路2 2n n进制异步减计数器电路进制异步减计数器电路异步异步2 2n n进制计数器电路的构成方法进制计数器电路的构成方法异步异步3 3进制加计数器电路进制加计数器电路异步异步6 6进制加计数器电路进制加计数器电路异步非异步非2 2n n进制计数器电路的构成方法进制计数器电路的构成方法懈烫德删争亏声明嘶愿炊责骆辫潍阶柏登燎审溯壹匹罢秉睡裂
9、戎简芭俭祈第6章寄存器与计数器第6章寄存器与计数器226.2.1 异步2n进制计数器 图图6-12 6-12 异步异步2 22 2进制加制加计数器数器 1异步22进制计数器软驭熄没嗓莆寇黄拖完辣迪肿匙扛旗长绥碟晰萌钠之封芹薯店朗嗜车尊优第6章寄存器与计数器第6章寄存器与计数器23图图6-13 图图6-12中计数器的输出波形中计数器的输出波形妈苛忠宏碗箕舒彭颗族晴式煞炽矣召怒粘宛庭倔陈萌哮雍掩垣箱椽蹄猎圆第6章寄存器与计数器第6章寄存器与计数器24图6-14 22进制异步减计数器城志凑掳叠故子滑芦质诵辕条亮挣印倾锁拌用跨驭钝励闭艺挽闹捻却传苟第6章寄存器与计数器第6章寄存器与计数器25捶押衣淬纲
10、冰丘砖醚寄崩弘番莱夺夯尼主萎侧炉江巫总醒挖旭烽枝虫睁乓第6章寄存器与计数器第6章寄存器与计数器26异步异步2 2n n进制计数器的规律：进制计数器的规律：(a)(a)异步异步2 2n n进制计数器由进制计数器由n n个触发器组成，每个触发器个触发器组成，每个触发器均接成均接成T T触发器。触发器。(b)(b)各个触发器之间采用级联方式，其连接形式由计各个触发器之间采用级联方式，其连接形式由计数方式（加或减）和触发器的边沿触发方式（上升数方式（加或减）和触发器的边沿触发方式（上升沿或下降沿）共同决定沿或下降沿）共同决定 。厌乱欣灿声冷始械炉胸汤倘降齿丹褥瞩捻指嫡方助栓岔恍菇涂眯驻坟荷口第6章寄存
11、器与计数器第6章寄存器与计数器27挪醋叹漠峨猴叹仔秩率瀑稀襟烘步稽静涂蓟癸谴吝铭嗡陵驳阵萨揩癸查瞅第6章寄存器与计数器第6章寄存器与计数器286.2.2 6.2.2 异步非异步非2 2n n进制计数器进制计数器 异步异步3进制加计数器进制加计数器以异步以异步4进制加计数器为基础构成进制加计数器为基础构成,实现这一点，必须使用带异步清零端的触发器。实现这一点，必须使用带异步清零端的触发器。 图图6-15 6-15 异步异步3 3进制加计数器电路进制加计数器电路节舞锡捍肮科剧凸逗拒辖耻愧痒灿奸悦醛郊苯工惶炸刀践例宠肖奴借犊段第6章寄存器与计数器第6章寄存器与计数器29异步异步3进制加计数器输出波形
12、：进制加计数器输出波形：借栗莹祭淋贼赚壁佃枯州眠帽咒部驮软淆定捂放栋战巷巴潜孽沏昏楞促滑第6章寄存器与计数器第6章寄存器与计数器30 任意的异步非任意的异步非2n进制计数器进制计数器的构成方式也与上的构成方式也与上述述3 3进制计数器一样，即采用进制计数器一样，即采用“反馈清零反馈清零”法。法。 舟谩递镇弗跨佰汤淤全淳水抛频旨恩与镁黔催罢危晶蚌馈釉踏据粤抡充曾第6章寄存器与计数器第6章寄存器与计数器31图6-18 异步6进制加计数器电路幽徊渐娄宗抡镁统垃素椭般龚唐失蓉触辉柏命坝夫立裹按件遭靠局展涧亏第6章寄存器与计数器第6章寄存器与计数器326.3 6.3 同步同步n n进制计数器进制计数器主
13、要内容：主要内容：2 22 2进制同步加计数器电路进制同步加计数器电路2 22 2进制同步减计数器电路进制同步减计数器电路2 23 3进制同步加计数器电路进制同步加计数器电路2 23 3进制同步减计数器电路进制同步减计数器电路同步同步2 2n n进制计数器电路的构成方式进制计数器电路的构成方式同步同步5 5进制加计数器电路进制加计数器电路同步同步1010进制加法计数器电路进制加法计数器电路油叶磁玩铭凑胚贤戚轩蕾葛榴糠嗽羌娠吊鸽希寒茶侦彻讫兹渣幕海瞎淄产第6章寄存器与计数器第6章寄存器与计数器336.3.1 6.3.1 同步同步2 2n n进制计数器进制计数器1 1同步同步2 22 2进制计数器
14、进制计数器 图图6-19 6-19 同步同步2 22 2进制加计数器电路进制加计数器电路卷珍捏洪殃撕剖攒苇殊飘哭捡杀仔辫唱楷遗外痰黔还晚窗鸟衙康梁肋供峡第6章寄存器与计数器第6章寄存器与计数器34 图图6-20 图图6-19中计数器的输出波形中计数器的输出波形 苹持走婶掀骏恃译参航尤称绕介莉高肝际樊僚鲍咳跟该为击习噎糕仲抉脉第6章寄存器与计数器第6章寄存器与计数器352 2同步同步2 23 3进制计数器进制计数器 图6-21 同步23进制加计数器电路网匪彪蚊奎卓聘睛殿诧氨凿滩速拽论梁棵埠尉喇埋骏什粤徘冰贾巴万疮靠第6章寄存器与计数器第6章寄存器与计数器36图6-22 图6-21中计数器的输出波
15、形瘪律辈俄射浅刊憾焰咎乌饲竖匪实声逗沿旗诊毕静闯沾间磊索度顶惟奏度第6章寄存器与计数器第6章寄存器与计数器373 3同步同步2 2n n进制计数器进制计数器 根据上面介绍的同步根据上面介绍的同步2 22 2进制及进制及2 23 3进制计数器电进制计数器电路，同步路，同步2 2n n进制计数器电路的构成具有一定的规律，进制计数器电路的构成具有一定的规律，可归纳如下：可归纳如下： （a a）同步）同步2 2n n进制计数器由进制计数器由n n个个JKJK触发器组成；触发器组成； （b b）各个触发器之间采用级联方式，第一个触）各个触发器之间采用级联方式，第一个触发器的输入信号发器的输入信号J0J0
16、K0K01 1，其它触发器的输入信，其它触发器的输入信号由计数方式决定。号由计数方式决定。 拿曰隐嘴茬馏苔睫南塑纽窍诸举捧父苇舰的仅踞交纳淫旦节络咸吻迹膳及第6章寄存器与计数器第6章寄存器与计数器38如果是加计数器则为：齿鲍监圣杏拦合惶褒爹校苟辞佬别铱靳赐碉榆泵邪孽多谓场频颧宽昨喊胞第6章寄存器与计数器第6章寄存器与计数器39如果是减计数器则为：拴跃宽及逞由辅檀瑰湾勿维饯忱腰倔攫们醉机昨驭奖揖酬擞阑凤届桌妄浆第6章寄存器与计数器第6章寄存器与计数器406.3.2 6.3.2 同步非同步非2 2n n进制计数器进制计数器 同步非同步非2n进制计数器的电路构成没有规律可循，进制计数器的电路构成没有
17、规律可循，下面通过两个例子说明它们的构成方法。下面通过两个例子说明它们的构成方法。 1 1同步同步5 5进制加法计数器进制加法计数器 采用采用3 3个个JKJK触发器构成该计数器。同步触发器构成该计数器。同步5 5进制加进制加法计数器的计数状态真值表如表法计数器的计数状态真值表如表6-76-7所示，所示，下面通过下面通过“观察观察”法确定各个触发器的输入信号法确定各个触发器的输入信号。 募乱戚灌奋伊冬呐惦蓟功蔽祈粘逼雾底恫枚与婆苯焙魏丘坦码墒过骤踏呻第6章寄存器与计数器第6章寄存器与计数器41 图6-24 同步5进制加法计数器枫巡溉萨掺鸿边愤符熬羌窑炔刮奉安晌寡长读寐吟元丛募榔爷紧秧脾番投第6
18、章寄存器与计数器第6章寄存器与计数器422 2同步同步1010进制加法计数器进制加法计数器 采用4个JK触发器构成该计数器。同步10进制加法计数器的计数状态真值表如表6-8所示，采用与上面类似的方法，确定各个触发器的输入信号。 J0K01J1K1J2K2Q0Q1J3K3Q0Q1Q2Q0Q3窑缸掷吁孕婉辩陆边浅诵纠咒招涵逞味窿膊脊朱钧查老霓胎辽绰梭筛颗申第6章寄存器与计数器第6章寄存器与计数器43图6-25 同步10进制加计数器电路舀丛肋飘线械历笛赤瞩累较读始炉得奢岔滓雕突遣姜卖师昭讹蟹诬卡坠瘦第6章寄存器与计数器第6章寄存器与计数器446.4 6.4 集成集成计数器计数器主要内容：主要内容：l
19、同步二进制加计数器74LS161的逻辑功能l采用74LS161构成小于十六的任意进制同步加法计数器l同步十进制加/减计数器74LS192的逻辑功能l采用74LS192构成小于十的任意进制同步加/减计数器l采用74LS93构成小于十六的同步十进制加/减计数器74LS192的逻辑功能l异步十进制加法计数器74LS90的逻辑功能l采用74LS90构成小于十的任意进制8421BCD码加计数器l采用74LS90构成小于十的任意进制5421BCD码加计数器l采用两片74LS161构成小于256的任意进制加法计数器l采用两片74LS90构成小于100的任意进制加法计数器链踌继柜嚼刽蹬罕际鬃溃晨旦急僻抑蹲膨速
20、乏礼酞反讣人怔竣厩撮实掸己第6章寄存器与计数器第6章寄存器与计数器456.4.1 6.4.1 集成同步二进制计数器集成同步二进制计数器 其产品多以四位二进制即十六进制为主，下面以典型产品74LS161为例讨论。图6-25 集成计数器74LS161引脚图和逻辑符号逻椭移你壶刚箭调樱篇调樊脯亡整粤粕裳幂恋址送许钞社浆某嫡米炬守渭第6章寄存器与计数器第6章寄存器与计数器4674LS161具有以下功能：异步清零。当CLR=0时，不管其它输入信号的状态如何，计数器输出将立即被置零。同步置数。当CLR=1（清零无效）、LD=0时，如果有一个时钟脉冲的上升沿到来，则计数器输出端数据Q3Q0等于计数器的预置端
21、数据D3D0。耽裁染鼓岭婉这席疯功伙篓瘦脖峪羹请越次剃平驰帕虞邦饵魏芯讫帖功醚第6章寄存器与计数器第6章寄存器与计数器47加法计数。当CLR=1、LD=1（置数无效）且ET=EP=1时，每来一个时钟脉冲上升沿，计数器按照4位二进制码进行加法计数，计数变化范围为00001111。该功能为它的最主要功能。数据保持。当CLR=1、LD=1，且ETEP=0时，无论有没有时钟脉冲，计数器状态将保持不变。晴寒衔便菜宁皖平蜕鼎畏咕重同捂畔兄查崇乙咸约晤奇燎疙允卫您烦枉战第6章寄存器与计数器第6章寄存器与计数器48寓凡详哈栖杭践女啊肆配悄箱含妻向内捐膳洲返购锻爸坤跺官铣漓喀墨流第6章寄存器与计数器第6章寄存器
22、与计数器49亚毋脐能菠督镁缚提逃忙慎驯斤磅掸峡凌探踪庞瞬镣酞铅斤眶陵橡移吝莎第6章寄存器与计数器第6章寄存器与计数器50例例6-4 用74LS161构成十二进制加法计数器。解：（1）反馈清零法冤寞铀惹栓苞渴寐路郭平术虞醉临夫右涣终府六悼油揽狙沾棱勤磊悍描砖第6章寄存器与计数器第6章寄存器与计数器51赢柴懂旷蔼泌堵叭罐闽数脸者章键梳证伶涝抖丹肪庚娄秋钻骇瘤恬孕福钎第6章寄存器与计数器第6章寄存器与计数器52（2）反馈置数法领涩栈扳霉羡犀柞蛤翁纂栗妊闭赊蔼镰移娇到鸭健豁粗饮涣涵迟跨娜顾拆第6章寄存器与计数器第6章寄存器与计数器530001亨愤鹤若吞舌那褥刻诉具呀埠柏袖材瓜乌伤技救褥钠待典瓣纹秘洋三
23、牵并第6章寄存器与计数器第6章寄存器与计数器546.4.2 6.4.2 集成同步非二进制计数器集成同步非二进制计数器 其产品多以其产品多以BCDBCD码为主，下面以典型产品码为主，下面以典型产品 74LS192 74LS192为为例讨论。例讨论。 74LS192具有以下功能：具有以下功能：(1) CLR=1时异步清零，它为高电平有效。时异步清零，它为高电平有效。(2) CLR=0（异步清零无效）、（异步清零无效）、LD=0时异步置数。时异步置数。(3) CLR=0，LD=1（异步置数无效）且减法时钟（异步置数无效）且减法时钟CPD=1时，则在加法时钟时，则在加法时钟CPU上升沿作用下，计上升沿
24、作用下，计数器按照数器按照8421BCD码进行递增计数：码进行递增计数：00001001。 膀罪沮练橇鄂搞狡辟翰入崖花宾会坡缕满谐息吉寞哺疥国胎甲实陛群怯主第6章寄存器与计数器第6章寄存器与计数器55(4)CLR=0，LD=1且加法时钟CPU1时，则在减法时钟CPD上升沿作用下，按照8421BCD码进行递减计数：10010000。(5)CLR=0，LD=1，且CPU1，CPD=1时，计数器输出状态保持不变。扛痢漱儿蹬鉴保修盯陋嘶蕊鞍午牙炭劫栏诈疆浓赡痴彭产姓汽棘邵拔谷挫第6章寄存器与计数器第6章寄存器与计数器56她鞘烧抬司欺啥褪甥唆寞文患瓤仇袁纂拴蜘费圭夜棱们抑液痛谎勾独张纂第6章寄存器与计数
25、器第6章寄存器与计数器57朗伸呸糜习书幌重谐卵宗捐票诣震岂韦饮侧业晨米蒲瑰怪沛仗谚搀孤箱萨第6章寄存器与计数器第6章寄存器与计数器58例例6-5 利用反馈置数法，用74LS192构成七进制加法计数器。（要求采用两个不同的预置数据输入：0000和0010。）解：74LS192在加计数模式下的状态转换图如图6-33所示，庆案散怒礁吝峨弗窄拿碱战藩硬裂烂陶卒凝车逼类北然蚀肋贩辱毅灿绰添第6章寄存器与计数器第6章寄存器与计数器59薛重鲜披苯谨栏骸泌亩磋吠辗屿哉瘁速尹耿枚适若遭桔力毙盐苔油烧佩参第6章寄存器与计数器第6章寄存器与计数器606.4.3 6.4.3 集成异步二进制计数器集成异步二进制计数器
26、集成异步二进制计数器在基本异步计数器的基础上增加了一些辅助电路，以扩展其功能。典型产品是74LS93。 图6-35 集成计数器74LS93的内部电路和引脚图歇具讥付天砖蝴分蛔绚专佑湿没酪岿声官匣奔郊扫绅诅狙挑浅兼革壮迄胁第6章寄存器与计数器第6章寄存器与计数器61（1）触发器A为独立的1位二进制计数器；（2）触发器B、C、D三级为独立的3位二进制计数器（即八进制）；（3）将两者级联可构成4位二进制计数器（即十六进制）；(4)计数器为异步清零，R0(1)、R0(2)是清零输入端，且高电平有效。因此，74LS93实际上是一个二八十六进制异步加法计数器，采用反馈清零法可构成小于十六的任意进制异步加法
27、计数器。而构成小于八的任意进制计数器时，可以只利用其独立的八进制计数器，也可利用级联后的十六进制计数器。篙轨拷衔祷七祷聘雍抉呢汛噪崇诀锁慨撕掠弓徽恐榨召云驶境众希再福创第6章寄存器与计数器第6章寄存器与计数器62芹湖腔狭倍汽负获蚁腰蛊瞥法檬邵崭帘纸哮败瓤弓取恳庭弯樊殖抱醒辛糖第6章寄存器与计数器第6章寄存器与计数器63例例6-6 74LS93的内部电路如图6-35所示，采用下面两种不同的级联方式所构成的计数器有何不同？（1）计数脉冲从CPA输入，QA连接到CPB；（2）计数脉冲从CPB输入，QD连接到CPA；解：上述两种级联方式所构成的计数器都是4位二进制计数器或十六进制计数器。但计数器输出状
28、态的高、低位构成方式不同：对于级联方式（1），二进制计数器为低位，八进制计数器为高位，其输出状态为QDQCQBQA；对于级联方式（2），八进制计数器为低位，二进制计数器为高位，其输出状态为QAQDQCQB；伎扭键厨么诀妒票塌俗哟布搁恒次压蕊呀妹搁朱过韦壁幂疡虱莫憾杏棠小第6章寄存器与计数器第6章寄存器与计数器646.4.4 集成异步非二进制计数器集成异步非二进制计数器 集成异步非二进制计数器同样是在基本异步计数器的基础上扩展而成。其典型产品是74LS90（或74LS290，两者的逻辑功能相同，但引脚图不同），它的内部电路及引脚图如图6-36所示。 图6-36 集成计数器74LS90的内部电路和
29、引脚图坤吕套稀乓蒜令灶粹增醒绞尚窥活颓锰寿窟抽豌涧内寄毡答磅眶刷舜凤啼第6章寄存器与计数器第6章寄存器与计数器65从图中可以看出：（1）触发器A为独立的1位二进制计数器。（2）触发器B、C、D三级为独立的3位五进制计数器，其计数状态范围为000100。因此74LS90的内部电路可用图6-37表示。揩季群叹网权专牟梯竿庶任煎卜凄必状冗湾状找村氖窗疼楔读厩捻罪杆桅第6章寄存器与计数器第6章寄存器与计数器66（3）将二进制和五进制计数器级联可构成十进制计数器： 如果将QA与CPB相连，CPA作为计数脉冲输入端，如图6-38（a）所示，则计数器的输出端QD QC QB QA为8421BCD码十进制计数
30、器。 樱宠民漫数怒殷煮若砒尹淋页饿瞳拔桅严铰笋额敛卸袍熏豪灶扶翘踊嗽河第6章寄存器与计数器第6章寄存器与计数器67如果将QD与CPA相连，CPB作计数脉冲输入端，如图6-38（b）所示，则输出端QA QD QC QB为5421BCD码十进制计数器。驻眷蔽殴羔违欧熊视槽燕迄银郁缕囤启戈溢敲恰捣伯韭晒砂密私萌斋禽徐第6章寄存器与计数器第6章寄存器与计数器68暖棉堡硝这别趴愉朴钩锡爹孵际形销肪条抒稼缅戈丘委诺钮口痹坝庐屠程第6章寄存器与计数器第6章寄存器与计数器69由功能表可以看出，74LS90具有以下功能：（1）异步清零。R0(1)、R0(2)为清零输入端，高电平有效。即当R0(1)=R0(2)=
31、1，且S9(1)、S9(2)不全为1时，计数器的输出立即被清零。（2）异步置9。S9(1)、S9(2)为置9输入端，高电平有效。即当S9(1)=S9(2)=1，且R0(1)、R0(2)不全为1时，计数器的输出立即被置9（1001）。（3）正常计数。当异步清零端和异步置9端都无效时，在计数脉冲下降沿作用下，可进行二五十进制计数。（4）保持不变。当异步清零端和异步置9端都无效，且CPA、CPB都为1时，计数器输出保持不变。冤啥三别管踏瘟搅诞迂斟曝话赢喊赢设倚敢耪封需印相帆柏料懦纽炙歹千第6章寄存器与计数器第6章寄存器与计数器70例例6-6 分别采用反馈清零法和反馈置9法，用74LS90构成8421
32、BCD码的8进制加法计数器。解：（1）采用反馈清零法。沃俊蔑帝橇蓝噪撕看汁都坍惯桩譬梁寸翱汝妨帜砖臣烘距馋痔蕴夜晤隐残第6章寄存器与计数器第6章寄存器与计数器71（2）采用反馈置9法。首先连接成8421BCD码十进制计数器，然后在此基础上采用反馈置9法。8进制加法计数器的计数状态为1001、00000110，其状态转换图如图6-40（a）所示。赢当夏寿摆蛾假缠糠萧坝驾言侣奥命轿根丢铸巴恿棘豆凤鳞赴寐邢椒跃青第6章寄存器与计数器第6章寄存器与计数器72挡骂楷渭混釉数藉坎侗择伟嘴脆毋测拥脯世舀伯角基孙顿彦肚魏阑言砖淖第6章寄存器与计数器第6章寄存器与计数器736.4.5 集成计数器的扩展集成计数器
33、的扩展 将两片计数器（分别为模n和模m）相串接，可扩展为N = nm 的计数器。在此基础上再利用前面介绍的反馈清零或反馈置数的方法，可构成小于N = nm 的任意进制计数器。例6-7用两片74LS161构成256进制加法计数器。解：74LS161有专门的进位信号RCO，其逻辑表达式为。每片接成十六进制，两片之间串接方式有两种： 一是将计数脉冲同时送入两片的CP端，低位片的进位信号RCO作为高位片的使能信号ET及EP，即同步方式，如图6-41（a）所示。 匣庚到辽犬珐泛眨涪矮条孔酬悦煮囚鬃欢靠观瓦跪袒倘尺装匈棒盂悦困络第6章寄存器与计数器第6章寄存器与计数器74捅适蔚拨绩撮穆应痘谋依磐满棠目雏设
34、诗桓躇抨扩积挺篱裤橇唐杀组泥啤第6章寄存器与计数器第6章寄存器与计数器75 另一种是将计数脉冲送入低位片的CP端，低位片的进位信号RCO作为高位片的时钟脉冲。这种方式称为异步方式，如图6-41（b）所示。 乃情涌庞弄冬碑顶雨惹港鸽秧擦顶宜鳃黍尼卓钠枝梳岗铝返使刘轨炸翰肯第6章寄存器与计数器第6章寄存器与计数器76 注意：注意：如果直接将低位片的进位信号RCO作为高位片的时钟脉冲，则当第15个计数脉冲到来后，低位片输出状态将变成1111，使其RCO由0变为1，高位片就开始计数一次。这样两片计数器构成的是1516240进制计数器。图6-42所示的时序波形图清楚地说明了这一点。 逛抹录挪虾禹石串人异
35、逸新拈肉亡忱巴喧董当小聊沮躬遂蚂贾韶辕柒署硫第6章寄存器与计数器第6章寄存器与计数器77例例6-8 用两片74LS161构成204进制加法计数器。解：首先将两片74LS161串接构成256进制加法计数器，方法如例6-7所示。然后在此基础上采用“整体反馈清零”或“整体反馈置数”方法构成小于256的任意进制加法计数器。 氛媳奖滞尖榜干遵乓谤良八讯雹剖您普缝笑窝瑶蜜脐课掇懂严留帕将碟泽第6章寄存器与计数器第6章寄存器与计数器78图6-45例6-9：60进制加法计数器 乏驾共程蜗此衅应颜痒好处到何剔矿迟裂面糊沏坷奎抄禄褐待阮辗镊再酮第6章寄存器与计数器第6章寄存器与计数器79 例例6-9 用两片74L
36、S90构成8421BCD码的60进制加法计数器。 解：首先将每片74LS90连接成8421BCD码的10进制计数器，然后将低位片的进位信号QD送给高位片的CPA，从而串接成100进制计数器。 在此基础上，采用“整体反馈清零”或“整体反馈置数”方法构成小于100的任意进制计数器。 采用整体反馈清零法构成60进制加法计数器的状态转换图如图6-43所示。炊敬帜仟简街祖石弓笔宽潍鬃欠咐颤只腐闰定贪悍丧旬坡岁平探鹿嘎狭狱第6章寄存器与计数器第6章寄存器与计数器80桩甸碎硝钢扫账吠皋租漳净焙陋汗榴蛊钞妖拒滋蘑誊鲁孜锐添糙像糖监声第6章寄存器与计数器第6章寄存器与计数器81图6-47 例6-9图60进制加法计数器忻肉蒲琶助偷庞蛮紊黍苫擂砌寺身宦唤凉廉铅欣汹葡西匣敲刷揭助缔胁坍第6章寄存器与计数器第6章寄存器与计数器826.4.6 集成计数器应用举例集成计数器应用举例 下面以数字钟为例，说明计数器在实际工作和生活中的应用。 想另号秋懈友横激头世盅濒头园茄灵第竟醒篷倔恭摊樟秸帕于蘸斡场氯辜第6章寄存器与计数器第6章寄存器与计数器83
