《ch3-a---基本逻辑门回顾分析》由会员分享，可在线阅读，更多相关《ch3-a---基本逻辑门回顾分析（41页珍藏版）》请在金锄头文库上搜索。
1、教学基本要求：教学基本要求：1、了解半导体器件的开关特性。、了解半导体器件的开关特性。2、熟熟练练掌掌握握基基本本逻逻辑辑门门（与与、或或、与与非非、或或非非、异异或或门门）、三三态态门门、OD门门（OC门门）和和传传输输门门的的逻逻辑辑功能。功能。3、学会门电路逻辑功能分析方法。、学会门电路逻辑功能分析方法。4、掌握掌握逻辑门的主要参数及在应用中的接口问题。逻辑门的主要参数及在应用中的接口问题。3. 逻辑门电路逻辑门电路1 1 、逻辑门、逻辑门: :实现基本逻辑运算和复合逻辑运算的单实现基本逻辑运算和复合逻辑运算的单元电路。元电路。2 2、 逻辑门电路的分类逻辑门电路的分类二极管门电路二极管
2、门电路三极管门电路三极管门电路TTL门电路门电路MOS门电路门电路PMOS门门CMOS门门逻辑门电路逻辑门电路分立门电路分立门电路集成门电路集成门电路NMOS门门 数字集成电路简介数字集成电路简介各种系列逻辑电路的发展状况各种系列逻辑电路的发展状况 数字集成电路简介数字集成电路简介TTL系列门系列门MOS门门平均延迟时间：平均延迟时间：75ns平均延迟时间：平均延迟时间：310ns结构复杂、集成度低结构复杂、集成度低功耗低（功耗低（0.01mw）功耗高（功耗高（220mw ）开关速度较快开关速度较快结构和制造工艺简单结构和制造工艺简单容易实现高密度制作容易实现高密度制作开关速度稍低开关速度稍低
3、在大规模的集成电路中，主要采用的是在大规模的集成电路中，主要采用的是C CMOS电路。电路。1 1、 高、低电平产生的原理高、低电平产生的原理当当S S闭合，闭合， O O = =当当S S断开，断开， O O = =0 V+5 V( (低电平低电平) )( (高电平高电平) )理想开关的两个工作状态：理想开关的两个工作状态：接通状态：接通状态： 要求阻抗越小越好，相当于短路。要求阻抗越小越好，相当于短路。 断开状态断开状态： 要求阻抗越大越好，相当于开路。要求阻抗越大越好，相当于开路。 MOS开关及其等效电路开关及其等效电路2.产生的高、低电平半导体器件产生的高、低电平半导体器件工作在截止区
4、工作在截止区: :输出高电平输出高电平工作在饱和区工作在饱和区: :输出低电平输出低电平3V4V5VvGS = 6ViD /mA42643210vGS /ViD /mA43210246810 vDS /V可可变变电电阻阻区区饱和区饱和区VTN开启电压开启电压VT= 2 V输出特性输出特性转移特性转移特性vDS = 6V截止区截止区N 沟道增强型沟道增强型 MOS 管管: :VGS 00（2）转移特性）转移特性 当当VGS VTN 时，管子导通，时，管子导通， 当当VGS VTN 时，管子截止，时，管子截止，+VDD+10VRD20 k BGDSvIvO+VDD+10VRD20 k GDSvIv
5、O开启电压开启电压vTN = 2 V3）NMOS开关及其等效电路开关及其等效电路+VDD+10VRD20 k BGDSvIvO开启电压开启电压vTN = 2 ViD+VDD+10VRD20 k GDSvIvORONRD3）NMOS开关及其等效电路开关及其等效电路 GDB iD+ +- - GS+ +- - DSiD /mAiD /mA-2-40-1-2-3-40-10-8-6-4-2- 3V- 4V- 5V GS = - 6V-1-2-3-4-6 GS /VuDS /V可可变变恒流区恒流区 漏极特性漏极特性 转移特性转移特性截止区截止区 TPuDS = - 6V开启电压开启电压 TP = -
6、2 V（1）特性曲线）特性曲线S2）P沟道增强型沟道增强型 MOS 场效应管场效应管P 沟道增强型沟道增强型 MOS 管管: : VGS 0 VTP MOS管导通管导通 VGS VTP MOS管截止管截止 CMOS 反相器反相器1、工作原理、工作原理AL1+VDD+10VD1S1vivOTNTPD2S20V+10VvivGSNvGSPTNTPvO0 V 0V-10V截止截止导通导通 10 V10 V 10V 0V导通导通截止截止0 VVTN = 2 VVTP = 2 V逻辑图逻辑图逻辑表达式逻辑表达式电路逻辑功能分析电路逻辑功能分析:1、列出电路状态表；、列出电路状态表；（根据输入确定半导（根
7、据输入确定半导体器件开关状态及输体器件开关状态及输出电平）出电平）2、列出真值表；、列出真值表；3、确定逻辑、确定逻辑 功能。功能。vi (A)0vO(L)1逻辑真值表逻辑真值表10(2)CMOS反相器的工作速度较高反相器的工作速度较高 在由于电路具有互补对称的性质，它的开通时间与关闭时间是在由于电路具有互补对称的性质，它的开通时间与关闭时间是相等的。平均延迟时间：相等的。平均延迟时间：10 ns。 带电容负载带电容负载输出从低电平输出从低电平跳变为高电平跳变为高电平输出从高电平输出从高电平跳变为低电平跳变为低电平 CMOS 反相器反相器3.2.3 其他其他CMOS门电路门电路A BTN1 T
8、P1 TN2 TP2L0 00 11 01 1截止截止 导通导通 截止截止导通导通 导通导通导通导通导通导通截止截止截止截止导通导通截止截止截止截止截止截止 截止截止导通导通导通导通1110与非门与非门1 1、CMOS 与与非门非门vA+VDD+10VTP1TN1TP2TN2ABLvBvLAB&00100111Y =(a)(a)电路结构电路结构(b)(b)工作原理工作原理VTN = 2 VVTP = 2 V0V10V或非门或非门2 2、CMOS 或或非门非门+VDD+10VTP1TN1TN2TP2ABLA B TN1 TP1 TN2 TP2L0 00 11 01 1截止截止导通导通截止截止导通
9、导通 导通导通导通导通导通导通截止截止截止截止导通导通截止截止截止截止截止截止截止截止导通导通导通导通1000AB1001001110V10VVTN = 2 VVTP = 2 V3.2.3 其他其他CMOS门电路门电路00V110V3. CMOS 与门与门AB&Y1+VDDVSSTP1TN1TP2TN2ABYABY&+VDDB1G1D1S1ATNTPB2D2S2G2VSS3.2.3 其他其他CMOS门电路门电路4. CMOS 或门或门Y1+VDDB1G1D1S1ATNTPB2D2S2G2VSSAB1ABY1+VDDVSSTP1TN1TN2TP2ABY3.2.3 其他其他CMOS门电路门电路 V
10、DD B A L=A B X 由或非门和与或非门组成由或非门和与或非门组成 5、异或门电路异或门电路 3.2.3 其他其他CMOS门电路门电路CMOS 门电路分析门电路分析3.2.3 其他其他CMOS门电路门电路数据采集电路数据采集电路3.2.4 CMOS传输门传输门( (双向模拟开关双向模拟开关) ) 1. 1. CMOS传输门电路的提出传输门电路的提出ADCCH1CH2CHN方案方案2 2计算机计算机ADCCH1CH2CHN方案方案1ADCADC计算机计算机1 1. CMOS传输门电路传输门电路电路电路I / Oo/IC等效电路等效电路3.2.4 CMOS传输门传输门( (双向模拟开关双向
11、模拟开关) ) ( (TG 门门 Transmission Gate)CI IO O/ / O OI I/ / TG2. 2. 工作原理：工作原理：TN、TP均导通，均导通，TN、TP均截止，均截止，导通电阻小导通电阻小( (几百欧姆几百欧姆) )关断电阻大关断电阻大( ( 10 109 9 ) )2、CMOS传输门电路的工作原理传输门电路的工作原理 设设TP:|VTP|=2V， TN:VTN=2 I的变化范围为的变化范围为5V到到+5V。 5V+5V 5V到到+5V GSN0, TP截止截止1）当）当c=0， c =1时时c=0=-5V， c c =1=+5V I / 0 O/ I3.2.4
12、 CMOS传输门传输门( (双向模拟开关双向模拟开关) ) C TP vO/vI vI/vO +5V 5V TN C +5V5V5V+3V GSP= 5V (3V+5V)= 2V 10V GSN=5V (5V+3V)=(102)V b、 I= 3V5V GSNVTN, TN导通导通a、 I= 5V3VTN导通，导通，TP导通导通 GSP |VT|, TP导通导通C、 I= 3V3V3V+5V3V+3V2）当）当c=1， c =0时时3.2.4 CMOS传输门传输门0传输门组成的数据选择器传输门组成的数据选择器C=0TG1导通导通, TG2断开断开 L=XTG2导通导通, TG1断开断开 L=Y
13、C=101XX断开断开导通导通0101断开断开X导通导通Y传输门组成的应用传输门组成的应用3.2.4 CMOS传输门传输门1 1.CMOS漏极开路门漏极开路门1.）CMOS漏极开路门的提出漏极开路门的提出输出短接，会产生低阻通路，输出短接，会产生低阻通路，大电流有可能导致器件的损毁，大电流有可能导致器件的损毁，并且无法确定输出是高电并且无法确定输出是高电平还是低电平。平还是低电平。 3.3.2 CMOS漏极开路（漏极开路（OD）门和三态输出门电路）门和三态输出门电路+VDDT N1T N2AB+VDDAB0101L10线与线与线与能实现吗线与能实现吗? ?（2）漏极开路门的结构与逻辑符号漏极开
14、路门的结构与逻辑符号+VDDTP1TN1TP2TN2ABL电路电路逻辑符号逻辑符号漏极开路门输出连接漏极开路门输出连接(a)工作时必须外接电源和电阻工作时必须外接电源和电阻;(b)(b)与非逻辑不变与非逻辑不变00111103.3.2 CMOS漏极开路（漏极开路（OD）门和三态输出门电路）门和三态输出门电路P1P2(c) (c) 可以实现线与功能可以实现线与功能; ;3.3.2 CMOS漏极开路（漏极开路（OD）门和三态输出门电路）门和三态输出门电路111 00RpRp取值？取值？ 1 1、实现多个逻辑门输出端的线与、实现多个逻辑门输出端的线与集电极开路门的应用集电极开路门的应用L = AB
15、CD ABCDL1L2L&RVDDA&BCDL&L1L23.3.2 CMOS漏极开路（漏极开路（OD）门和三态输出门电路）门和三态输出门电路2.三态三态(TSL)输出门电路输出门电路10011截止截止导通导通111高阻高阻 0 输出输出L输入输入A使能使能EN0011 10 00截止截止导通导通010截止截止截止截止1逻辑功能：高电平有效的同相三态门逻辑功能：高电平有效的同相三态门0 1 高阻高阻3.3.2 CMOS漏极开路（漏极开路（OD）门和三态输出门电路）门和三态输出门电路三态输出门电路逻辑符号三态输出门电路逻辑符号CS = 1= ABL_ AB CS & L EN逻辑符号逻辑符号其他三
16、态与非门：其他三态与非门： AB CS & L EN逻辑符号逻辑符号 高阻高阻0 00 01 11 11 10 01 11 11 10 01 10 00 01 1B BA AL L数据输入端数据输入端EN 真值表真值表 高阻高阻1 10 01 11 11 10 01 11 11 10 01 10 00 00 0B BA AL L数据输入端数据输入端EN 真值表真值表 = ZLCS =0= ZLCS = 1CS =0= ABL_低电平有效低电平有效高电平有效高电平有效3.3.2 CMOS漏极开路（漏极开路（OD）门和三态输出门电路门和三态输出门电路(1) (1) 构成总线转输结构构成总线转输结构
17、EN1EN1EN1G1G2GnD0AD0BD0N数据总线数据总线011101110任何时刻，只允许一个三态门使能，其余为高阻态。任何时刻，只允许一个三态门使能，其余为高阻态。RAMROMI/OD03.3.2 CMOS漏极开路（漏极开路（OD）门和三态输出门电路）门和三态输出门电路3. 3. 应用举例：应用举例： A B C L1 L2 分析下图所示逻辑门电路，根据输入波形对应画出输出波形分析下图所示逻辑门电路，根据输入波形对应画出输出波形C = 0 LC = 0 L1 1= A L= A L2 2 = B = BC = 1 LC = 1 L1 1= B L= B L2 2 = A = A3.3
18、.2 CMOS漏极开路（漏极开路（OD）门和三态输出门电路）门和三态输出门电路3.3.3 逻辑门电路的一般特性逻辑门电路的一般特性1. 1. 输入和输出的高、低电平输入和输出的高、低电平 vO vI 驱动门驱动门G1 负载门负载门G2 1 1 输出高电平的下限值输出高电平的下限值 VOH(min)输入低电平的上限值输入低电平的上限值 VIL(max)输入高电平的下限值输入高电平的下限值 VIH(min)输出低电平的上限值输出低电平的上限值 VOL(max) 输出输出高电平高电平+VDD VOH(min)VOL(max) G1门门vO范围范围 vO 输出输出低电平低电平 输入输入高电平高电平VI
19、H(min) VIL(max) +VDD G2门门vI范围范围 输入输入低电平低电平 vI 驱动门驱动门负载门负载门VNH 当前级门输出高电平的最小当前级门输出高电平的最小值时值时允许负向噪声电压的最大值允许负向噪声电压的最大值。负载门输入高电平时的噪声容限：负载门输入高电平时的噪声容限：VNH =VOH(min)VIH(min)2.噪声容限：在保证输出电平不噪声容限：在保证输出电平不变的条件下，输入电平允许波动变的条件下，输入电平允许波动的范围。它表示门电路的抗干扰的范围。它表示门电路的抗干扰能力能力. 1 驱动门驱动门 vo 1 负载门负载门 vI 噪声噪声 0103.3.3 逻辑门电路的
20、一般特性逻辑门电路的一般特性驱动门驱动门负载门负载门VNL 当前级门输出低电平的最大当前级门输出低电平的最大值时值时允许正向噪声电压的最大值允许正向噪声电压的最大值负载门输入低电平时的噪声容限负载门输入低电平时的噪声容限： VNL =VIL(max)VOL(max) 1 驱动门驱动门 vo 1 负载门负载门 vI 噪声噪声 101类型型参数参数74HCVDD=5V74HCTVDD=5V74LVCVDD=3.3V74AUCVDD=1.8VtPLH或或tPHL(ns)782.10.93.传输延迟时间传输延迟时间传输延迟时间是表征门电路开关速度传输延迟时间是表征门电路开关速度的参数，它说明门电路在输
21、入脉冲波的参数，它说明门电路在输入脉冲波形的作用下，其输出波形相对于输入形的作用下，其输出波形相对于输入波形延迟了多长的时间波形延迟了多长的时间。CMOS电路传输延迟时间电路传输延迟时间 tPHL 输出输出 50% 90% 50% 10% tPLH tf tr 输入输入 50% 50% 10% 90% 3.3.3 逻辑门电路的一般特性逻辑门电路的一般特性4. 4. 功耗功耗静态功耗：静态功耗：指的是当电路没有状态转换时的功耗，即门电路空载时指的是当电路没有状态转换时的功耗，即门电路空载时电源总电流电源总电流ID与电源电压与电源电压VDD的乘积。的乘积。5. 5. 延时延时 功耗积功耗积是速度功
22、耗综合性的指标是速度功耗综合性的指标. .延时延时 功耗积功耗积，用符号，用符号DP表示表示扇入数：扇入数：取决于其的输入端的个数。取决于其的输入端的个数。6. 6. 扇入与扇出数扇入与扇出数动态功耗：动态功耗：指的是电路在输出状态转换时的功耗，指的是电路在输出状态转换时的功耗，对于对于TTL门电路来说，静态功耗是主要的。门电路来说，静态功耗是主要的。CMOS电路的静态功耗非常低，电路的静态功耗非常低，CMOS门电路有动态功耗门电路有动态功耗3.3.3 逻辑门电路的一般特性逻辑门电路的一般特性10111电流方向电流方向? ?灌电流灌电流IILIOLIIL1n个个= nIIL 驱动门的所带负载分
23、为灌电流负载和拉电流负载两种情况驱动门的所带负载分为灌电流负载和拉电流负载两种情况: :（a)a)带灌电流负载带灌电流负载扇出数：扇出数：是指其在正常工作情况下，所能带同类门电路的最大数目。是指其在正常工作情况下，所能带同类门电路的最大数目。3.3.3 逻辑门电路的一般特性逻辑门电路的一般特性负载门负载门驱动门驱动门01110电流方向电流方向? ?拉电流拉电流IIHIOH1n个个= nIIH(b)带拉电流负载带拉电流负载IIH如如NOH= NOL则取两者的最小值为门的扇出系数则取两者的最小值为门的扇出系数3.3.3 逻辑门电路的一般特性逻辑门电路的一般特性负载门负载门驱动门驱动门电路类型电路类
24、型电源电电源电压压/V传输延传输延迟时间迟时间/ns静态功耗静态功耗/mW功耗延迟积功耗延迟积/mW-ns直流噪声容限直流噪声容限 输出逻输出逻辑摆幅辑摆幅/VVNL/V VNH/VTTLCT54/74510151501.22.23.5CT54LS/74LS57.52150.40.53.5HTL158530255077.513ECLCE10K系列系列5.2225500.1550.1250.8CE100K系列系列4.50.7540300.1350.1300.8CMOSVDD=5V5455103225 1032.23.45VDD=15V151215103180 1036.59.015高速高速CMO
25、S5811038 1031.01.55各类数字集成电路主要性能参数的比较各类数字集成电路主要性能参数的比较3.3.3 逻辑门电路的一般特性逻辑门电路的一般特性三、三、CMOS 集成电路的主要特点集成电路的主要特点(1) (1) 功耗极低。功耗极低。 LSI：几个几个 W ， MSI：100 100 W (2) (2) 电源电压范围宽。电源电压范围宽。CC4000 系列：系列：VDD = 3 18 V(3) (3) 抗干扰能力强。抗干扰能力强。输入端噪声容限输入端噪声容限 = = 0.3VDD 0.45VDD(4) (4) 逻辑摆幅大。逻辑摆幅大。(5) (5) 输入阻抗极高。输入阻抗极高。(6
26、) (6) 扇出能力强。扇出能力强。(7) (7) 集成度很高，温度稳定性好。集成度很高，温度稳定性好。(8) (8) 抗辐射能力强。抗辐射能力强。CC4000系列：系列： 5050个个四、四、CMOS 电路使用中应注意的几个问题电路使用中应注意的几个问题1. 1. 注意输入端的静电防护。注意输入端的静电防护。2. 2. 注意电源电压极性。注意电源电压极性。4. 4. 多余的输入端不应悬空多余的输入端不应悬空。与门与门 、 与非门与非门 ：或门或门 、 或非门或非门 ：3. 3. 输出端不能和电源、地短接。输出端不能和电源、地短接。接电源接电源 或或 与其他输入端并联与其他输入端并联接地接地 或或 与其他输入端并联与其他输入端并联
