《最新单片机原理及应用张毅刚主编精品课件》由会员分享，可在线阅读，更多相关《最新单片机原理及应用张毅刚主编精品课件（56页珍藏版）》请在金锄头文库上搜索。
1、单片机原理及应用张毅刚主编单片机原理及应用张毅刚主编第第2 2章章 MCS-51MCS-51单片机的硬件结构单片机的硬件结构片内结构如图片内结构如图2-12-1所示所示: : (3) (3) PSENPSEN* * （2929脚脚）：读读外外部部程程序序存存储储器器的的选选通通信信号号。可以驱动可以驱动8 8个个LSLS型型TTLTTL负载。负载。 (4) (4) EAEA* */V/VPPPP (Enable (Enable Address/Voltage Address/Voltage Pulse Pulse of of ProgramingPrograming，3131脚脚) ) EAE
2、A* *为内外程序存储器选择控制端。为内外程序存储器选择控制端。 EAEA* *=1=1，访访问问片片内内程程序序存存储储器器，但但在在PCPC（程程序序计计数数器器）值值超超过过0FFFH0FFFH（对对于于80518051、87518751）时时，即即超超出出片片内内程程序序存存储储器器的的4K4K字字节节地地址址范范围围时时，将将自自动动转转向向执执行外部程序存储器内的程序行外部程序存储器内的程序。 EAEA* *=0=0，单片机则只访问外部程序存储器。单片机则只访问外部程序存储器。 V VPPPP为本引脚的第二功能。用于为本引脚的第二功能。用于施加编程电压施加编程电压（例如（例如+21
3、V+21V或或+12V+12V）。对）。对89C5189C51，加在，加在V VPPPP脚的编程电压为脚的编程电压为+12V+12V或或+5V+5V。2.2.3 I/O2.2.3 I/O口引脚口引脚 (1) (1) P0P0口口：双向：双向8 8位三态位三态I/OI/O口，此口为地址总线口，此口为地址总线（低（低8 8位）及数据总线分时复用口，可驱动位）及数据总线分时复用口，可驱动8 8个个LSLS型型TTLTTL负载。负载。 (2) (2) P1P1口口：8 8位位准准双双向向I/OI/O口口，可可驱驱动动4 4个个LSLS型型TTLTTL负载。负载。 (3) (3) P2P2口口：8 8位
4、位准准双双向向I/OI/O口口，与与地地址址总总线线（高高8 8位）复用，可驱动位）复用，可驱动4 4个个LSLS型型TTLTTL负载。负载。 (4) (4) P3P3口口：8 8位位准准双双向向I/OI/O口口，双双功功能能复复用用口口，可可驱驱动动4 4个个LSLS型型TTLTTL负载。负载。要特别要特别注意准双向口与双向三态口的差别注意准双向口与双向三态口的差别。当当3 3个个准准双双向向I/OI/O口口作作输输入入口口使使用用时时，要要向向该该口口先先写写“1 1”，另外准双向，另外准双向I/OI/O口无高阻的口无高阻的“浮空浮空”状态。状态。2.3 MCS-512.3 MCS-51的
5、的CPUCPU 由由运算器运算器和和控制器控制器所构成所构成2.3.1 2.3.1 运算器运算器 对操作数进行对操作数进行算术、逻辑运算和位操作算术、逻辑运算和位操作。1 1算术逻辑运算单元算术逻辑运算单元ALUALU2 2累加器累加器A A 使用最频繁的寄存器，也可写为使用最频繁的寄存器，也可写为AccAcc。 A A的作用：的作用：（1 1）是）是ALUALU单元的输入之一，又是运算结果的存放单元。单元的输入之一，又是运算结果的存放单元。（2 2）数数据据传传送送大大多多都都通通过过累累加加器器A A。MCS-51MCS-51增增加加了了一一部部分分可可以以不不经经过过累累加加器器的的传传
6、送送指指令令，即即可可加加快快数数据据的的传传送速度，又减少了累加器的送速度，又减少了累加器的“瓶颈堵塞瓶颈堵塞”现象。现象。 A A的进位的进位标志标志CyCy是特殊的，同时又是是特殊的，同时又是位处理机的位累位处理机的位累加器。加器。3 3程序状态字寄存器程序状态字寄存器PSWPSW （1 1）CyCy（PSW.7PSW.7）进位标志位进位标志位（2 2）Ac(PSW.6)Ac(PSW.6)辅助进位标志位辅助进位标志位（3 3）F0F0（PSW.5PSW.5）标志位标志位 由用户使用的一个状态标志位。由用户使用的一个状态标志位。（4 4）RS1RS1、RS0RS0（PSW.4PSW.4、P
7、SW.3PSW.3）：4 4组组工工作作寄寄存存器器区区选择控制位选择控制位1 1和位和位0 0。 RS1 RS0 RS1 RS0 所选的所选的4 4组寄存器组寄存器 0 0 00 0 0区（内部区（内部RAMRAM地址地址00H00H07H07H） 0 1 10 1 1区（内部区（内部RAMRAM地址地址08H08H0FH0FH） 1 0 21 0 2区（内部区（内部RAMRAM地址地址10H10H17H17H） 1 1 31 1 3区（内部区（内部RAMRAM地址地址18H18H1FH1FH）（5 5）OVOV（PSW.2PSW.2）溢出标志位）溢出标志位 指示运算是否产生溢出。各种算术运
8、算指令指示运算是否产生溢出。各种算术运算指令对该位的影响情况较复杂，将在第对该位的影响情况较复杂，将在第3 3章介绍。章介绍。 （6 6）PSW.1PSW.1位位: : 保留位，未用保留位，未用 （7 7）P(PSW.0)P(PSW.0)奇偶标志位奇偶标志位 P=1P=1，A A中中“1 1”的个数为奇数的个数为奇数P=0P=0，A A中中“1 1”的个数为偶数的个数为偶数2.3.2 2.3.2 控制器控制器 1 1程序计数器程序计数器PCPC（Program CounterProgram Counter） 存放下一条要执行的指令在程序存储器中的地址。存放下一条要执行的指令在程序存储器中的地址
9、。 基本工作方式有以下几种：基本工作方式有以下几种： （1 1）程序计数器）程序计数器自动加自动加1 1 （2 2）执执行行有有条条件件或或无无条条件件转转移移指指令令时时，程程序序计计数数器将被置入新的数值，从而使程序的流向发生变化。器将被置入新的数值，从而使程序的流向发生变化。 （3 3）在在执执行行调调用用子子程程序序调调用用或或中中断断调调用用，完完成成下下列操作：列操作： PCPC的现行值保护的现行值保护 将将子子程程序序的的入入口口地地址址或或中中断断向向量量的的地地址址送送入入PCPC。2 2指令寄存器指令寄存器IRIR、指令译码器及控制逻辑电路、指令译码器及控制逻辑电路2.4
10、MCS-512.4 MCS-51存储器的结构存储器的结构哈佛（哈佛（Har-vardHar-vard）结构）结构 存储器空间可划分为存储器空间可划分为5 5类：类：1.1.程序存储器程序存储器 80318031无内部程序存储器。无内部程序存储器。 2.2.内部数据存储器内部数据存储器 3.3.特殊功能寄存器特殊功能寄存器（SFR-Special Function SFR-Special Function RegisterRegister）4.4.位地址空间位地址空间 211211个可寻址位。个可寻址位。5.5.数据寄存器数据寄存器 片外可扩展片外可扩展64K64K字节字节RAMRAM。 2.4
11、.1 2.4.1 程序存储器程序存储器 存放应用程序和表格之类的固定常数。存放应用程序和表格之类的固定常数。 分为片内和片外两部分，由分为片内和片外两部分，由EAEA* *引脚上所接的电平确引脚上所接的电平确定。定。 程序存储器中的程序存储器中的0000H0000H地址是系统程序的启动地址地址是系统程序的启动地址 5 5个单元具有特殊用途个单元具有特殊用途 表表2-1 52-1 5种中断源的中断入口地址种中断源的中断入口地址外中断外中断0 0003H0 0003H定时器定时器T0 000BHT0 000BH外中断外中断1 1 0013H 0013H 定时器定时器T1 001BH T1 001B
12、H 串行口串行口 0023H0023H2.4.2 2.4.2 内部数据存储器内部数据存储器 128128个，字节地址为个，字节地址为00H00H7FH7FH。00H00H1FH1FH：3232个单元是个单元是4 4组通用工作寄存器区组通用工作寄存器区20H20H2FH2FH：1616个单元可进行共个单元可进行共128128位的位寻址位的位寻址30H30H7FH7FH：用户：用户RAMRAM区，只能进行字节寻址，用作区，只能进行字节寻址，用作 数据缓冲区以及堆栈区。数据缓冲区以及堆栈区。2.4.3 2.4.3 特殊功能寄存器（特殊功能寄存器（SFRSFR）CPUCPU对各种功能部件的控制采用特殊
13、功能寄存器采用集对各种功能部件的控制采用特殊功能寄存器采用集中控制方式，中控制方式，共共2121个个。 有的有的SFRSFR可进行可进行位寻址位寻址。 表表2-2(P21)2-2(P21)是是SFRSFR的名称及其分布。的名称及其分布。 其字节其字节地址的末位是地址的末位是0H0H或或8H8H。 下面介绍下面介绍SFRSFR块中的某些寄存器。块中的某些寄存器。1 1堆栈指针堆栈指针SPSP 指示出堆栈顶部在内部指示出堆栈顶部在内部RAMRAM块中的位置块中的位置 复位后复位后 ，SPSP中的内容为中的内容为07H07H。（1 1）保护断点）保护断点（2 2）现场保护）现场保护堆栈堆栈向上生长向
14、上生长 2. 2. 数据指针数据指针DPTRDPTR 高位字节寄存器用高位字节寄存器用DPHDPH表示，低位字节寄存器用表示，低位字节寄存器用DPLDPL表示。表示。 3. I/O3. I/O端口端口P0P0P3P3 P0P0P3P3分别为分别为I/OI/O端口端口P0P0P3P3的锁存器。的锁存器。 4.4.寄存器寄存器B B 为执行乘法和除法操作设置的。为执行乘法和除法操作设置的。 在不执行乘、除的情况下，可当作一个普通寄存器在不执行乘、除的情况下，可当作一个普通寄存器来使用。来使用。5.5.串行数据缓冲器串行数据缓冲器SBUFSBUF 存放欲发送或已接收的数据，一个字节地址，物理存放欲发
15、送或已接收的数据，一个字节地址，物理上是由两个独立的寄存器组成，一个是发送缓冲器，上是由两个独立的寄存器组成，一个是发送缓冲器，另一个是接收缓冲器。另一个是接收缓冲器。6.6.定时器定时器/ /计数器计数器 两两个个1616位位定定时时器器/ /计计数数器器T1T1和和T0T0，各各由由两两个个独独立立的的8 8位位寄寄存存器器组组成成： TH1TH1、TL1TL1、TH0TH0、TL0TL0，只只能能字字节节寻寻址址，但但不不能能把把T1T1或或T0T0当当作作一一个个1616位位寄寄存存器器来来寻寻址访问。址访问。2.4.4 2.4.4 位地址空间位地址空间 211211个（个（12812
16、8个个+83+83个）寻址位个）寻址位。位地址范围。位地址范围为：为：00H00HFFHFFH。 内部内部RAMRAM的可寻址位的可寻址位128128个个( (字节地址字节地址20H20H2FH)2FH)见见表表2-32-3（P24P24）。 特殊功能寄存器特殊功能寄存器SFRSFR为为8383个个可寻址位，见可寻址位，见表表2-2-4 4（P24P24）。2.4.5 2.4.5 外部数据存储器外部数据存储器 最多可最多可外扩外扩64K64K字节字节的的RAMRAM或或I/OI/O 。 使用各类存储器，注意几点：使用各类存储器，注意几点： (1) (1) 地址的重叠性地址的重叠性 表表2-32
17、-3表表2-42-4 程序存储器（程序存储器（ROMROM）与数据存储器（）与数据存储器（RAMRAM）全部）全部64K64K字节地址空间重叠字节地址空间重叠) )。(2)(2)程序存储器（程序存储器（ROMROM）与数据存储器（）与数据存储器（RAMRAM）在使用）在使用上是严格区分的上是严格区分的 。(3)(3)位地址空间共有两个区域，位地址空间共有两个区域， (4)(4)片外数据存储区中，片外数据存储区中，RAMRAM与与I/OI/O端口统一编址。端口统一编址。所有外围所有外围I/OI/O端口的地址均占用端口的地址均占用RAMRAM地址单元，使地址单元，使用与访问外部数据存储器相同的传送
18、指令。用与访问外部数据存储器相同的传送指令。 图图2-62-6为各类存储器在存储器空间的位置的总结。为各类存储器在存储器空间的位置的总结。 2.5 2.5 并行并行I/OI/O端口端口 4 4个双向的个双向的8 8位并行位并行I/OI/O端口端口(Port) (Port) ，记作，记作P0P0P3 P3 属于特殊功能寄存器，还可位寻址。属于特殊功能寄存器，还可位寻址。 2.5.1 P02.5.1 P0端口端口 P0P0口某一位的电路包括：口某一位的电路包括：(1) (1) 一个数据输出锁存器，用于数据位的锁存一个数据输出锁存器，用于数据位的锁存(2) (2) 两个三态的数据输入缓冲器。两个三态
19、的数据输入缓冲器。(3) (3) 一一个个多多路路转转接接开开关关MUXMUX，设设置置多多路路转转接接开开关关的的目目的的:P0:P0口口既既作作通通用用I/OI/O口口，又又可可作作为为系系统统的的地地址址/ /数数据据线线口。口。(4) (4) 数数据据输输出出的的驱驱动动和和控控制制电电路路，由由两两只只场场效效应应管管（FETFET）组成，上面的场效应管构成上拉电路。）组成，上面的场效应管构成上拉电路。P0P0口口传传送送地地址址或或数数据据时时，CPUCPU发发出出控控制制信信号号为为高高电电平平，打打开开上上面面的的与与门门，使使多多路路转转接接开开关关MUXMUX打打向向上上边
20、边，使使内部地址内部地址/ /数据线与下面的场效应管处于反相接通数据线与下面的场效应管处于反相接通状状态态。这这时时的的输输出出驱驱动动电电路路由由于于上上下下两两个个FETFET处处于于反反相相，形成推拉式电路结构，大大提高负载能力。形成推拉式电路结构，大大提高负载能力。P0P0口口作作通通用用的的I/OI/O口口使使用用。这这时时，CPUCPU发发来来的的“控控制制”信信号号为为低低电电平平，上上拉拉场场效效应应管管截截止止，多多路路转转接接开开关关MUXMUX打向下边打向下边，与，与D D锁存器的锁存器的Q Q* *端接通。端接通。（1 1）作输出口使用）作输出口使用来来自自CPUCPU
21、的的“写写入入”脉脉冲冲加加在在D D锁锁存存器器的的CPCP端端，内内部部总总线线上上的的数数据据写写入入D D锁锁存存器器，并并向向端端口口引引脚脚P0.xP0.x输输出出。注注意意：由由于于输输出出电电路路是是漏漏极极开开路路（因因为为这这时时上上拉拉场场效效应管截止），必须外接上拉电阻才能有高电平输出。应管截止），必须外接上拉电阻才能有高电平输出。（2 2）作输入口使用）作输入口使用应应区区分分“读读引引脚脚”和和“读读端端口口”（或或称称“读读锁锁存存器器”）。）。“读读引引脚脚”信信号号把把下下方方缓缓冲冲器器打打开开，引引脚脚上上的的状状态态经经缓冲器读入内部总线；缓冲器读入内部
22、总线；“读读锁锁存存器器”信信号号打打开开上上面面的的缓缓冲冲器器把把锁锁存存器器Q Q端端的的状态读入内部总线。状态读入内部总线。2.5.2 P12.5.2 P1端口端口 字节地址字节地址90H90H，位地址，位地址90H90H97H97H。P1P1口口只只作作为为通通用用的的I/OI/O口口使使用用，在在电电路路结结构构上上与与P0P0口口有有两点区别两点区别：（1 1）因因为为P1P1口口只只传传送送数数据据，不不再再需需要要多多路路转转接接开开关关MUXMUX。（2 2）由由于于P1P1口口用用来来传传送送数数据据，因因此此输输出出电电路路中中有有上上拉拉电电阻阻，这这样样电电路路的的
23、输输出出不不是是三三态态的的，所所以以P1P1口口是是准准双向口。双向口。因此：因此：（1 1）P1P1口口作作为为输输出出口口使使用用时时，外外电电路路无无需需再再接接上上拉拉电电 阻。阻。（2 2）P1P1口口作作为为输输入入口口使使用用时时，应应先先向向其其锁锁存存器器先先写写入入 “1 1”，使输出驱动电路的使输出驱动电路的FETFET截止。截止。2.5.3 P22.5.3 P2端口端口 字节地址为字节地址为A0HA0H，位地址，位地址A0HA0HA7HA7H。 在在实实际际应应用用中中，因因为为P2P2口口用用于于为为系系统统提提供供高高位位地地址址，有有一一个个多多路路转转接接开开
24、关关MUXMUX。但但MUXMUX的的一一个个输输入入端端不不再再是是“地地址址/ /数数据据”，而而是是单单一一的的“地地址址”，因因为为P2P2口只作为地址线使用。口只作为地址线使用。当当P2P2口口用用作作为为高高位位地地址址线线使使用用时时，多多路路转转接接开开关关应应接接向向“地地址址”端端。正正因因为为只只作作为为地地址址线线使使用用，口口的的输输出出用用不不着着是是三三态态的的，所所以以，P2P2口口也也是是一一个个准准双向口。双向口。P2P2口也可以作为通用口也可以作为通用I/OI/O口使用，这时，多路转接开口使用，这时，多路转接开关接向锁存器关接向锁存器Q Q端端。 2.5.
25、4 P32.5.4 P3端口端口 P3P3口的字节地址为口的字节地址为B0HB0H，位地址为，位地址为B0HB0HB7HB7H P3P3口的口的第二功能第二功能定义，应熟记。定义，应熟记。表表2-2 P32-2 P3口的第二功能定义口的第二功能定义 口引脚口引脚 第二功能第二功能 P3.0P3.0 RXD RXD（串行输入口）（串行输入口） P3.1P3.1 TXD TXD（串行输出口）（串行输出口） P3.2P3.2 INT0 INT0* * （外部中断（外部中断0 0） P3.3P3.3 INT1 INT1* * （外部中断（外部中断1 1） P3.4P3.4 T0 T0（定时器（定时器0
26、 0外部计数输入）外部计数输入） P3.5P3.5 T1 T1（定时器（定时器1 1外部计数输入）外部计数输入） P3.6P3.6 WR WR* * （外部数据存储器写选通）（外部数据存储器写选通） P3.7P3.7 RD RD* * （外部数据存储器读选通）（外部数据存储器读选通） 第二功能信号第二功能信号有有输出输出和和输入输入两类：两类：（1 1）对作为）对作为第二功能输出第二功能输出的引脚，的引脚，当作通用的当作通用的I/OI/O口使用时口使用时，电路中的，电路中的“第二输出功能第二输出功能”线应保持线应保持高电平，与非门开通，以使锁存器的高电平，与非门开通，以使锁存器的Q Q端输出通
27、路端输出通路保持畅通。保持畅通。当输出第二功能信号当输出第二功能信号，该锁存器应预，该锁存器应预先置先置“1 1”，使与非门对，使与非门对“第二输出功能第二输出功能”信号的信号的输出是畅通的，从而实现第二功能信号的输出。输出是畅通的，从而实现第二功能信号的输出。（2 2）对作为）对作为第二功能输入第二功能输入的引脚，在口线引脚的内的引脚，在口线引脚的内部增加了一个缓冲器，输入的信号就从这个缓冲部增加了一个缓冲器，输入的信号就从这个缓冲器的输出端取得。而作为通用的器的输出端取得。而作为通用的I/OI/O口线使用的输口线使用的输入，仍取自三态缓冲器的输出端。入，仍取自三态缓冲器的输出端。P3P3口
28、无论是作口无论是作为输入口使用还是第二功能信号的输入，锁存器为输入口使用还是第二功能信号的输入，锁存器输出和输出和“第二输出功能第二输出功能”线都应保持高电平。线都应保持高电平。 2.5.5 P02.5.5 P0P3P3端口功能总结端口功能总结使用中应注意的问题：使用中应注意的问题：（1 1）P0P0P3P3口口都都是是并并行行I/OI/O口口，都都可可用用于于数数据据的的输输入入和和输输出出，但但P0P0口口和和P2P2口口除除了了可可进进行行数数据据的的输输入入/ /输输出出外外，通通常常用用来来构构建建系系统统的的数数据据总总线线和和地地址址总总线线，所所以以在在电电路路中中有有一一个个
29、多多路路转转接接开开关关MUXMUX，以以便便进进行行两两种种用用途途的的转转换换。而而P1P1口口和和P3P3口口没没有有构构建建系系统统的的数数据据总总线线和和地地址址总总线线的的功功能能，因因此此，在在电电路路中中没没有有多多路路转转接接开开关关MUXMUX。由由于于P0P0口口可可作作为为地地址址/ /数数据据复复用用线线使使用用，需需传传送送系系统统的的低低8 8位位地地址址和和8 8位位数数据据，因因此此MUXMUX的的一一个个输输入入端端为为“地地址址/ /数数据据”信信号号。而而P2P2口口仅仅作作为为高高位位地地址址线线使使用用，不不涉涉及及数数据据，所所以以MUXMUX的的
30、一一个输入信号为个输入信号为“地址地址”。 （2 2）在在4 4个个口口中中只只有有P0P0口口是是一一个个真真正正的的双双向向口口，P1P1P3P3口口都都是是准准双双向向口口。原原因因: :P0P0口口作作为为系系统统的的数数据据总总线线使使用用时时，为为保保证证数数据据的的正正确确传传送送，需需要要解解决决芯芯片片内内外外的的隔隔离离问问题题，即即只只有有在在数数据据传传送送时时芯芯片片内内外外才才接接通通；不不进进行行数数据据传传送送时时，芯芯片片内内外外应应处处于于隔隔离离状状态。为此，要求态。为此，要求P0P0口的输出缓冲器是一个三态门。口的输出缓冲器是一个三态门。在在P0P0口中
31、输出三态门是由两只场效应管（口中输出三态门是由两只场效应管（FETFET）组成，）组成，所以是一个真正的双向口。而其它的三个口所以是一个真正的双向口。而其它的三个口P1P1P3P3中，上拉电阻代替中，上拉电阻代替P0P0口中的场效应管，输出缓冲器口中的场效应管，输出缓冲器不是三态的，因此不是真正的双向口，只能称其为不是三态的，因此不是真正的双向口，只能称其为准双向口准双向口（3 3）P3P3口口的的口口线线具具有有第第二二功功能能，为为系系统统提提供供一一些些控控制制信信号号。因因此此在在P3P3口口电电路路增增加加了了第第二二功功能能控控制制逻逻辑辑。这是这是P3P3口与其它各口的不同之处口
32、与其它各口的不同之处。2.6 2.6 时钟电路与时序时钟电路与时序时时钟钟电电路路用用于于产产生生MCS-51MCS-51单单片片机机工工作作所所必必需需的的时时钟钟控控制信号。制信号。2.6.1 2.6.1 时钟电路时钟电路时时钟钟频频率率直直接接影影响响单单片片机机的的速速度度，电电路路的的质质量量直直接接影影响响系系统统的的稳稳定定性性。常常用用的的时时钟钟电电路路有有两两种种方方式式：内内部时钟部时钟方式和方式和外部时钟外部时钟方式。方式。一、内部时钟方式一、内部时钟方式 内部有一个用于构成振荡器的高增益反相放大器，反内部有一个用于构成振荡器的高增益反相放大器，反相放大器的输入端为芯片
33、引脚相放大器的输入端为芯片引脚XTAL1XTAL1，输出端为引脚，输出端为引脚XTAL2XTAL2。 C1C1和和C2C2典型值通常选择为典型值通常选择为30pF30pF左右。左右。 晶体的振荡频率在晶体的振荡频率在1.2MHz1.2MHz12MHz12MHz之间。之间。 某些高速单片机芯片的时钟频率已达某些高速单片机芯片的时钟频率已达40MHz40MHz。二、外部时钟方式二、外部时钟方式 常用于多片常用于多片MCS-51MCS-51单片机同时工作。单片机同时工作。 三、时钟信号的输出三、时钟信号的输出为应用系统中的其它芯片提供时钟，但需增加驱动为应用系统中的其它芯片提供时钟，但需增加驱动能力
34、。能力。 2.6.2 2.6.2 机器周期、指令周期与指令时序机器周期、指令周期与指令时序单片机执行的指令的各种时序均与时钟周期有关单片机执行的指令的各种时序均与时钟周期有关一、时钟周期一、时钟周期单片机的单片机的基本时间单位基本时间单位。若时钟的晶体的振荡频率为。若时钟的晶体的振荡频率为foscfosc，则时钟周期，则时钟周期Tosc=1/foscTosc=1/fosc。如。如fosc=6MHzfosc=6MHz，Tosc=166.7nsTosc=166.7ns。二、机器周期二、机器周期CPUCPU完完成成一一个个基基本本操操作作所所需需要要的的时时间间称称为为机机器器周周期期。执执行行一一
35、条条指指令令分分为为几几个个机机器器周周期期。每每个个机机器器周周期期完完成成一一个个基基本本操操作作。MCS-51MCS-51单单片片机机每每1212个个时时钟钟周周期期为为一个机器周期，一个机器周期，一个机器周期又分为一个机器周期又分为6 6个状态个状态：S1S1S6S6。每个状态又每个状态又分为两拍分为两拍：P1P1和和P2P2。因此，。因此，一个机器周期中的一个机器周期中的1212个时钟周期表示为：个时钟周期表示为：S1P1S1P1、S1P2S1P2、S2P1S2P1、S2P2S2P2、S6P2S6P2。 三、指令周期三、指令周期 执行任何一条指令时，都可分为执行任何一条指令时，都可分
36、为取指令阶段取指令阶段和和指令执指令执行阶段行阶段 。取指令阶段取指令阶段，PCPC中地址送到程序存储器，并从中取出中地址送到程序存储器，并从中取出需要执行指令的操作码和操作数。需要执行指令的操作码和操作数。指令执行阶段指令执行阶段，对指令操作码进行译码，以产生一系，对指令操作码进行译码，以产生一系列控制信号完成指令的执行。列控制信号完成指令的执行。ALEALE信号是为地址锁存而定义的信号是为地址锁存而定义的，以时钟脉冲，以时钟脉冲1/61/6的频的频率出现，在一个机器周期中，率出现，在一个机器周期中，ALEALE信号两次有效信号两次有效（但要注意，在执行访问外部数据存储器的指令（但要注意，在
37、执行访问外部数据存储器的指令MOVXMOVX时，将会丢失一个时，将会丢失一个ALEALE脉冲）脉冲）2.7 2.7 复位操作和复位电路复位操作和复位电路2.7.1 2.7.1 复位操作复位操作单片机的初始化操作，摆脱死锁状态。单片机的初始化操作，摆脱死锁状态。引脚引脚RSTRST加上加上大于大于2 2个机器周期（即个机器周期（即2424个时钟振荡周个时钟振荡周期）的高电平就可使期）的高电平就可使MCS-51MCS-51复位。复位。复位时，复位时，PCPC初初始化为始化为0000H0000H，使，使MCS-51MCS-51单片机从单片机从0000H0000H单元开始单元开始执行程序。执行程序。除
38、除PCPC之外，复位操作还对其它一些寄存器有影响，之外，复位操作还对其它一些寄存器有影响，见见表表2-62-6(P34)(P34)。 SP=07H SP=07H ，P0-P3P0-P3的引脚均为高电平的引脚均为高电平。 在复位有效期间，在复位有效期间，ALEALE脚脚和和PSENPSEN* *脚脚均为高电平，内部均为高电平，内部RAMRAM的状态不受复位的影响。的状态不受复位的影响。2.7.2 2.7.2 复位电路复位电路 片内复位结构：片内复位结构： 复位电路通常采用复位电路通常采用上电自动复位上电自动复位和和按钮复位按钮复位两种方两种方式。式。 最简单的上电自动复位电路最简单的上电自动复位电路: : 按键手动复位，有按键手动复位，有电平方式电平方式和和脉冲方式脉冲方式两种。两种。 电平方式：电平方式：脉冲方式：脉冲方式：两种实用的兼有上电复位与按钮复位的电路。两种实用的兼有上电复位与按钮复位的电路。 图图2-192-19中中（b b）的的电电路路能能输输出出高高、低低两两种种电电平平的的复复位位控控制制信信号号，以以适适应应外外围围I/OI/O接接口口芯芯片片所所要要求求的的不不同同复位电平信号。复位电平信号。74LS12274LS122为为单单稳稳电电路路，实实验验表表明明，电电容容C C的的选选择择约约为为0.10.1 F F较好。较好。
