《二章硬件结构ppt课件》由会员分享，可在线阅读，更多相关《二章硬件结构ppt课件（41页珍藏版）》请在金锄头文库上搜索。
1、第二章 硬件结构n n以TI公司生产的TMS320C54x为例具 体的学习DSP的硬件结构定点DSP与浮点DSPvv浮点格式用指数形式表示，其动态范围比用小数形式表示的定点格式要大得多，定点DSP中经常要考虑的溢出问题，在浮点DSP中基本上可以不考虑vv为了保证底数的精度，浮点DSP基本上作成32-bit的，其总线、寄存器、存储器等的宽度也相应是32-bit的vv浮点DSP的速度更快，尤其是作浮点运算vv浮点DSP的价格高，开发难度也更大ADSP2100vv100MHz, 10ns 指令周期vv峰值 600MFLOPS ，连续 400 MFLOPSvv4 Mbit 片内双口 SRAM ，由核处
2、理器、主机或DMA独立访问vvDMA 控制器支持:14 个零开销 DMA 通道，64 bit 后台 DMA 传输, 与全速运行的处理器并行特点DSP芯片的运算速度n nMIPS:每秒执行百万指令n nMOPS：每秒执行百万次操作n nMFLOPS:每秒执行百万次浮点操作n nBOPS：每秒执行十亿次操作特点vv700Mbytes/s IO速率vv4GW 片外寻址能力vv6个连接口，作多处理器应用TMS320C30vv 60ns单周期指令执行时间vv 33.3MFLOPSvv 16.7MIPSvv片内4Kx32bit 单周期内可访问两次的ROM vv两个1Kx32bit 单周期内可访问两次的RA
3、M vv 64x32bit指令CacheTMS320C30vv 指令及数据字长32bit,地址宽度24bit (16M寻址空间)vv 40/32bit 浮点/整数乘法器及ALUvv 8个以40bit扩展精度寄存器为基础的Acc vv 32bit桶形移位器vv 2个地址发生器,8个辅助寄存器和 2个辅助寄存器计算单元vv 片内DMA控制器,使I/O与CPU并行工作TMS320C30vv 单周期内并行的ALU及乘法指令vv零开销循环,单周期分支vv 两个外部接口vv 两个串口支持8/16/32bit数据传输vv 两个32bit定时器vv 封装: 181脚PGAvv 工艺: 1m CMOS 算术逻辑
4、运算单元ALU C54xC54x使使用用4040位位的的算算术术逻逻辑辑运运算算单单元元和和2 2个个4040位位累加器，可完成宽范围的算术逻辑运算。累加器，可完成宽范围的算术逻辑运算。 C54xC54x的的大大多多数数算算术术逻逻辑辑运运算算指指令令都都是是单单周周期期指指令令，其其运运算算结结果果通通常常自自动动送送入入目目的的累累加加器器A A或或B B。但但在在执执行行存存储储器器到到存存储储器器的的算算术术逻逻辑辑运运算算指指令令时时（如如ADDMADDM、ANDMANDM、ORMORM和和XORMXORM），其其运运算算结结果果则则存入指令指定的目的存储器。存入指令指定的目的存储器
5、。 ALU的功能框图 MUXMUXA AB BALUALU符号符号符号符号ctrctr符号符号符号符号ctrctrMUXMUXMUXMUXCB15CB0CB15CB0DB15DB0DB15DB0MACMAC输出输出输出输出SXMSXMSXMSXMOVMOVMC16C16C CZA/ZBZA/ZBTCTCX XY YA AMMUUB BB BA AC CT TDDS SOVA/OVBOVA/OVB桶形移位桶形移位桶形移位桶形移位器输出器输出器输出器输出 ALU的输入和输出 根据根据根据根据输输入源的不同，入源的不同，入源的不同，入源的不同，ALUALU采用不同的采用不同的采用不同的采用不同的输输
6、入方式。入方式。入方式。入方式。(1)(1) ALUALU的的的的X X输输入源入源入源入源 来自桶形移位寄存器来自桶形移位寄存器来自桶形移位寄存器来自桶形移位寄存器输输出的操作数出的操作数出的操作数出的操作数； 来自数据来自数据来自数据来自数据总线总线DBDB中的操作数中的操作数中的操作数中的操作数。( (2)2) ALUALU的的的的Y Y输输入源入源入源入源 来自累加器来自累加器来自累加器来自累加器A A中的数据；中的数据；中的数据；中的数据； 来自累加器来自累加器来自累加器来自累加器B B中的数据；中的数据；中的数据；中的数据； 来自数据来自数据来自数据来自数据总线总线CBCB中的操作
7、数中的操作数中的操作数中的操作数； 来自来自来自来自T T寄存器中的操作数。寄存器中的操作数。寄存器中的操作数。寄存器中的操作数。 ALUALU的输出的输出 ALUALU的的输输出出为为4040位位运运算算结结果果，通通常常被被送送至至累累加加器器A A或或B B。 累加器累加器A A和和B B C54xC54x芯芯芯芯片片片片有有有有两两两两个个个个独独独独立立立立的的的的4040位位位位累累累累加加加加器器器器A A和和和和B B，可可可可以以以以作作作作为为为为ALUALU或或或或MACMAC的的的的目目目目标标标标寄寄寄寄存存存存器器器器，存存存存放放放放运运运运算算算算结结结结果果果
8、果，也可以作为也可以作为也可以作为也可以作为ALUALU或或或或MACMAC的一个输入。的一个输入。的一个输入。的一个输入。 在在在在执执执执行行行行并并并并行行行行指指指指令令令令（LD|MACLD|MAC）和和和和一一一一些些些些特特特特殊殊殊殊指指指指令令令令（MINMIN和和和和MAXMAX）时时时时，两两两两个个个个累累累累加加加加器器器器中中中中的的的的一一一一个个个个用用用用于于于于装装装装载载载载数据，而另一个用于完成运算。数据，而另一个用于完成运算。数据，而另一个用于完成运算。数据，而另一个用于完成运算。 累加器结构累加器结构39 3231 1615 0累加器累加器AAGAH
9、AL保护位保护位39 32高阶位高阶位31 16低阶位低阶位15 0累加器累加器BBGBHBL保护位保护位高阶位高阶位低阶位低阶位BGBGAGAG保保保保护护位位位位：AGAG、BGBG 39323932，作作作作为为算算算算术术计计算算算算时时的的的的数数数数据据据据位位位位余余余余量量量量，以防止迭代运算中的溢出以防止迭代运算中的溢出以防止迭代运算中的溢出以防止迭代运算中的溢出。 BGBGAGAGBHBHAHAH高高高高阶阶阶阶位：位：位：位：AHAH、BH3116BH3116；BHBHAHAHBLBLALAL低低低低阶阶阶阶位：位：位：位：ALAL、 BL150BL150。 BLBLAL
10、AL 桶形移位寄存器 TMS320C54xTMS320C54x的的的的4040位位位位桶桶桶桶形形形形移移移移位位位位寄寄寄寄存存存存器器器器主主主主要要要要用用用用于于于于累累累累加加加加器器器器或或或或数数数数据据据据区区区区操操操操作作作作数数数数的的的的定定定定标标标标。它它它它能能能能将将将将输输输输入入入入数数数数据据据据进进进进行行行行031031位的左移和位的左移和位的左移和位的左移和016016位的右移。位的右移。位的右移。位的右移。 组成框图MUXMUX符号控制符号控制符号控制符号控制SCSC移位寄存器移位寄存器移位寄存器移位寄存器(-1631)(-1631)写选择写选择写
11、选择写选择MSW/LSWMSW/LSWDB15DB0DB15DB0CB15CB0CB15CB0EB15EB0EB15EB0测试位测试位测试位测试位TcTcALUALUCSSUCSSUSXMSXMA AB BT TASM(40)ASM(40)指令寄存器指令寄存器指令寄存器指令寄存器立即数立即数立即数立即数-1615-1615015015 多路选择器多路选择器多路选择器多路选择器MUXMUXMUXMUXMUXMUXMUXMUXMUXMUX 符号控制符号控制符号控制符号控制SCSCSCSC符号控制符号控制符号控制符号控制SCSC符号控制符号控制符号控制符号控制SCSC 移位寄存器移位寄存器移位寄存器
12、移位寄存器移位寄存器移位寄存器移位寄存器移位寄存器(-1631)(-1631)移位寄存器移位寄存器移位寄存器移位寄存器(-1631)(-1631)移位寄存器移位寄存器移位寄存器移位寄存器(-1631)(-1631)移位寄存器移位寄存器移位寄存器移位寄存器(-1631)(-1631) 写选择电路写选择电路写选择电路写选择电路 写选择写选择写选择写选择MSW/LSWMSW/LSW写选择写选择写选择写选择MSW/LSWMSW/LSW写选择写选择写选择写选择MSW/LSWMSW/LSW 多路选择器多路选择器多路选择器多路选择器MUXMUXMUXMUX 用来选择输入数据。用来选择输入数据。用来选择输入数
13、据。用来选择输入数据。 符号控制符号控制符号控制符号控制SCSCSCSC 用于对输入数据进用于对输入数据进用于对输入数据进用于对输入数据进行符号位扩展。行符号位扩展。行符号位扩展。行符号位扩展。 移位寄存器移位寄存器移位寄存器移位寄存器 用来对输入的数据用来对输入的数据用来对输入的数据用来对输入的数据进行定标和移位。进行定标和移位。进行定标和移位。进行定标和移位。 写选择电路写选择电路写选择电路写选择电路 用来选择最高有效用来选择最高有效用来选择最高有效用来选择最高有效字和最低有效字。字和最低有效字。字和最低有效字。字和最低有效字。 桶形移位寄存器的输入桶形移位寄存器的输入桶形移位寄存器的输入
14、桶形移位寄存器的输入 取取取取自自自自DBDB数数数数据据据据总总线线的的的的16161616位位位位 输输入数据；入数据；入数据；入数据； 取取取取自自自自DBDB和和和和CBCB扩扩展展展展数数数数据据据据总总 线线的的的的32323232位位位位输输入数据；入数据；入数据；入数据；来自累加器来自累加器来自累加器来自累加器A A或或或或B B的的的的40404040位位位位 输入数据。输入数据。输入数据。输入数据。 桶形移位寄存器的输出桶形移位寄存器的输出桶形移位寄存器的输出桶形移位寄存器的输出 输出至输出至输出至输出至ALUALUALUALU的一个输入端的一个输入端的一个输入端的一个输入
15、端 ； 经写经写经写经写MSW/LSWMSW/LSW选择电路选择电路选择电路选择电路 输出至输出至输出至输出至EBEB总线。总线。总线。总线。 MUXMUX符号控制符号控制符号控制符号控制SCSC移位寄存器移位寄存器移位寄存器移位寄存器(-1631)(-1631)写选择写选择写选择写选择MSW/LSWMSW/LSWDB15DB0DB15DB0CB15CB0CB15CB0EB15EB0EB15EB0测试位测试位测试位测试位TcTcALUALUCSSUCSSUSXMSXMA AB BT TASM(40)ASM(40)指令寄存器指令寄存器指令寄存器指令寄存器立即数立即数立即数立即数-1615-161
16、5015015DB15DB0DB15DB0DB15DB0DB15DB0DB15DB0DB15DB0DB15DB0DB15DB0CB15CB0CB15CB0DB15DB0DB15DB0CB15CB0CB15CB0DB15DB0DB15DB0CB15CB0CB15CB0A A A A A AB B B B B BALUALUALUALUALUALUEB15EB0EB15EB0EB15EB0EB15EB0EB15EB0EB15EB0第第第第第第2 2 2 2 2 2章章章章章章 TMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54xTMS320C54x的
17、硬件结构的硬件结构的硬件结构的硬件结构的硬件结构的硬件结构2.4.4 2.4.4 2.4.4 2.4.4 乘法乘法乘法乘法- - - -累加单元累加单元累加单元累加单元MAC MAC MAC MAC C54xC54xC54xC54x的的的的乘乘乘乘法法法法- - - -累累累累加加加加单单单单元元元元MACMACMACMAC是是是是由由由由乘乘乘乘法法法法器器器器、加加加加法法法法器器器器、符符符符号号号号控控控控制制制制、小小小小数数数数控控控控制制制制、零零零零检检检检测测测测器器器器、舍舍舍舍入入入入器器器器、饱饱饱饱和和和和逻逻逻逻辑辑辑辑和暂存器几部分组成。和暂存器几部分组成。和暂存
18、器几部分组成。和暂存器几部分组成。 零检测零检测零检测零检测舍入器舍入器舍入器舍入器饱和逻辑饱和逻辑饱和逻辑饱和逻辑取整取整取整取整4040位加法器位加法器位加法器位加法器MUXMUXXM YMXM YM乘法器乘法器乘法器乘法器(17(17 17)17)符号控制符号控制符号控制符号控制符号控制符号控制符号控制符号控制X MUXX MUXY MUXY MUXT TDB15DB0DB15DB0CB15CB0CB15CB0PB15PB0PB15PB0YAYAXAXAOVMOVMOVA/OVBOVA/OVBZA/ZBZA/ZB至至至至A/BA/BFRCTFRCTA AB B0 0来自来自来自来自A A
19、来自来自来自来自B BP PA AC CDDA ADDT T乘法-累加单元功能框图 MACMAC单单元元具具有有强强大大的的乘乘法法- -累累加加运运算算功功能能，可可在在一一个个流流水水线线周周期期内内完完成成1 1次次乘乘法法运运算算和和1 1次次加加法法运运算算。在在数数字字滤滤波波（FIRFIR和和IIRIIR滤滤波波）以以及及自自相相关关等等运运算算中中，使使用用乘乘法法- -累累加加运运算算指令可以大大提高系统的运算速度。指令可以大大提高系统的运算速度。 乘法器 MACMAC单单单单元元元元包包包包含含含含一一一一个个个个1717 1717位位位位硬硬硬硬件件件件乘乘乘乘法法法法器
20、器器器，可可可可完完完完成有符号数和无符号数的乘法运算。成有符号数和无符号数的乘法运算。成有符号数和无符号数的乘法运算。成有符号数和无符号数的乘法运算。 乘法器的输入乘法器的输入乘法器的输入乘法器的输入 XMXM输入：输入：输入：输入： 取自数据总线取自数据总线取自数据总线取自数据总线DBDB的数据存储器操作数；的数据存储器操作数；的数据存储器操作数；的数据存储器操作数； 来自暂存器来自暂存器来自暂存器来自暂存器T T的操作数；的操作数；的操作数；的操作数； 来自累加器来自累加器来自累加器来自累加器A A的的的的32163216位操作数。位操作数。位操作数。位操作数。YM输入： 来自数据总线来
21、自数据总线来自数据总线来自数据总线DBDB的数据存储器操作数；的数据存储器操作数；的数据存储器操作数；的数据存储器操作数； 来自数据总线来自数据总线来自数据总线来自数据总线CBCB的数据存储器操作数；的数据存储器操作数；的数据存储器操作数；的数据存储器操作数； 来自程序总线来自程序总线来自程序总线来自程序总线PBPB的程序存储器操作数；的程序存储器操作数；的程序存储器操作数；的程序存储器操作数； 来自累加器来自累加器来自累加器来自累加器A A的的的的32163216位操作数。位操作数。位操作数。位操作数。 乘法器 乘法器的输出乘法器的输出乘法器的输出乘法器的输出 乘乘乘乘法法法法器器器器的的的
22、的输输输输出出出出经经经经小小小小数数数数控控控控制制制制电电电电路路路路接接接接至至至至加加加加法法法法器器器器的的的的XAXA输入端。输入端。输入端。输入端。 乘法器的操作乘法器的操作乘法器的操作乘法器的操作 MACMAC单单单单元元元元的的的的乘乘乘乘法法法法器器器器能能能能进进进进行行行行有有有有符符符符号号号号数数数数、无无无无符符符符号号号号数数数数以及有符号数与无符号数的乘法运算。以及有符号数与无符号数的乘法运算。以及有符号数与无符号数的乘法运算。以及有符号数与无符号数的乘法运算。 乘法器 比较、选择和存储单元CSSU C54xC54x的的的的比比比比较较较较、选选选选择择择择和
23、和和和存存存存储储储储单单单单元元元元（CSSUCSSU）是是是是一一一一个个个个特特特特殊殊殊殊用用用用途途途途的的的的硬硬硬硬件件件件电电电电路路路路，专专专专门门门门用用用用来来来来完完完完成成成成ViterbiViterbi算算算算法中的加法法中的加法法中的加法法中的加法/ /比较比较比较比较/ /选择选择选择选择（ACSACS）操作操作操作操作。比较电路比较电路比较电路比较电路COMPCOMP状态转移寄存器状态转移寄存器状态转移寄存器状态转移寄存器TRNTRN 状态比较寄存器状态比较寄存器状态比较寄存器状态比较寄存器TCTC MUXMUXCOMPCOMPTRNTRNTCTCCCSUC
24、CSUA AB BMSW/LSWMSW/LSW选择选择选择选择EB15EB0EB15EB0来自桶形移位器来自桶形移位器来自桶形移位器来自桶形移位器多路选择器多路选择器多路选择器多路选择器MUXMUXMUXMUXMUXMUXCOMPCOMPCOMPCOMPTRNTRNTRNTRNTCTCTCTC C54x的片内外设电路 C54xC54x器件除了提供哈佛结构的总线、功能强大器件除了提供哈佛结构的总线、功能强大器件除了提供哈佛结构的总线、功能强大器件除了提供哈佛结构的总线、功能强大的的的的CPUCPU以及大容量的存储空间外，还提供了必要的片以及大容量的存储空间外，还提供了必要的片以及大容量的存储空间
25、外，还提供了必要的片以及大容量的存储空间外，还提供了必要的片内外部设备。内外部设备。内外部设备。内外部设备。 不同型号的不同型号的不同型号的不同型号的 C54xC54x芯片，所配置的片内外设有所芯片，所配置的片内外设有所芯片，所配置的片内外设有所芯片，所配置的片内外设有所不同，这些片内外设主要包括：不同，这些片内外设主要包括：不同，这些片内外设主要包括：不同，这些片内外设主要包括： 通用通用通用通用I/OI/O引脚引脚引脚引脚 定时器定时器定时器定时器 时钟发生器时钟发生器时钟发生器时钟发生器 主机接口主机接口主机接口主机接口HPIHPI 串行通信接口串行通信接口串行通信接口串行通信接口 软件
26、可编程等待软件可编程等待软件可编程等待软件可编程等待 状态发生器状态发生器状态发生器状态发生器 可编程分区转换逻辑可编程分区转换逻辑可编程分区转换逻辑可编程分区转换逻辑时钟发生器时钟发生器时钟发生器时钟发生器 主主主主要要要要用用用用来来来来为为为为CPUCPU提提提提供供供供时时时时钟钟钟钟信信信信号号号号，由由由由内内内内部部部部振振振振荡荡荡荡器器器器和和和和锁锁锁锁相相相相环环环环（PLLPLL）电电电电路路路路两两两两部部部部分分分分组组组组成成成成。可可可可通通通通过过过过内内内内部部部部的的的的晶晶晶晶振振振振或外部的时钟源驱动。或外部的时钟源驱动。或外部的时钟源驱动。或外部的时
27、钟源驱动。 锁相环电路具有频率放大和信号提纯的功能，利锁相环电路具有频率放大和信号提纯的功能，利锁相环电路具有频率放大和信号提纯的功能，利锁相环电路具有频率放大和信号提纯的功能，利用用用用PLLPLL的特性，可以锁定时钟发生器的振荡频率，为的特性，可以锁定时钟发生器的振荡频率，为的特性，可以锁定时钟发生器的振荡频率，为的特性，可以锁定时钟发生器的振荡频率，为系统提供高稳定的时钟频率。系统提供高稳定的时钟频率。系统提供高稳定的时钟频率。系统提供高稳定的时钟频率。 锁相环能使时钟源乘上一个特定的系数，得到一锁相环能使时钟源乘上一个特定的系数，得到一锁相环能使时钟源乘上一个特定的系数，得到一锁相环能
28、使时钟源乘上一个特定的系数，得到一个比内部个比内部个比内部个比内部CPUCPU时钟频率低的时钟源。时钟频率低的时钟源。时钟频率低的时钟源。时钟频率低的时钟源。 C54x的片内外设电路 主主主主机机机机接接接接口口口口HPIHPI是是是是 C54xC54x芯芯芯芯片片片片具具具具有有有有的的的的一一一一种种种种8 8位位位位或或或或1616位位位位的的的的并并并并行行行行接接接接口口口口部部部部件件件件，主主主主要要要要用用用用于于于于DSPDSP与与与与其其其其他他他他总总总总线线线线或或或或主主主主处处处处理理理理机进行通信。机进行通信。机进行通信。机进行通信。 C54x的片内外设电路 软件
29、可编程等待状态发生器软件可编程等待状态发生器软件可编程等待状态发生器软件可编程等待状态发生器 功功功功能能能能：通通通通过过过过软软软软件件件件设设设设置置置置，完完完完成成成成外外外外部部部部总总总总线线线线周周周周期期期期的的的的扩扩扩扩展展展展，从从从从而而而而方方方方便便便便地地地地实实实实现现现现 C54xC54x芯芯芯芯片片片片与与与与慢慢慢慢速速速速的的的的外外外外部部部部存存存存储储储储器器器器和和和和I/OI/O设备的接口。设备的接口。设备的接口。设备的接口。 在在在在访访访访问问问问外外外外部部部部存存存存储储储储器器器器时时时时，软软软软件件件件等等等等待待待待状状状状态态态态寄寄寄寄存存存存器器器器（SWWSRSWWSR）可可可可为为为为每每每每32K32K字字字字的的的的程程程程序序序序、数数数数据据据据存存存存储储储储单单单单元元元元块块块块和和和和64K64K字的字的字的字的I/OI/O空间确定空间确定空间确定空间确定014014个等待状态。个等待状态。个等待状态。个等待状态。 C54x的片内外设电路
