《触发器和时序逻辑电路测试题》由会员分享，可在线阅读，更多相关《触发器和时序逻辑电路测试题（6页珍藏版）》请在金锄头文库上搜索。
1、触发器和时序逻辑电路测试题(十二章，十三章)一、 填空题1、 存放N为二进制数码需要个触发器。2、一个四位二进制减法计数器状态为时，在输入一个计数脉冲，计数状态为 1111，然后向高位发信号。3、时序逻辑电路在结构方面的特点是 ;由具有逻辑门电路和具有 的触发器两部分组成。4、 十进制计数器最少要用个触发器。5、 用N个触发器可以构成存放位二进制代码寄存器。6、在数字电路系统中，按逻辑功能和电路特点，各种数字集成电路可分位逻辑电路和逻辑电路两大类。7、 8421BCD 码位 1001，它代表的十进制是。8、8421BCD 码的二一进制计数器当前计数状态是1000，再输入三个计数脉冲，计数状态位
2、。9、 数码寄存器主要由和组成，起功能是用来暂存数码。10、同步计数器各个触发器的状态转换，与同步，具有特点。11、寄存器在断电后，锁存的数码。12、4个触发器构成8421BCD码计数器，共有个无效状态，即跳过二进制数码到6 个状态。二、 判断题、1、移位寄存器每输入一个脉冲时，电路中只有一个触发器翻转。(2、移位寄存器即可并行输出也可串行输出。(3、右移寄存器存放的数码将从低位到高位，依次串行输入。(4、八位二进制能表示十进数的最大值是 256.()5、表示一位十进制数至少需要二位二进制。(6、触发器实质上就是一种功能最简单的时序逻辑电路，是时序逻辑存储记忆的基础。 （ ）7、数码寄存器存放
3、的数码可以并行输入也可以串行输入。（）8、显示器属于时序逻辑电路类型。（9、计数器、寄存器和加法器都属于时序逻辑电路。（10、时序逻辑电路具有记忆功能。（11、用 4 个触发器可构成 4 位二进制计数器。（）12、同步时序电路由组合电路和触发器两部分组成。（）13、组合电路不含有记忆功能的器件。（）14、时序电路不含有记忆功能的器件。（）15、同步时序电路具有统一的时钟 CP 控制。（）16、异步时序电路的各级触发器类型不同。（）17、时序逻辑电路与组合逻辑电路的最大区别在于，它具有存储和记忆功能（）三、选择题1. 下列逻辑电路中为时序逻辑电路的是。A变量译码器 B.加法器 C数码寄存器D数据
4、选择器2. 同步时序电路和异步时序电路比较，其差异在于后者。A.没有触发器B没有统一的时钟脉冲控制C没有稳定状态D输出只与内部状态有关3. 若要设计一个脉冲序列为 11010 01 11 0 的序列脉冲发生器，应选用个触发器。4、对于T触发器,A.0B.1 C.QA. 2B. 3C. 4D. 1 0若原态Qn=0,欲使新态Qn+1 = 1 ,应使输入T二（D. 5、对于D触发器，欲使Qn+1=Qn，应使输入D二（）A.0B.1 C.Q D.Q16、对于JIK触发器，若J=K,则可完成（）触发器的逻辑功能。A.RS B.D C.T D.T /7、下列触发器中，克服了空翻现象的有（ ）。A边沿D触
5、发器B基本RS触发器C同步RS触发器D主从JIK触发器8、同步计数器和异步计数器比较，同步计数器的优点是（ ）。A.工作速度高B.触发器利用率高C.电路简单D.不受时钟CP控制。9、N个触发器可以构成最大模值为（）的计数器。A.N B.2N C.N2 D.2n10、一位 8421BCD 码计数器至少需要（ ）个触发器。A.3 B.4 C.5 D.1011、采用串行输入/串行输出的 8 位移位寄存器，时需经（ ）个脉冲后，8 位 数码才能全部移出寄存器中。A.7 B.8 C.15 D.16四、 分 析 题1：触发器和门电路的区别。2、时序逻辑电路的组成和逻辑功能3、分析图P7-1所示时序电路的逻
6、辑功能，设初始状态为Q = 0,FF0 FF1 FF24、分析如图 P7-3 时序逻辑电路的功能，设触发器初始状态为 0，试写出画出状态转换图时序图和波形图Q 3Q一QQ图 P7-33 题参考答案解：（1）D触发器的特性方程：Qn+1二D将各触发器的驱动方程代入，即得电路的状态 方程：2）计算、列状态表：3）画状态图、时序图：排列顺序：Q沪000-001-010-011If111 110101 100(a)状态图Cp _TTJT_n_n_nL_r-L_n_n_Q 0 -Q1 -Q 2（b）时序图电路功能：由状态图可以看出，在时钟脉冲CP的作用下，电路的8个状态按递 减规律循环变化，即：000111110101100011010001000电路具有递减计 数功能，是一个3位二进制异步减法计数器。
