《抢答器实验报告要点》由会员分享，可在线阅读，更多相关《抢答器实验报告要点（23页珍藏版）》请在金锄头文库上搜索。
1、扬州大学能源与动力工程学院本科生课程设计题目：四人智力竞赛抢答器课程： 数字电子技术基础专业：电气工程及其自动化班级：电气0901学号：091302111姓名：冯承超指导教师：年漪蓓 蒋步军完成日期：2011 年6月24日总目录第一部分：任务书第二部分：课程设计报告第三部分：设计图纸#第一部分任务书数字电子技术基础课程设计任务书一、课程设计的目的1、使学生进一步掌握数字电子技术的理论知识，培养学生工程设计能力和综合分析问 题、解决问题的能力；2、使学生基本掌握常用电子电路的一般设计方法，提高电子电路的设计实验能力；3、熟悉并学会选用电子元器件，为以后从事生产和科研工作打下一定的基础。二、课程设
2、计的要求1、设计时要综合考虑实用、经济并满足性能指标要求；2、必须独立完成设计课题；3、合理选用元器件；4、按时完成设计任务并提交设计报告。三、课程设计进度安排1、方案设计； （ 半天 ）2、电路设计： （一天 ）3、装配图设计： （ 半天 ）4、电路制作： （两天 ）5、总结鉴定： （一天 ）四、设计要求1 用中小型规模集成电路设计出所要求的电路；2、在实验箱上安装、调试出所设计的电路。3、 部分课题要求用可编程逻辑器件（FPGA/CPLD设计实现；4、在EDA编程实验系统上完成硬件系统的功能仿真。5、写出设计、调试、总结报告。五、使用仪器设备1、稳压电源 （ 5V， 15V） ；2、实验电
3、路箱；3、低频信号发生器；4、示波器。六、设计总结报告主要内容1、任务及要求；2、方案特点；3、各组成部分及工作原理 （应结合框图写 ） ；4、单元电路设计与调试；5、总逻辑图；6、总装配图。第二部分课程设计报告目录1 设计任务及要求 .(6)2 系统总体设计方案 (7)2.1 总体设计方案 . . . .( 7)2.2 方案特点 . . . ( 7)3 控制电路设计 .(8)3.1 控制电路工作原理 . . .( 8)3.2 参数计算 .( 8)3.3 器件选型 . .( 8)4 振荡电路设计 .(9)4.1 振荡电路工作原理 . . .(9)4.2 参数计算 .( 9)4.3 器件选型 .
4、 .(9)5 计数电路设计 .(10)5.1 计数电路工作原理 . . .( 10)5.2 参数计算 .( 11)5.3 器件选型 . .( 11)6 译码显示电路设计 .(12)6.1 译码显示电路工作原理 . . .(12)6.2 参数计算 .( 12)6.3 器件选型 . .(12)7 系统总体电路设计 .(13)7.1 系统总体电路 . ( 13)7.2 电路说明 . .( 14)8 电路调试 . (15)8.1振荡电路调试及实验结果分析 .(15)8.2计数电路调试及实验结果分析 .(15)8.3译码显示电路调试及实验结果分析 .(15)8.4控制电路调试及实验结果分析 .(15)8
5、.5系统联调及实验结果分析 .(15)9 改进意见及收获体会 .(16)10 器件明细清单 . (17)参考文献 . .(18)1 设计任务及要求1、四组参赛者进行抢答（用开关“ A ”、“ B ”、“ C”、“D ”抢答），当抢先者按下按钮时，抢答器能准确地判断出抢先者，并以数码管的“1”、“2”、“3”、“4”显示。2、主持人开关具有总启动、复位功能，选手抢答具有互锁功能；3、抢答器应具有限时（抢答时、回答问题时）功能。限时档次分别为30 秒、 60 秒、 90秒，以倒计时显示；在时限内抢答则倒计时停止，时间到“ 00”则停止抢答；4、抢答者犯规或违章时，应自动发出警告信号，以提示灯光闪为
6、标志。2.1总体设计方案2系统总体设计方案显示电路显示电路译码电路译码电路它由主体电路和扩展电路两部分组成，主题电路完成基本的抢答功能，即开始抢答后， 当选手按动抢答键时，能显示选手的编码，同时封锁输入电路，禁止其他选手抢答。扩展电 路完成定时抢答的功能。2.2方案特点如图11、1所示为总体方框图。其工作原理为：接通电源后，主持人将开关拨到”清除状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间；主持人将开关置？quot; 开始”状态，宣布”开始抢答器工作。定时器倒计时。选手在定时时间内抢答时，抢答器完 成：优先判断、编号锁存、编号显示。当一轮抢答之后，定时器停止、禁止二次抢答、定时
7、 器显示剩余时间。如果再次抢答必须由主持人再次操作”清除和开始状态开关。3控制电路设计3.1控制电路工作原理当主持人开关处于低电平“复位”位置时，D触发器被置零，输出低电平，译码器输入端为0000,数码管显示0，此时抢答无效；当主持人开关处于高电平“启动”位置时，D触发器处于置数状态，每个抢答选手操纵一个微动开关，抢先按动者按动后，数码管显示抢答选手所对于的号码，此时封锁其他选手的选择权，只有主持人按清零开关后，才可以解除封锁。5V3.2参数计算由图知，开关S为主持人开关；四输入与非门、反相器以及4个D触发器构成抢答锁存电路；D触发器和48译码器间电路为 2-4线译码器;48译码器和译码管显示
8、抢答结果。由分析可知，若A先抢答，则Qa为“1”，Qb、Qc、Qd均被置零，故抢答输出为“1000”。 经译码输出则显示“ 1”；其他开关抢答时类似。3.3器件选型译码器74LS48双上升沿D触发器74LS74数码管BS207双四输入与非门 74LS20 四二输入与非门 74LS004振荡电路设计4.1振荡电路工作原理74LS160是十进制分频，74LS74是二进制分频，4MHZ的石英晶体经过了六个十进制分频器和两个二进制分频器后最后的频率为 即最后得到所需要的秒脉冲。1HZ，秒脉冲cp)4MHZU7U10CRYSTAL VIRTUALR1I.OkohmR2I.Okohm-JTE STESER
9、一 TSQT ESER-0D_F=_NEGSRD_FF_NEGSRU9NOTC2T1OnFA B C D p TN N E EU1-NOTV15VDRALKOCLLCC110pFU274LS160DO A B C DCQ Q Q QR74LS160DO A B C DCQ Q Q QR74LS160D345671B C D pNEU4A B C D pNE74LS160DA B C DQ Q Q QOCR3A B C D p TN N E ED A OL74LS160DO A B C DCQ Q Q QR3A B C D pN E74LS160DA B C DQ Q Q Q3RLKCLCU34
10、.2参数计算根据实验室提供的4MHZ的晶振，我们选用六个 74LS160用作六级十倍分频获得4HZ的方波信号，再选用两个D触发器用作两级两倍分频获得我们需要的1HZ的方波信号作为秒脉冲信号，另外，我们还用到容值分别为0.01UF和1OpF的电容。4.3器件选型十进制分频器7LS160 二进制分频器74LS74 反相器74LS04石英晶体4MHz电容 10PF, 0.01UF电阻1K Q5计数电路设计5.1计数电路工作原理根据所要求的抢答时限，通过预置数时间电路（30秒、60秒、90秒）对计数器进行预置数（选用十进制可逆计数器74190进行设计），个位置零、十位置3, 6或9；主持人开关控制两个
11、计数器的异步置数端，当主持人将开关打到低电平时，就会置数在30、60或90 （时限开关由T1、T2、T3控制的简单译码器控制）；当主持人开关打到低电平，可通过时限开关控倒计时时间，当主持人开关打到高电平，则倒计时开始。说明：图中的二输入或门可用二输入与非门及反相器实现，图中只是围为了简化电路；具体二输入或门如下:U5NOT5.2参数计算简单倒计时编码器：当开关T1、T2或T3打到高电平时，分别置倒计时起始值30、60或90秒（例如，本截图中， T3打到Vcc,则D=A=1，B=C=0，置90秒倒计时）；要构成30进制计数器，首先将两片190用并行进位方式连成一百进制计数器，由于190是异步置数，所以计数器从30开始减到00时立即跳为30,即00为不稳定状态，正好计数器几入了 30个脉冲。所以我们把高位190置入3 （即0011），低位置入0 （即0000）。5.3器件选型译码器74LS48数码管BS207反相器74LS04十进制可逆计数器 74190GNDGNDU544495(5712063ABCD TU4 74LS48DVCC5V6译码显示电路设计6.1译码显示电路工作原理译码是把给定的代码进行翻译，变成相应的状态。用于驱动液晶数字显示屏的CMOS七段液晶显示译码器，只要在它的输入端输入8、4、2、1码，七段液晶显示器就能显示十进制数字
