《计算机系统结构A1——电子科技大学》由会员分享，可在线阅读，更多相关《计算机系统结构A1——电子科技大学（7页珍藏版）》请在金锄头文库上搜索。
1、电子科技大学网络教育考卷W卷）-（ ）、（ ）、（2. 流水线冲突有三种类型：（）、（3. 衡量流水线性能的主要技术指标是（4. 从用户的角度来看，存储器的三个主要指标是：（）o5. 对向量的处理有（）、（6. Cache的地址映象规则有三种：（）、（）四类。）、（）o）、（）和（）o）、（）和）和（）二种方式。）和（）,其中（）（20年至20学年度第学期）考试时间 年 月 日（90分钟）课程计算机系统结构教师签名文军大题号二三四五六七八九十合计得分注意：所有题目的答案均填涂在答题卡上，写在本试卷上的答案无效一、填空题（将下列各题正确的答案填入下面的括号中，每空1分，共20分。）1. Flyn
2、n分类法是按指令流和数据流的不同组织方式，将计算机系统结构分为（）、的冲突率最低。二、名词解释（每词3分，共15分）1. 程序局部性原理：2. 相关:3. TLB：4. 通道处理机：5. 动态拓扑结构三、问答题（每题5分，共25分）1. 从计算机语言的角度，把计算机系统层次按功能划分哪几级结构?2. 简述RISC的优缺点。3. 在存储层次中，替换算法有哪几种？它们各有什么优缺点?4. 写策略主要有哪两种？它们各有什么优点?5. 何谓多处理机的Cache 一致性问题，并简述出现这种问题的原因。四、计算题（共25分）1. （12分）假设系统某一部件的处理速度加快9倍，但该部件的原处理时间仅为整个运
3、行时间的45% ,则采用加快措施后能使整个系统的性能提高多少？如果部件改进后获得的加速比变为S5.5 ,问改进前的执行 时间占改进后的百分比是多少？2. （13分）已知一个Cache共有4个块，每个块大小为4个字。采用直接映像方式，假设该Cache的缺失代价 为8个时钟周期。初始时Cache为空，当程序执行过程中访存的字地址序列为0, 7, 12,9, 16, & 17,0, 12, 2时，（1）试计算Cache的命中率。（2）计算Cache缺失（不命中）代价。五、叙述题（15分）试从多角度简述Cache存储系统层次与虚拟存储系统层次的区别。计算机系统结构答案一、填空题（每空一分，共20分）1
4、. SISD单指令流单数据流SIMD单指令流多数据流MISD多指令流单数据流 MIMD多指令流多数据流2. 结构冲突、数据冲突、控制冲突3. 吞吐量、加速比、效率4. 容量、速度、价格5. 水平处理、垂直处理、分组处理6. 直接映象、组相连映象、全相连映象、全相连映象二、名词解释（每词3分，共15分）1. 程序执行时所访问的存储器地址分布不是随机的，而是相对地簇聚。程序往往重复使用它刚刚使用过 的数据和指令。2. 两条指令之间存在某种依赖关系。如果两条指令相关，则它们就有可能不能在流水线中重叠执行或者 只能部分重叠执行。3. 地址变换缓冲器，是一个专用的高速缓冲器，用于存放近期经常使用的页表项
5、，其内容是页表部分内 容的一个副本。4. 能够执行有限I/O指令，并且能够被多台外围设备共享的小型DMA专用处理机。5. 根据需要设置互连网络中的开关，从而对结点之间的连接通路进行重新组合，实现所要求的通信模式。三、问答题（每题5分，共15分）1.第6级第5级第4级第3级第2级第1级2. 优点：(1)简化了指令系统的设计，适合VLSI的实现。(2) 提高了机器的执行速度和效率。(3) 降低了设计成本，提高了系统的可靠性。(4) 可直接支持高级语言的实现，简化了编译程序的设计。缺点：(1)由于指令少，使原在CISI 的单一指令完成的某些复杂功能现在要用多条RISC指令才能 完成，加重了汇编语言程
6、序的设计。(2) 对浮点运算执行和虚拟存储器的支持虽有很大加强，但仍显得不足。(3) RISC机器的编译程序比CISC的难写。3. (1)随机法：简单、易于用硬件实现，但这种方法没有考虑Cache块过去被使用的情况，反映不了程序的局部性，所以其失效率比LRU的高。(2) 先进先出法：容易实现。它虽然利用了同一组中各块进入Cache的顺序这一 “历史”信息，但 还是不能正确地反映程序的局部性。(3) 最近最少使用法LRU：失效率最低。但是LRU比较复杂，硬件实现比较困难。4. (1)写直达法：易于实现，而且下一级存储器中的数据总是最新的。(2)写回法：速度快，写操作能以Cache存储器的速度进行
7、。而且对于同一单元的多个写最后只需一 次写回下一级存储器，有些“写”只到达Cache,不到达主存，因而所使用的存储器频带较低。5. 在多处理机系统中的私有Cache会引起Cache中的内容相互之间以及共享存储器之间互不相同的问 题，称为多处理机的Cache 一致性问题。出现Cache 一致性问题的原因主要有如下两点：(1) Cache的引进对I / 0操作产生了一致性问题，因为Cache中的内容可能与由I / 0子系统输入输 出形成的存储器对应部分的内容不同。即：I/O传输所造成的数据不一致性。(2) 对共享数据，不同处理器的Cache都保存有对应存储器单元的内容，因而在操作中就可能产生数 据
8、的不一致。即:共享可写数据引起的不一致性。第四题：计算题(共25分)1. (12 分)(1) 由题意可知，F=0.45, S =9,代入公式：eeT1S = =p T (1-F ) + F/Snee e1 11 560.55 + 0.45/90.64(2) 根据题意有1Q - -55p (1-F ) + F/10ee由此可得Fg = 91%2.（13 分）字地址流进入cache时工作情况:时间12345678910字地址流07129168170122块00000161617002块1一777777777块2一一一9988888块3一一1212121212121212装入装入装入装入替 换替 换替 换替 换命 中替 换在上表中，共有10个时刻，只有时刻9命中，所以命中率1/10=10% 缺失代价= 9X8 = 72个时钟周期第五题、（共15分）比较项目“Cache-主存”层次“主存-辅存”层次目的为了弥补主存速度 的不足为了弥补主存容量的 不足存储管理的实现全部由专用硬件实 现主要由软件实现访问速度的比值（第一级比第二 级）几比一几万比一典型的块（页）大 小几十个字节几百到几千个字节CPU对第二级的 访冋方式可直接访问均通过第一级不命中时CPU是 否切换不切换切换到其他进程
