《计算机存储器和存储系统》由会员分享，可在线阅读，更多相关《计算机存储器和存储系统（8页珍藏版）》请在金锄头文库上搜索。
1、第四章 存储器和存储系统4.1 分层的存储器系统一、存储器系统的分层结构 随着计算机技术的发展，计算机的体系结构已经从以运算器为中心转变为以存储器为中心。人 们希望存储器的容量越大越好，存取速度越快越好，价格越低越好。然而现有的各种存储器还不能 同时满足上述所有的要求。速度价格CPU寄存器最快最贝缓存(Cache)较快较贵内存(RAM/ROM)快便宜外存（硬盘/光盘等）慢最便宜存储系统的分层结构：二、内部存储器的种类只读存储器（ROM）随机存储器（RAM）名称写入方式名称特点MASK ROM生产厂家加工SRAM（静态）通电可保留数据PROM一次性编程DRAM （动态）需要不断进行刷新EPROM
2、可擦写，可编程EEPROM电擦除，可编程FLASH MEMORY(闪存)在线可擦、可写4.2 存储器芯片一、基本结构地址线片选线地址译码存储 数据 控制 电路数据线:. :写控制线（f读控制线1、地址线：地址线决定于存储单元的数目2、数据线：数据线决定于存储数据的位数3、片选线：片选CS，片允许CE，选择S。只有当全部片选线都有效时，存储器才能完成读写操作；4、控制信号：ROM：只有一个读控制信号：输出允许OE或G ；RAM： 个控制信号：读写信号：R/W；两个控制信号：写信号： WE(W) ；读信号：OE(G)，读操作时有效； 两个信号同时有效，数据线处于高阻态、常用的存储器芯片1. ROM
3、： 2716， 2K*8， EEPROM1FDIP24W (F)A7124VqcA6223A.5322A4421中PA3520A2 6M2 71619A10A1 718EPA0317gQ0916 1 1015Q.502 1114Q4vssE1213Q3AICC785A0A10地址线Q0Q7数据线Vpp2716EPG片选正常状态编程状态Vpp+5Vpp+25VEP， PD/Progr片选信号EP， PD/Progr写信号G，CS输出允许G，CS输出允许2.SRAM：2114，1K*43.SRAM：6264，4.DRAM：TMS4464，64K*4A 8A 15hA0-A7 .行锁存4.3 利用存
4、储器芯片构造存储系统、主存储器的工作过程1、主存与 CPU 的连接方式数据寄存器CPU地址寄存器数据线控制线地址线主存2、主存的工作过程：1) 读取数据时：CPU： CPU给出数据的地址T地址总线驱动主存-CPU通过信号线发出读信号； 主存：主存根据地址信息确定操作单元-主存收到读信号，将数据放到数据总线上； CPU： CPU从数据总线上读入数据。2) 写入数据时：CPU： CPU给出数据的地址-地址总线驱动主存-CPU将数据放到数据总线上-CPU 通过信号线发出写信号；主存：主存根据地址信息确定操作单元-主存收到写信号，从数据总线上获取数据；在一个计算机系统中，一般来说内存的容量都比较大，需
5、要由多个存储芯片构成一个存储 系统，这就需要有一个地址译码的过程。二、利用与非门实现地址译码例一：CPU地址线20位，数据线8位，读信号RD，IO/存储器选择IO/MEPROM： 2K 8 ，存储地址： 0FF000H0FF7FFH。起始地址： 1111 1111 0000 0000 0000终止地址： 1111 1111 0111 1111 1111D7D0A10A0A10A0I/O7I/O7A19A1CSOERD三、利用译码器实现地址译码138 译码器U11AY0-0Y13CY2Y3Y401LG2AG20丽oLG1Y7474AS13BG2BG1CBAY0Y1Y2Y3Y4Y5Y6Y7G2A1
6、XXXXX11111111X1XXXX11111111XX0XXX111111110010000111111100100110111111001010110111110010111110111100110011110111001101111110110011101111110100111111111110例二：CPU20位地址线，8位数据线，读信号为RD , 2片8K 8的EPROM, 一片开始地址为 0E0000H，片开始地址为0E8000H。第一步：将每一片的开始地址和结束地址写为二进制。第一片：开始： 1110 0000 0000 0000 0000结束： 1110 0001 1111
7、1111 1111第二片:开始： 1110 1000 0000 0000 0000结束： 1110 1001 1111 1111 1111第二步：确定译码方案：A12A0 :片内译码；A19A16 :译码器的片选；A15A13：译码器输入。第三步：画出电路逻辑图：A14A15A日yTGYZGZAGZSY&G1Y7数据总线例三：CPU16位地址线，8位数据线，MREQ访问存储器控制信号， R/W 读写控制信号存储芯片：RAM 1Kx 4,4K x 8,8K x 8ROM 2K x 8,4K x 8,8K x 8ROM开始：0110 0000 0000 0000结束：0110 0111 1111
8、1111RAM开始：0110 1000 0000 0000结束：0110 1011 1111 1111地址分配： 6000H67FFH， 系统区， ROM6800H6BFFH， 用户区， RAM 第一步：将两个区域的开始地址和结束地址写为二进制。第二步：选芯片，1片2K x 8的ROM, 2片1Kx 4的RAM。第三步：分配地址线：2K1KROM A10A0 片内译码， A13A11 译码器输入， A15A14 译码器片选；RAM A9A0 片内译码， A13A11 译码器输入， A15A14 译码器片选， A10 芯片片选A141A15一 2MREQ3A134OA12A11G2K x 8 R
9、OMA10AOD7DOOE1K x4RAMA9A0D3D0CEA9A0D3D0OEAYD日yTGrzGZAGZBY&G1Y7CSOECED3DgD7D44.4 提高访问存储器速度的方法、多存储器方式1. 单体多字方式通常情况下，程序和数据在存储体内是连续存放的，正常的读数据过程是：CPU发出 一个地址，存储器发出一个数据， CPU 发出下一个地址，存储器发出下一个数据， 。假设说当CPU发出一个地址之后，存储器能够依次发出N个数据，同时CPU能够将 这N个数据依次读入，这样就提高了存储器的访问速度。这种方式能够有效工作的前提是：指令或数据在内存中是连续存放的，如果遇到转移 指令，或数据不连续存
10、放，这种方式的效果就不明显了。M位M位M位fa上f 01N-1数据寄存器存储体地址寄存器2. 多体并行存储系统二、Cache 技术1. Cache的特点：Cache 一般采用SRAM，高速，但价格贵。2. 工作原理：CPU读一个数据时，地址信号送入Cache和主存，如果数据在Cache中，则从Cache中读数据，否则从主存中读数据，同时将主存中相邻地址的数据装入Cache。3. 替换机制：当 Cache 中内容已满时，按照一定的算法对原有的数据块进行替换。1) 先进先出： FIFO；2) 近期最少使用： LRU。4.5 外部存储器一、分类：软盘，硬盘，光盘，磁带 软盘、硬盘、磁带：磁定位，磁记录 光磁盘(MO):光定位，磁记录； 光盘：光定位，光记录。二、光盘的种类：1. 只读光盘： CD_ROM；2. 一次写光盘： CD-R；3. 可读写光盘： CD-RW。
