《半导体工艺要点精》由会员分享,可在线阅读,更多相关《半导体工艺要点精(14页珍藏版)》请在金锄头文库上搜索。
1、半导体工艺要点1、什么是集成电路通过一系列特定的加工工艺,将晶体管、二极管等有源器件和电阻、电容等无源器件,按照 一定的电路互连,“集成”在一块半导体单晶片(如硅或砷化镓)上,封装在一个外壳内, 执行特定电路或系统功能2、集成电路设计与制造的主要流程框架 设计-掩模板-芯片制造-芯片功能检测-封装-测试3、集成电路发展的特点 特征尺寸越来越小 硅圆片尺寸越来越大 芯片集成度越来越大 时钟速度越来越高 电源电压/单位功耗越来越低 布线层数/I/O引脚越来越多4、摩尔定律集成电路芯片的集成度每三年提高4倍,而加工特征尺寸(多晶硅栅长)缩小2倍,这就是摩尔定5、集成电路分类6、半导体公司中芯国际集成
2、电路制造有限公司(SMIC)上海华虹(集团)有限公司上海先进半导体制造有限公司 台积电(上海)有限公司 上海宏力半导体制造有限公司 TI美国德州仪器7、直拉法生长单晶硅 直拉法法是在盛有熔硅或锗的坩埚内,引入籽晶作为非均匀晶核,然后控制温度场,将籽晶 旋转并缓慢向上提拉,晶体便在籽晶下按籽晶的方向长大。1. 籽晶熔接:加大加热功率,使多晶硅完全熔化,并挥发一定时间后,将籽晶下降与液面接 近,使籽晶预热几分钟,俗称“烤晶”,以除去表面挥发性杂质同时可减少热冲击2. 引晶和缩颈:当温度稳定时,可将籽晶与熔体接触。此时要控制好温度,当籽晶与熔体液 面接触,浸润良好时,可开始缓慢提拉,随着籽晶上升硅在
3、籽晶头部结晶,这一步骤叫“引 晶”,又称“下种”。“缩颈”是指在引晶后略为降低温度,提高拉速,拉一段直径比籽晶细 的部分。其目的是排除接触不良引起的多晶和尽量消除籽晶内原有位错的延伸。颈一般要长 于 20mm3. 放肩:缩颈工艺完成后,略降低温度,让晶体逐渐长大到所需的直径为止。这称为“放肩”。 在放肩时可判别晶体是否是单晶,否则要将其熔掉重新引晶。单晶体外形上的特征棱的出 现可帮助我们判别,111方向应有对称三条棱,100方向有对称的四条棱。4. 等径生长:当晶体直径到达所需尺寸后,提高拉速,使晶体直径不再增大,称为收肩。收 肩后保持晶体直径不变,就是等径生长。此时要严格控制温度和拉速不变。
4、5. 收晶:晶体生长所需长度后,拉速不变,升高熔体温度或熔体温度不变,加快拉速,使晶 体脱离熔体液面。8、直拉法的两个主要参数:拉伸速率,晶体旋转速率悬浮区熔法倒角是使晶圆边缘圆滑的机械工艺9、外延层的作用EpitaxyPurpose1、Barrier layer for bipolar transistor2、Reduce collector resistance while keep high breakdown voltage.3、Improve device performance for CMOS and DRAM because much lower oxygen,4、carbon
5、 concentration than the wafer crystalEpitaxy application,bipolar transistorEpitaxy application, CMOS10、气相外延(CVD):在气相状态下,将半导体材料淀积在单晶片上,使它沿着单晶片的结晶轴方向生长出一层厚度和电阻率合乎要求的单晶层,这一工艺称为气相外延液相外延(LCD)是将溶质放入溶剂,并在一定温度下成为均匀溶液,然后使溶液在衬底上逐 渐冷却,当超过 饱和点后,便有固体析出,而进行晶体生长。以GaAs为例,是以Ga为溶 剂,As为溶质溶解成溶液,布在衬底上,使之缓慢冷却,当溶液超过 饱和点时,
6、衬底上便 析出GaAs而生成晶体。金属有机物气相沉积(MOCVD):采用II族,111族元素的有机化合物和V族,切族元素的氢 化物作为晶体生长的源材料,以热分解的方式在衬底上进行外延生长的方法分子束外延(MBE):在超高真空条件下,用分子束输运生长源进行外延生长的方法化学束外延(CBE):用气态源进行MBE生长的方法蒸发(evaporation):在真空中,通过加热使金属、合金或化合物蒸发,然后凝结在器件表 面上的方法溅射(Sputtering):利用高速正离子轰击靶材(阴极),使靶材表面原子以一定能量逸出, 然后在器件表面沉积的过硅外延生长1. 外延不同的分类方法以及每种分类所包括的种类 按
7、外延层性质:同质外延,异质外延按电阻率:正外延,反外延 按生长方法:直接外延,间接外延 按相变过程:气相,液相,固相外延2. 硅气相外延分类,硅气相外延原料SiH4, SiH2CL2,(直接分解)SiHCL3,SiCL4,H2 (氢还原法)3. 用SiCL4外延硅的原理以及影响硅外延生长的因素以及优点基本原理:SiCL4+2H2=Si+4HCLSiCL4浓度,温度,气流速度,衬底晶向在电阻率极低的衬底上生长一层高电阻率外延层,器件制做在外延层上, 高电阻的外延层保证管子有高的击穿电压,低电阻率的衬底又降低了基片的电阻,降低了饱和压降,4. 硅的异质外延有哪两种在蓝宝石,尖晶石衬底上的SOS(S
8、ilicon On Sapphire, Silicon On Spinel)外延生长 在绝缘衬底上进行的SOI(Silicon On Insula to r)外延生长5. 什么是同质外延,异质外延,直接外延,间接外延同质外延;衬底与外延层是同种材料异质外延;衬底与外延层是不同材料直接外延;用物理方法(加热,电场,离子轰击)将生长材料沉淀到衬底表面 间接外延;用化学反应在衬底上沉淀外延层6. 什么是自掺杂?外掺杂?抑制自掺杂的途径有哪些 自掺杂:在外延生长过程中,衬底中的杂质进入气相中,再次掺入外延层的现象 外掺杂:杂质不是来源于衬底,由人为控制的掺杂方式途径;减少杂质从衬底溢出 采用减压生长技
9、术外延的定义Sio2做掩埋层的原因,杂质在sio2中扩散速率远远小于在si中的扩散速率液相外延是将溶质放入溶剂,并在一定温度下成为均匀溶液,然后使溶液在衬底上逐渐冷却, 当超过 饱和点后,便有固体析出,而进行晶体生长。以GaAs为例,是以Ga为溶剂,As为 溶质溶解成溶液,布在衬底上,使之缓慢冷却,当溶液超过 饱和点时,衬底上 便析出GaAs 而生成晶体。介电强度衡量材料耐压能力大小的,单位是V/cm,表示单位厚度的SiO2所能承受的最大击 穿电压介电常数,高K,低K高K: MOS器件中电介质要求具有较大的介电常数,栅氧化层电容要大,1、减小电容器的体 积和重量 2、增大电荷容量提高电学性能低
10、K:器件和衬底间的寄生电容要小SiO2在集成电路制造中的用途1扩散,离子注入的(有时与光刻胶、Si3N4层一起使用)掩蔽层(阻挡,屏蔽层不准确)2. 器件表面保护和钝化层3. MOS器件的组成部分一一栅介质4电容介质5器件隔离用的绝缘层 6多层布线间的绝缘层Gate oxide and capacitor dielectric in MOS devicesIsolation of individual devices (STI)Masking against implantation and diffusion Passivation of silicon surface 集成电路的隔离有PN
11、结隔离和介质隔离两种,SiO2用于介质隔离,漏电流小,岛与岛之间 的隔离电压大,寄生电容小STI(Shallow Trench Isolation) 热氧化分为干氧氧化、湿氧氧化、水气氧化以及掺氯氧化、氢氧合成等 热氧化化学反应虽然非常简单,但氧化机理并非如此,因为一旦在硅表面有二氧化硅生成, 它将阻挡O原子与Si原子直接接触,所以其后的继续氧化是O原子通过扩散穿过已生成的 二氧化硅层,向Si 一侧运动到达界面进行反应而增厚的通过一定的理论分析可知,在初始阶段氧化层厚度(X)与时间(t)是线性关系,而后变成抛物 线关系。通常来说,小于1000埃的氧化受控于线性机理。这是大多数MOS栅极氧化的范
12、围。无论是干氧或者湿氧工艺,二氧化硅的生长都要消耗硅,如图所示。硅消耗的厚度占氧化总厚度的044,这就意味着每生长lum的氧化物,就有044um的硅消耗(干、湿氧化略有差别)。/快速退火技术(RTP技术)Rapid Thermal ::直站毎春富$直1点 ” ,: : : *I I_ I_ I_ dO | J J_ _ i: i : : 憾 : : :,2 : : : :Si0.44dox氧化Si(a)氧化前的硅片(b)氧化后的硅片1. 杂质浓度不变,并100%激活.2. 残留晶格缺陷少,均匀性和重复性好.3. 加工效率高,可达200300片/h4. 设备简单,成本低.5温度较高(1200C)
13、,升温速度较快(75200 C/sec)6. 掺杂物的扩散最小化 快速加热工艺主要是用在离子注入后的退火,目的是消除由于注入带来的晶格损伤和缺陷 目前的栅氧化层厚度大概在3nm左右退火(Annealing)实际上这个工艺主要是针对离子注入的原 理:利用热能(Thermal Energy),将物体内产生内应力的一些缺陷加以消除。所施加的 能量将增加晶格原子及缺陷在物体内的振动及扩散,使得原子的排列得以重整离子注入过程是一个非平衡过程,高能离子进入靶后不断与原子核及其核外电子碰撞,逐步 损失能量,最后停下来。停下来的位置是随机的,一部分不在晶格上,因而没有电活性, 需要退火激活不在晶格位置而在晶格
14、间隙的杂质离子;同时修复晶格注入损伤 主要的退火制程有:1. 后离子注入(Post Ion Implantation);2金属硅化物(Silicide )的退火。主要硅化金属材料有:WSix, TiSi2 (用于Salicide制程),MoSi2, CoSi2等。 退火后,金属硅化物电阻率可降到只有原来的10%。3. BPSG硼磷硅玻璃(Boro phospho silicate Glass )二氧化硅原有的有序网络结构由于硼磷杂质(B203, P2O5)的加入而变得疏松,在高温条件 下某种程度上具有像液体一样的流动能力(Reflow)。因此BPSG薄膜具有卓越的填孔能力, 并且能够提高整个硅
15、片表面的平坦化,从而为光刻及后道工艺提供更大的工艺范围4. SOG (Spin-On Glass )旋涂式玻璃1. 局部氧化隔离法隔离(LOCOSlocal oxidation of silicon)传统的0. 25um工艺以上的器件隔离方法是硅的局部氧化。它利用了氧在Si3N4中扩散非常 缓慢的性质,从而使得被氮化硅覆盖的硅层在氧化过程中极难生成氧化物。氮化硅将作为氧 化物阻挡层保持不变杂质在氮化硅中的扩散系数小于在二氧化硅中的 衬垫氧化层的作用1缓冲氮化硅的高应力张力2预防应力产生硅的缺陷 鸟嘴效应对工艺的影响1二氧化硅内部的横向扩散引起的 2在氮化硅层下生长3鸟嘴”区属于无用的过渡区,既不能作为隔离区,也不能作为器件区,浪费许多硅表面区 域,这对提高集成电路中的集成度极其不利4局域氧化层的高度对后道工艺中的平坦化也不利,影响光刻制程和薄膜沉积 抑制鸟嘴效应,最普遍的方法就是多晶硅缓冲PBL(poly buffered LOCOS)制程。使用一层多晶硅(500A)来缓冲氮化硅的应力,这样,衬垫氧化层的厚度就能从大约500A减 小到100A,这样就可以大大减少氧化物的侵入。2浅