单片采样保持电路

上传人:ni****g 文档编号:562963101 上传时间:2022-08-21 格式:DOCX 页数:3 大小:166.30KB
返回 下载 相关 举报
单片采样保持电路_第1页
第1页 / 共3页
单片采样保持电路_第2页
第2页 / 共3页
单片采样保持电路_第3页
第3页 / 共3页
亲,该文档总共3页,全部预览完了,如果喜欢就下载吧!
资源描述

《单片采样保持电路》由会员分享,可在线阅读,更多相关《单片采样保持电路(3页珍藏版)》请在金锄头文库上搜索。

1、单片采样保持电路现在已有多种单片采样保持电路的产品。图5.4-72是单片采样保持电路LF398。该电路 在作为单位增益跟随器使用时,其DC增益精度为0.002%到0.01%时获得时间为6US。 输入阻抗为10的10次方欧姆。在保持电容为1UF时,输入下降特性为5MV/MIN。该芯 片在518V之间的任何一种电源电压下工作。LF39B邂诱牺入8物盥壽整邀典型接迭30k QQ300kQ j-eLF198298398 是单片采样保持放大器,它利用 BI-FET 技术获得超高的 直流(DC)精度,具有信号快速采样和低下降率。作为单位增益跟随器工作,DC 增益精确度典型值为0. 002%,采样时间低于6

2、ys时达到0. 01%。一个双极性 输入级用于完成低失调电压和宽频带,一个信号输入端实现输入失调的调节而不 会降低输入失调漂移的要求。宽的频带允许 LF198298398 内部包含 1MHz 反馈环路运算放大器,而不会出现不稳定问题。输入阻抗1010。允许将其用于 高阻信号源而不会降低精度。在输出放大器中采用P沟道结型场效应管(JFET) 与双极性器件结合,用一个1“F保持电容器时可获得5mV /分钟的低下降率。JFET 与早期设计使用的 MOS 器件相比噪声低得多,并且高温稳定性好。整个芯 片设计确保在保持模式下,不存在从输入到输出的直通,即使在信号等于电源电 压时也是如此。 LF198/

3、298/ 398 逻辑输入端是具有低输入电流的完全差分输 入,允许直接连接TTL、PMOS、CMOS信号电平,差分阈值为1. 4V。LF198 / 298/ 398 及 LF198A/ 398A 等的引脚排列如图所示。采样时间为20US的中速采样和保持电路功能及原理分析电路的功能所谓采样和保持电路,就是以任意时间取出不断变化的模拟信号,并将其电压加 以保持的电路,把该电路作为 A-D 变换器的前级,固定变换中的模拟电压,取 出瞬时值,这样使用速度较低的 A-D 变换器,也能处理变化速度快的信号。此 外使采样信号与基准相们同步,即可实现采样同步检波以低纹波整流超低频信 号。电路工作原理对于采样和

4、保持电路来说,最重要的问题是采样电压能否尽快地给电容器充电和保持信电压不随进间而变。电路加了模拟开关和存贮电荷用的电容器后,只要用单个脉冲充电即可达到目的。因为精度不高,所以这种电路只适用于要求高速、低分辨率的场合。本电路是单片 IC 化的反馈式采样和保持电路,适用于中速。用虚线框起的部分是 IC 的核心部件,采样状态开关闭合,保持电容器 C1 充电到与输入电压 相等为止,这时 OP 放大 A1 的反相、同相输入端电位相等,于是停止充电。由 于形成反馈电路,可减少因开关通态电阻产生的误差。在保持状态,开关断开,C1的电荷被保持。但实际上会因漏电流或绝缘电 阻的存在而有所下降。为了减少电压下降,

5、可加大 C1 的电容量,但这样充电时 间就会延长,采样时间也加长,为兼顾两者,必须选择合适的参数,可以根据图 A 的分辨率,若选用 0.01UF 的电容,采样时间大约为 20US 。为了解决电压下降 问题,可按下述采样时间,确定采样周期内电压的下降量。假如采样周期为 1 秒,根据图B提供的曲线,在室温条件下,C1=O.O1UF时,电压下降3.5MV。输入信号电平比较低时,误差会增大,为了提高 A-D 变换器输入信号的电 平,可用可编程放大器作为前置放大级。元件的选用虽然电路的基本特性取决于IC,但也要注意保持电容器C1的选择。绝缘电 阻高的聚丙烯电容器最好,其次可选用苯乙烯或聚酯薄膜电容。实际上,由于印 刷电路板线路布置不同,漏电流或绝缘电阻也会有差异,所以必须进行屏蔽处理。

展开阅读全文
相关资源
相关搜索

当前位置:首页 > 学术论文 > 其它学术论文

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号